JPS61105105A - デイジタルリミツタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はディジタル手段によって入力アナログ信号をあ
らかじめ選択された有用な範囲内に制限する技術分野に
関する。

先胆匹１１ リミッタはベースバンド受信機のフロントエンドにおい
てしばしば使用され、供給される入力信号の振巾の変動
を制限している。フェーズロックループ（ＰＬＬ）を使
用するコヒーレントな受信機においては、ループ帯域中
は入力電力の関数であり、この入力電力の任意の変動に
よりループ帯域中に変動を生じる。リミッタがない場合
には、信号および雑音範囲（レンジ）はかなりの大きさ
にわたって変化する可能性があり、ループ禍成素子、特
に位相検出器（マルチプライヤ）に損害を与える。フェ
ーズロックループを有さないベースバンド信号プロセッ
サは、解像力“を芯クシで全範囲（フルレンジ）をカバ
ーするか、あるいは範囲を制限して解像力を良くするか
の間で妥協がなされるべきであるときに、やはりリミッ
タを使用する。

通常のリミッタは振巾の制限が処理回路に供給されるＤ
Ｃ電圧レベルを制限することによって行なわれるアナロ
グである。これは非直線性回路動作と温度変化および経
年変化（エージング）による構成素子パラメータのドリ
フトとにより不所望な歪みを生じさせる。

米国特許第３．８８３，８１７号には２つの出力レベル
のみを有するアナログリミッタ８６が開示されている。

すなわち、これはハードな制限動作を行なうリミッタで
ある。これに対し、本発明はディジタルリミッタであり
、入力信巧を２　のレベルに分解する。ここでｎは任意
であり、従ってこれはソフトな制限動作を行なうリミッ
タである。

米国特許第４．２６３．５６５号には他のアナログリミ
ッタが開示されている。

米国特許第４，４１２．２９９号には到来信号がトーン
受信機１２に供給される前に到来信号の高周波および低
周波成分の波形を通常の態様で方形にする２つのリミッ
タ１０．１１が開示されている。

、明が解決しようとする。Ａ１１、 このように従来のリミッタはアナログリミッタであり、
従って非直線性回路動作と温度変化および経年変化によ
る構成素子パラメータのドリフトとにより不所望な歪み
を生じる難点があり、また出力を制限された範囲におい
て出力変化が殆んどないハードな制限動作を行なうリミ
ッタであるので解像力が悪いという難点があった。

問題点を解決するための手段 本発明は入力アナログ信号の振巾をあらかじめ選択され
た有用な範囲に制限するためのディジタルリミッタであ
る。このリミッタは、入力アナログ信号が初めにディジ
タル表示に変換され、制限動作がディジタル回路を使用
して遂行され、そして出力がディジタルであるという点
でディジタルである。出力は、引続く処理のため、ディ
ジタル−アナログ変換器によってアナログ形式に再び変
換してもよい。この出力は２ｎのレベルを有するディジ
タル数である。ここでｎは任意であり、有用な範囲内で
出力信号に対して所望の程度の精度を与えるようにあら
かじめ選択される。換言すれば、本発明のリミッタはソ
フトなリミッタである。

有用な範囲の高端より大きな振巾を有する信号はこの高
端に等価なディジタル数として出力される。

有用な範囲の低端より小さな振巾を有する信号はこの低
端に等価な値を有するディジタル数として出力される。

入力信号のいかなる物理的歪みもこのプロセスにおいて
は生じない。

アナログ−ディジタル変換器は入力アナログ信号をｎ＋
ｐビットを有するディジタル表示に変換する。このディ
ジタル表示は有用な範囲内に入るか、入らないかを調べ
るために検査される。好ましい一実施例においては、こ
のディジタル表示は２の補数の２進表記法で書かれ、デ
ィジタル表示の上位ｐ＋１ビットがすべて同一であると
いう条件が満足されるときにのみ、このディジタル表示
、従ってアナログ入力信号が有用な範囲内にあるという
決定がなされる。比較回路がこの条件を実行する。

以下、添付図面を参照して本発明の好ましい実施例につ
いて詳細に説明する。

第１図は本発明によって処理できる代表的な入力信号１
のサンプルを示す。信号１はＭＦＳＫまたはＭＰＳＫの
ような任意の変調されたアナログ正弦波でよい。入力信
号１の振巾は最大の予期される範囲６１にわたって変化
することが予期されており、他方入力信号１を有用な範
囲６０内に入るように制限することが望ましい。リミッ
タ２の使用者は有用な範囲６０内でどの程度の解像力を
希望するかをあらかじめ決定する。この解像力は２のベ
キ（累乗）でなければならない。従って、有用な範囲６
ｏ内の段階のレベル数は２．４．８．１６、・・・であ
る。６２は有用な範囲６０の高振巾限界であり、６３は
有用な範囲６０の低振巾限界である。

第２図は１６（２４）レベルの解像力が選択された特別
の場合に対する本発明の制限された出力４０を示す。こ
れら１６レベルを表わすのには４ビツト２進数（出力４
０）で十分である。１０進法においては、これらレベル
は整数○ないし７および−１ないし−８によって表わさ
れる。一般の場合には、解像力の所望のレベル数はｍ＝
２ｎである。ｍのレベルのすべてを表わすのにはｎビッ
ト２進数（出力４０）で十分であり、○ないしヲー１お
よび−１ないし−ヲとして表わされる。

第２図において、Ｘ軸は正規化された入力信号１を表わ
し、ｙ軸は制限された出力信号４０を表わす。Ｏと１の
間の正規化振巾を有する入力信号１はリミッタ２によっ
てＯの値を割当てられ、１と２の間の正規化振巾を有す
る入力信＠１は１の値を割当てられ、以下同様に割当て
られることが理解できる。一般に、Ｊとｊ＋１間の正規
化振巾を有する入力信号１は、−８＜ｊく７の場合には
、ｊの値を割当てられる。７（有用な範囲６０の最大限
界６２）より大きいまたは７に等しい正規化振巾を有す
る入力信号１は７の値を割当てられる。

同様に、−８（有用な範囲６０の最小限界６３）より小
さいまたは等しい正規化振巾を有する入力信号１は−８
の値を割当てられる。正規化振巾Ｃは実際の振巾すから
乗算計数にとオフセット項とにより誘導される。すなわ
ち、ｃ＝ｂｋ−−＞０例えば、有用な範囲６０が一１５
ボルトないし＋１５ボルトである場合には、ｋ＝１゜ アナログどディジタル変換器９は有用な範囲６０内の選
択された解像力と合致するように、最大の予期される範
囲６１に対応する入力電圧定格とｎ＋ｐのビット数を有
する出力２０とを有するように選択される。例えば、最
大の予期される範囲６１が８０ボルトの全行程に対して
±４ｏボルトであり、有用な範囲６０が４０ボルトの全
行程に対して＋２０ボルトであると仮定する。この場合
には、有用な範囲６０を所望の程度の精度に描写するの
にｎビットく出力４０において）で十分であるならば、
ｎ＋１ビットが最大の予期される範囲６１を同じ精度に
描写することになる。かくしてｎ＝１である。この例は
第３図に例示されている。第３図において、長方形の窓
５４はｎ＝４、ｎ＝１に対応し、この例では最大の予期
される範囲６１はｎ＋ｐ＝５’ビットによってカバーさ
れる。

第３図は範囲６１内の解像力のディジタル化レベルの値
２０を７０進法で、２進法で、および２の補数法でそれ
ぞれ示すものである。

２の補数法はこの場合のように正および負の両方の数が
使用されるときに、ディジタル処理において広く使用さ
れている。２の補数法においては、最も左側の（最上位
の）ビットは符号を表わし、１は負を意味し、０は正ま
たは零を意味する。ディジタル表示２０、が正である場
合には、その下位のｎ＋ｐ−１ビツトは２の補数法の場
合も２進法の場合も同じである。これに対し、ディジタ
ル表示２０が負である場合には、その２の補数形式は２
進数形式の絶対値ｎ＋ｐ−１ビット部分から１を減算し
、すべてのＯを１に変え、かつすべての１をＯに変える
ことによって誘導される。第３図の２の補数法部弁に付
加されている４つの長方形の窓５１．５２．５３ｉＰ３
よび５４は０＝１．２．３および４に対する有用な範囲
６０をそれぞれ表わす。ｎ＝４．１）＝１のとき、窓５
４が適用され、ディジタル表示２０（従って入力信号１
それ自体）は、このディジタル表示２０の２の補数形式
の上位２ビツトが同一である場合にのみ、有用な範囲６
０内に入る。この場合、同一のＯは正またはＯ入力信号
１を示し、また同一の１は負の入力信号１を示す。

同様に、ｎ＝３、ｐ＝２のときは窓５３が有用な範囲６
０の境界を定める。有用な範囲６０内に入る入力信号１
の条件は２の補数法におけるディジタル表示２０の上位
３ビツトが同一であるということである。一般には、有
用な範囲６０内に入る入力信号１の条件は対応するディ
ジタル表示２０の２の補数形式の上位ｐ＋１ビットがす
べて同一であることであり、この場合同一の０は入力信
号１の振巾のＯまたは正の値を表わし、同一の１は前記
入力信号１の振巾の負の値を表わす。

ディジタルコンパレータを使用する回路は入力信号１が
有用な範囲６０内にあるか否かを決定するように設計さ
れている。第４図はｎ＝４、ｐ−１の場合の実施例に対
して構成された上記回路２の一例を示す。入力信号１は
扱い易いベースバンド周波数であると仮定し、この入力
信号１は利得１のインピーダンス整合バッファ増巾器５
を通る。

このバッファ増巾器５はインピーダンスを所望の動作値
に変換する。その後信号１は随意に設けられる電圧サー
ジ保護装置７を通過し、従って最大の予期される範囲６
１の外側の信号１は抑圧される。最大の予期される範囲
６１内の信号は抑圧されず、従って所望の出力応答が保
持される。

入力信号１はアナログ−ディジタル（Ａ／Ｄ）変換器９
、すなわちアール・シー・エイ（ＲＣＡ）社によって製
造された０ＭＯ８ＣＡ３３００６ビツト「フラッシュＪ
　Ａ／Ｄ変換器、のビン１１に供給される。この変換器
の最下位出力ビット（ビン１３における）は使用されな
い。ＲＣＡ（１９８２年）第３１６頁、第３２２頁の［
リニヤＩＣＪを参照。サンプリングクロック３は変換−
器９のビン７に供給され、入力信号１の予期される最高
の周波数の少くとも２倍の周波数で動作しなければなら
ない。コンデンサ１９は変換器９のビン１６と接地間に
接続された０、１μＦのコンデンサである。変換器９の
ビン６．３．８および１０は接地されている。ＤＣ電源
１１からの８ボルトの電圧が３００Ωの抵抗１３を介し
て変換器９のビン４および９に供給され、また変換器９
のビン１２に直接供給される。１μＦの電解コンデンサ
１５および０．１μＦのコンデンサ１７は電源１１ど接
地間に並列に接続されている。

集積回路３８および３９は同一のデュアル４人カマルチ
プレクサである。すなわち、各回路３８．３９が２つの
４−１マルチプレクサを有する。この実施例においては
回路３８．３９は５４ＬＳ１５３ＴＴＬマルチプレクサ
である。マルチプレクサ３８および３９の論理記述は１
９８３年のシグネーｒイツクス（Ｓ　ｉｇｎｅｔｉｃｓ
）　Ｔ　Ｔ　１カタログ「ロジック・プロダクツ」の第
４−２４１頁のファンクションテーブルに示されている
。

５ボルトのＤＣ電源３６が２にΩの抵抗３７を介してマ
ルチプレクサ３９のビン６および１３におよびマルチプ
レクサ３８．のビン３および１３に結合されている。マ
ルチプレクサ３９のビン１０．３．１．１５、および８
は設置されている。マルチプレクサ３９のビン４および
５は変換器９のビン１８に結合されている。マルチプレ
クサ３９のビン１１および１２は変換器９のビン１７に
結合されている。マルチプレクサ３８．３９の各ビン２
は変換器９のビン１８に結合されてぃ誌。マルチプレク
サ３８．３９の各ビン１４は変換器９のビン１に結合さ
れている。

マルチプレクサ３８のビン１０１６．１．１５、および
８は接地されている。マルチプレクサ３８のビン５およ
び４は変換器９のビン１５に結合されている。マルチプ
レクサ３８のビン１１および１２は変換器９のビン１４
に結合されている。

マルチプレクサ３９のビン７は制限された出力４０の最
上位ごット４４を搬送する。マルチプレクサ３９のビン
９は制限された出力４０の最上位の次の上位ビット４３
を搬送する。マルチプレクサ３８のビン７は制限された
出力４０のその次の上位ビット４２を搬送する。マルチ
プレクサ３８のビン９は制限された出力４０の最下位ビ
ット４１を搬送する。

分圧器２）と３１．２２と３２．２３と３３、２４と３
４、および２５と３５は変換器９の出力２０における８
ボルトの電圧を引続＜ＴＴＬマルチプレクサ３８．３９
によって処理することができるレベル（４ボルト）に降
下する。これら分圧器の抵抗２）ないし２５および３１
ないし３５はそれぞれ１にΩである。

ディジタル表示２０の２の補数の形式に対応するｎ＋ｐ
ビットは変換器９の出力のビン１（インバータ１６によ
って変換されたＩ）、１８．１７．１５、および１４に
、最上位ビットから最下位ビットへの順序で存在する。

従って、表示２０の符号はインバータ１６の出力に存在
する。このビットはその後インバータ１８によって再び
反転され、マルチプレクサ３８および３９のそれぞれの
選択ビン１４に供給される。変換器９のビン１８から取
出される第２の制御ビットはディジタル表示２０の２番
目に上位のビットであり、マルチプレクサ３８および３
９のそれぞれの選択ビン２に供給される。ディジタル表
示２０の２つの上位ビットが同一であると、マルチプレ
クサ３８．３９はディジタル表示２０の４つの下位ビッ
トを制限された出力４０として通す。制限された出力４
ｏは２の補数法でコード化された信号を搬送する。かく
して、出力４０の最上位ビット４４は符号ビットであり
、ビット４１．４２、および４３は最下位ビットから最
上位ビットへの順序で制限された出力４ｏの絶対値をそ
れぞれ含む。

ディジタル表示２０の最上位ビットが１であり、ディジ
タル表示２０の次の上位ビットがＯであるときには、制
限された出力４０は１０００であり、所望とする有用な
範囲６０の低振巾限界６３を表わす（この条件は低振巾
限界６３より低い振巾を有する入力信号１に対応する）
。同様に、ディジタル表示２０の最上位ビットがＯであ
り、ディジタル表示２０の次の上位ビットが１であると
きには、制限された出力４０は０１１１であり、所望と
する有用な範囲６０の高振巾限界６２に対応する（この
条件は入力信号１が高振巾限界６２より大きいときに存
在する）。

上記記載は本発明の好ましい実施例の動作を説明するた
めのものであり、本発明の範囲を制限することを意味す
るものではない。本発明の範囲は特許請求の範囲によっ
てのみ制限されるべきである。上記記載から、本発明の
精神および範囲によって包含される多くの変形および変
更がこの分野の技術者には明らかであろう。

４、図面の　　な 第１図は本発明によって処理できる入力信号を例示する
波形図、第２図はｎ＝４の特別の場合の本発明の出力を
示す線図、第３図は複数の有用な範囲が最大の予期され
る範囲内で定められる態様を示す概略図、第４図はｎ＝
４、ｐ＝１の場合の本発明の一実施例の回路図である。

１：アナログ入力信号 ２：リミッタ ３：サンプリングクロック ９：アナログ−ディジタル変換器 １６．１８：インバータ ２０：２の補数法でのディジタル表示 ３８．３９：マルチプレクサ ４０：制限された出力 ６０：有用な範囲 ６１：予期される最大範囲 ６２：有用な範囲の高振巾限界 ６３：有用な範囲の低振巾限界 ＦＩＧ、　３ 手続補正書（方式） ％式％ 事件の表示　昭和６０年　特願第　ｊ８５９５４号発明
の名称　ディジタルリミッタ 補正をする者 事件との関係　　　　　　　　　　特許出願人代１ｊｌ
ｉ人 補正の対象 明細書 補正の内容　　別紙の通り

Claims (3)

【特許請求の範囲】
1. （１）あらかじめ選択された上限値および下限値を有す
   るあらかじめ選択された有用な範囲内にアナログ入力信
   号の振巾を制限するためのデイジタルリミッタにおいて
   、 前記入力信号が供給され、この入力信号の振巾をデイジ
   タル表示に変換するための変換装置と、該変換装置の出
   力に結合され、前記デイジタル表示が前記有用な範囲内
   にあるか否かを決定するための判断装置と、 該判断装置の出力に結合され、前記有用な範囲より高い
   デイジタル表示の値を前記上限値に制御するとともに、
   前記有用な範囲より低いデイジタル表示の値を前記下限
   値に制限するための制限装置 とを具備することを特徴とするデイジタルリミッタ。
2. （２）前記有用な範囲があらかじめ選択された所望の精
   度に対応する２＾ｎレベルに分割され、前記デイジタル
   表示がｎ＋ｐビットを有する２進数であり、 前記２進数の下位ｎビットが前記有用な範囲を前記あら
   かじめ選択された所望の精度に描写する特許請求の範囲
   第１項記載のデイジタルリミッタ。
3. （３）前記２進数が２の補数法で書かれ、前記判断装置
   が、２進数の上位Ｐ＋１ビットがすべて同一であるとき
   にアナログ入力信号が有用な範囲内にあると決定し、か
   つ２進数の上位ｐ＋１ビットが同一でないときにアナロ
   グ入力信号が有用な範囲内にないと決定する特許請求の
   範囲第２項記載のデイジタルリミッタ。