JPS61102816A - 半導体スイツチ回路 - Google Patents
半導体スイツチ回路Info
- Publication number
- JPS61102816A JPS61102816A JP22492184A JP22492184A JPS61102816A JP S61102816 A JPS61102816 A JP S61102816A JP 22492184 A JP22492184 A JP 22492184A JP 22492184 A JP22492184 A JP 22492184A JP S61102816 A JPS61102816 A JP S61102816A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- drain
- current
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ＭＯＳＦＥＴを追従点弧で動作させるスイッ
チモジュールを複数個直列にして構成した半導体スイッ
チ回路に関する。
チモジュールを複数個直列にして構成した半導体スイッ
チ回路に関する。
半導体素子の高耐圧化の進展に伴い５高電圧回路のスイ
ッチング素子も、従来からの真空管に代えて半導体電子
を直列接続したスイッチに置き換えられようとする試み
がなされている２代表的な例として、ＧＴＯの直列接続
回路が一般に知られている。
ッチング素子も、従来からの真空管に代えて半導体電子
を直列接続したスイッチに置き換えられようとする試み
がなされている２代表的な例として、ＧＴＯの直列接続
回路が一般に知られている。
この回路は追従点弧方式と呼ばれ、ＧＴＯのオン、オフ
を制御するドライブ回路は最下段のＧＴＯにだけ必要で
あり、その他の素子は最下段の素子のオン、オフ動作に
追従して動作をすることができるという特徴がある。し
かしながら、高速拡大ステレオ撮映用Ｘ線管装置および
制御装置（東芝しビュー昭５６年３６巻５号）の如き用
途のように負荷電流が大幅に変わり、ＧＴＯをオン状態
に保持するに必要な値に達しない領域が生ずる場合には
、ドライブ回路で直接制御されていないＧＴＯがオフし
てしまい、オン状態を持続できない。つまり、ＧＴＯの
場合にはラッキング電流が必要となる。しかし、ＭＯＳ
ＦＥＴの場合は電荷により動作するのでＧＴＯのように
ラッキング電流を要せず消費電力の点で好ましい、そこ
で、高速動作、低損失、駆動容易なＭＯＳＦＥＴを多数
個直列接続して追従点弧する方式のスイッチの試みがな
されている。
を制御するドライブ回路は最下段のＧＴＯにだけ必要で
あり、その他の素子は最下段の素子のオン、オフ動作に
追従して動作をすることができるという特徴がある。し
かしながら、高速拡大ステレオ撮映用Ｘ線管装置および
制御装置（東芝しビュー昭５６年３６巻５号）の如き用
途のように負荷電流が大幅に変わり、ＧＴＯをオン状態
に保持するに必要な値に達しない領域が生ずる場合には
、ドライブ回路で直接制御されていないＧＴＯがオフし
てしまい、オン状態を持続できない。つまり、ＧＴＯの
場合にはラッキング電流が必要となる。しかし、ＭＯＳ
ＦＥＴの場合は電荷により動作するのでＧＴＯのように
ラッキング電流を要せず消費電力の点で好ましい、そこ
で、高速動作、低損失、駆動容易なＭＯＳＦＥＴを多数
個直列接続して追従点弧する方式のスイッチの試みがな
されている。
一般に知られているＭＯＳＦＥＴの電圧電流特性より、
ゲート・ソース間に印加する電圧を一定とすると、ドレ
イン電流は一定値に抑えられる。
ゲート・ソース間に印加する電圧を一定とすると、ドレ
イン電流は一定値に抑えられる。
このため、スイッチ回路に接続した負荷回路の異常等に
より過大な電流がスイッチ回路に流れようとすると、Ｍ
ＯＳＦＥＴのドレイン−ソース間電圧が増大する。Ｍ
ＯＳ Ｆ Ｅ Ｔは個々に特性のバラツキをもっており
、特に、追従点弧する方式のスイッチを複数個直列に接
続して構成したスイッチ回路では、各ＭＯＳＦＥＴの特
性や回路素子のバラツキ等により分担電圧の差が大きく
なるという問Ｌ１１がある。この分担電圧のバラツキは
、遮断動作のバラツキを生せしめ、安定に遮断に移行さ
せることができず、＜３頼性の面で問題が残る。
より過大な電流がスイッチ回路に流れようとすると、Ｍ
ＯＳＦＥＴのドレイン−ソース間電圧が増大する。Ｍ
ＯＳ Ｆ Ｅ Ｔは個々に特性のバラツキをもっており
、特に、追従点弧する方式のスイッチを複数個直列に接
続して構成したスイッチ回路では、各ＭＯＳＦＥＴの特
性や回路素子のバラツキ等により分担電圧の差が大きく
なるという問Ｌ１１がある。この分担電圧のバラツキは
、遮断動作のバラツキを生せしめ、安定に遮断に移行さ
せることができず、＜３頼性の面で問題が残る。
本発明は、過大電流の通電時にも安定に遮断できるＭＯ
ＳＦＥＴの追従点弧方式の半導体スイッチ回路を提供す
ることを目的とする。
ＳＦＥＴの追従点弧方式の半導体スイッチ回路を提供す
ることを目的とする。
上記目的を達成するために、本発明による半導体スイッ
チ回路は、オン時におけるＭＯＳＦＥＴのドレイン−ソ
ース間電圧（又はオン抵抗）がドレイン電流の増加に伴
って増加することを利用し、当該ドレイン−ソース間電
圧が所定値以上のときその値を検出してフィードバック
することにより遮断させるようにしたものである。
チ回路は、オン時におけるＭＯＳＦＥＴのドレイン−ソ
ース間電圧（又はオン抵抗）がドレイン電流の増加に伴
って増加することを利用し、当該ドレイン−ソース間電
圧が所定値以上のときその値を検出してフィードバック
することにより遮断させるようにしたものである。
すなわち、本発明は、ゲートに与えられる制御（８号に
より導通が制御されるＭ ＯＳ Ｆ Ｅ Ｔと、このＭ
ＯＳＦＥＴのドレイン側に直列に接続されてこのＭＯＳ
ＦＥＴの動作に追従して動作する１個あるいは複数個の
ＭＯＳＦＥＴからなるスイッチモジュールを複数個直列
接続してなる半導体スイッチ回路において、ＭＯＳＦＥ
Ｔのドレイン−ソース間電圧を検出する手段と、当該ス
イッチ回路のイオン状態時の前記ドレイン−ソース間電
圧が設定値以上のときにスイッチ回路にオフ指令を出力
する制御回路を備えたことを特徴とするものである。
より導通が制御されるＭ ＯＳ Ｆ Ｅ Ｔと、このＭ
ＯＳＦＥＴのドレイン側に直列に接続されてこのＭＯＳ
ＦＥＴの動作に追従して動作する１個あるいは複数個の
ＭＯＳＦＥＴからなるスイッチモジュールを複数個直列
接続してなる半導体スイッチ回路において、ＭＯＳＦＥ
Ｔのドレイン−ソース間電圧を検出する手段と、当該ス
イッチ回路のイオン状態時の前記ドレイン−ソース間電
圧が設定値以上のときにスイッチ回路にオフ指令を出力
する制御回路を備えたことを特徴とするものである。
前記ドレイン−ソース間電圧を検出する手段は、好まし
くはスイッチモジュールの最上段のＭＯＳＦＥＴで検出
するようにする。
くはスイッチモジュールの最上段のＭＯＳＦＥＴで検出
するようにする。
次に、本発明の実施例を図面に基づいて説明する。
第１図はスイッチ主回路と制御回路の全体を示すブロッ
ク図である。第１図において、スイッチ主回路１００は
後述するスイッチモジュールを８１〜Ｓ、のようにｎ個
直列接続した構成される。
ク図である。第１図において、スイッチ主回路１００は
後述するスイッチモジュールを８１〜Ｓ、のようにｎ個
直列接続した構成される。
制御回路２００は、各スイッチモジュール８１〜Ｓ、か
ら光信号で伝達される電圧検出信号を電気信号に変換す
る光電変換器２１．ＯＲ回路２２゜２５、ＡＮＤ回路２
３．２７、パルス成形回路２４、インバータ２６．駆動
信号形成回路２８を備え、駆動信号発生回路２９を介し
て各スイッチモジュール８１〜Ｓ、に出力する。
ら光信号で伝達される電圧検出信号を電気信号に変換す
る光電変換器２１．ＯＲ回路２２゜２５、ＡＮＤ回路２
３．２７、パルス成形回路２４、インバータ２６．駆動
信号形成回路２８を備え、駆動信号発生回路２９を介し
て各スイッチモジュール８１〜Ｓ、に出力する。
第２図にスイッチモジュールの詳細を示すが、Ｓ工〜Ｓ
、は全で同じ構成なのでＳ工を代表的に用いて以下説明
する。第２図において、複数のＭＯＳＦＥＴ （以下、
ＭＯ３Ｔと略記する。）Ｑ、〜Ｑ、が直列に接続されて
おり、その周辺要素としてコンデンサＣ１〜Ｃ３、抵抗
Ｒ１〜Ｒ，。
、は全で同じ構成なのでＳ工を代表的に用いて以下説明
する。第２図において、複数のＭＯＳＦＥＴ （以下、
ＭＯ３Ｔと略記する。）Ｑ、〜Ｑ、が直列に接続されて
おり、その周辺要素としてコンデンサＣ１〜Ｃ３、抵抗
Ｒ１〜Ｒ，。
ダイオードＤ１〜Ｄ１、ツェナーダイオードＺＤ１−Ｚ
Ｄ、、抵抗ｉ’１〜ｉｌ、、ツェナーダイオードＺｄ１
〜Ｚｄ１．発光ダイオードＬＥＤ、ＭＯＳＴＱ、のオン
、オフを行うドライブ回路ＤＲＶを備えている。
Ｄ、、抵抗ｉ’１〜ｉｌ、、ツェナーダイオードＺｄ１
〜Ｚｄ１．発光ダイオードＬＥＤ、ＭＯＳＴＱ、のオン
、オフを行うドライブ回路ＤＲＶを備えている。
まず、スイッチモジュールＳ１の動作を説明する。ドラ
イブ回路ＤＲＶには外部から駆動信号が与えられる。Ｍ
ＯＳＴＱ、に、正のゲート信号が印加されていないとき
、ＭＯＳＴＱよは遮断状態であり、追従して動作するＭ
ＯＳＴＱ、〜Ｑ、も遮断状態となり、スイッチモジュー
ルＳ８には回路電圧で定まる電圧が印加される。ＭＯ８
ＴＱ１〜Ｑ、のドレイン、ソース間の印加電圧は、はぼ
抵抗ｒ工〜ｒ、で決まる均等な電圧が印加される。
イブ回路ＤＲＶには外部から駆動信号が与えられる。Ｍ
ＯＳＴＱ、に、正のゲート信号が印加されていないとき
、ＭＯＳＴＱよは遮断状態であり、追従して動作するＭ
ＯＳＴＱ、〜Ｑ、も遮断状態となり、スイッチモジュー
ルＳ８には回路電圧で定まる電圧が印加される。ＭＯ８
ＴＱ１〜Ｑ、のドレイン、ソース間の印加電圧は、はぼ
抵抗ｒ工〜ｒ、で決まる均等な電圧が印加される。
次に駆動信号をドライブ回路ＤＲＶに印加して、ＭＯＳ
ＴＱ、に正のゲート信号を印加すると。
ＴＱ、に正のゲート信号を印加すると。
ＭＯ３ＴＱ□は導通を開始する。このＭＯＳＴＱ。
が導通を開始すると、コンデンサＣ０の電荷は抵抗Ｒ１
，ＭＯＳＴＱ、のゲート、ソース及びＭＯＳＴＱ、のド
レイン、ソースを介して改電を開始し、ＭＯ８ＴＱｚ
のゲート、ソース間にＭＯ５ＴＱｚ が動作するに充分
な電圧が印加されＭＯＳＴＱ、は導通を開始する。なお
、ツェナーダイオードＺＤ、はＭＯＳＴＱ２のゲート、
ソース間電圧を所定値以下に抑えるためのツェナーダイ
オードである。ＭＯＳＴＱ、〜Ｑ、は、Ｑ２ と同様に
して順次導通を開始し、スイッチモジュールＳ１はオン
状態となる０次に、ドライブ回路ＤＲＶに印加していた
駆動信号を停止して、ＭＯ３ＴＱ□のゲート信号の印加
を停止すると、ＭＯＳＴＱ、は遮断状態とな）Ｊ、ＭＯ
ＳＴＱ、のドレイン電流はＯとなる。このため、負荷回
路の電流は、ＭＯＳＴＱ、のソース、ゲート、ダイオー
ドＤ１、コンデンサＣ４を介して流れ、オン時にＭＯＳ
ＴＱ、のゲート、ソース間に与えた電荷を引き抜＜、Ｍ
ＯＳＴＱ、のゲート、ソース間の引き抜きが行われると
、ＭＯＳＴＱ、が遮断状態となり電流はＯとなる。同様
にして、順次ＭＯ３ＴＱ３ 、Ｑ、・・・・・・Ｑ、が
遮断状態となりスイッチモジュールＳ、はオフ状態にな
る。
，ＭＯＳＴＱ、のゲート、ソース及びＭＯＳＴＱ、のド
レイン、ソースを介して改電を開始し、ＭＯ８ＴＱｚ
のゲート、ソース間にＭＯ５ＴＱｚ が動作するに充分
な電圧が印加されＭＯＳＴＱ、は導通を開始する。なお
、ツェナーダイオードＺＤ、はＭＯＳＴＱ２のゲート、
ソース間電圧を所定値以下に抑えるためのツェナーダイ
オードである。ＭＯＳＴＱ、〜Ｑ、は、Ｑ２ と同様に
して順次導通を開始し、スイッチモジュールＳ１はオン
状態となる０次に、ドライブ回路ＤＲＶに印加していた
駆動信号を停止して、ＭＯ３ＴＱ□のゲート信号の印加
を停止すると、ＭＯＳＴＱ、は遮断状態とな）Ｊ、ＭＯ
ＳＴＱ、のドレイン電流はＯとなる。このため、負荷回
路の電流は、ＭＯＳＴＱ、のソース、ゲート、ダイオー
ドＤ１、コンデンサＣ４を介して流れ、オン時にＭＯＳ
ＴＱ、のゲート、ソース間に与えた電荷を引き抜＜、Ｍ
ＯＳＴＱ、のゲート、ソース間の引き抜きが行われると
、ＭＯＳＴＱ、が遮断状態となり電流はＯとなる。同様
にして、順次ＭＯ３ＴＱ３ 、Ｑ、・・・・・・Ｑ、が
遮断状態となりスイッチモジュールＳ、はオフ状態にな
る。
以上のスイッチモジュールＳ１をｎ個直列接続した場合
（第１図）のスイッチ主回路の通常動作を第３図を用い
て説明する。第３図（ａ）に示すようにＬ□時点でオン
指令が印加されるとＡＮＤ回路２７を介して駆動信号形
成回路２８に印加され、（ｄ）に示すようにオン信号が
出力され、駆動信号発生回路２９に印加され各スイッチ
モジュール８１〜Ｓ、のドライブ回路ＤＲＶに印加され
る。前述したように各スイッチモジュール８１〜Ｓ、は
オン状態に移行する。このとき、ＭＯＳＴＱ、がオン状
態となるまでの期間（ｔｉ ｔｚ ）発光ダイオー
ドＬＥＤに電流が流れるので、光電変換器２１を介して
ＯＲ回路２２に信号が与えられ（ａ）に示す信号を生ず
る。なお、ｔ４１は駆動信号発生回路及びドライブ回路
ＤＲＶによる遅れ時間である。このためパルス形成回路
２４は（ｔｌ−ｔｉ）よりも長い幅の（ｂ）に示す（ｔ
４−ｔｌ）のマスク用パルスを形成してＡＮＤ回路２３
に印加し、スイッチモジュールのオン状態移行時に生ず
る２２の出力によるオフ動作が生じないようにしている
０次に（Ｃ）に示すようにｔ５時点でオフ指令が印加さ
れると、ＯＲ回路２５を介し駆動信号形成回路２８に印
加され、（ａ）に示すようにオン信号が停止され、駆動
信号発生回路２９を介し各スイッチモジュール８１〜Ｓ
、に印加しスイッチ回路をオフ状態にする。なお、オフ
動作時もオン時と同様に駆動信号発生回路２９．ドライ
ブ回路ＤＲＶ等による遅れ時間ｔｄ２の後、（ｅ）に示
すようにＯＲ回路２２から信号が得られる。
（第１図）のスイッチ主回路の通常動作を第３図を用い
て説明する。第３図（ａ）に示すようにＬ□時点でオン
指令が印加されるとＡＮＤ回路２７を介して駆動信号形
成回路２８に印加され、（ｄ）に示すようにオン信号が
出力され、駆動信号発生回路２９に印加され各スイッチ
モジュール８１〜Ｓ、のドライブ回路ＤＲＶに印加され
る。前述したように各スイッチモジュール８１〜Ｓ、は
オン状態に移行する。このとき、ＭＯＳＴＱ、がオン状
態となるまでの期間（ｔｉ ｔｚ ）発光ダイオー
ドＬＥＤに電流が流れるので、光電変換器２１を介して
ＯＲ回路２２に信号が与えられ（ａ）に示す信号を生ず
る。なお、ｔ４１は駆動信号発生回路及びドライブ回路
ＤＲＶによる遅れ時間である。このためパルス形成回路
２４は（ｔｌ−ｔｉ）よりも長い幅の（ｂ）に示す（ｔ
４−ｔｌ）のマスク用パルスを形成してＡＮＤ回路２３
に印加し、スイッチモジュールのオン状態移行時に生ず
る２２の出力によるオフ動作が生じないようにしている
０次に（Ｃ）に示すようにｔ５時点でオフ指令が印加さ
れると、ＯＲ回路２５を介し駆動信号形成回路２８に印
加され、（ａ）に示すようにオン信号が停止され、駆動
信号発生回路２９を介し各スイッチモジュール８１〜Ｓ
、に印加しスイッチ回路をオフ状態にする。なお、オフ
動作時もオン時と同様に駆動信号発生回路２９．ドライ
ブ回路ＤＲＶ等による遅れ時間ｔｄ２の後、（ｅ）に示
すようにＯＲ回路２２から信号が得られる。
次に過電流通電時の動作を説明する。負荷回路などに異
常が生じスイッチ回路に過電流が流れると、一般に知ら
れているＭＯＳＦＥＴの電圧、電流特性の関係で表わさ
れると１Ｍ０５ＴＱ□〜Ｑ２のドレイン、ソース間電圧
が上昇する。
常が生じスイッチ回路に過電流が流れると、一般に知ら
れているＭＯＳＦＥＴの電圧、電流特性の関係で表わさ
れると１Ｍ０５ＴＱ□〜Ｑ２のドレイン、ソース間電圧
が上昇する。
ＭＯＳＴＱ、のドレイン、ソース間電圧が上昇すると１
発光ダイオードＬＥＤ、ダイオードＤ、及びコンデンサ
Ｃ１の回路に電流が流れ、光電変換器２１を介してＯＲ
回路２２の出力に信号が得られる。このため、ＡＮＤ回
路２３、ＯＲ回路２５を介してこの信号が駆動信号形成
回路２８に印加されオン信号が停止され、スイッチモジ
ュールＳ、〜Ｓ、のオフ動作を行い過電流通電を防ぎ安
全に遮断を行うことができる。
発光ダイオードＬＥＤ、ダイオードＤ、及びコンデンサ
Ｃ１の回路に電流が流れ、光電変換器２１を介してＯＲ
回路２２の出力に信号が得られる。このため、ＡＮＤ回
路２３、ＯＲ回路２５を介してこの信号が駆動信号形成
回路２８に印加されオン信号が停止され、スイッチモジ
ュールＳ、〜Ｓ、のオフ動作を行い過電流通電を防ぎ安
全に遮断を行うことができる。
更に、負荷電流や負荷電圧の異常を検知してオフ制御を
行う回路を併用することもできる。
行う回路を併用することもできる。
なお、ＭＯＳＴＱ、のドレイン、ソース間電圧上昇の検
知をダイオードＤ、に流れる電流で行ったが、検出箇所
はＭＯＳＴＱ、〜Ｑ２ のどれで行ってもよく、また、
ドレイン、ソース間電圧、コンデンサ電圧等を検出して
行うことができるのは勿論である。また、検出には発光
ダイオードＬ Ｅ Ｄではなく他の同種の素子を用いる
ことも可能であり、ＭＯＳＦＥＴの特性や検出に用いる
素子特性によっては検出レベルの定める回路を付加する
ことは、勿論である。
知をダイオードＤ、に流れる電流で行ったが、検出箇所
はＭＯＳＴＱ、〜Ｑ２ のどれで行ってもよく、また、
ドレイン、ソース間電圧、コンデンサ電圧等を検出して
行うことができるのは勿論である。また、検出には発光
ダイオードＬ Ｅ Ｄではなく他の同種の素子を用いる
ことも可能であり、ＭＯＳＦＥＴの特性や検出に用いる
素子特性によっては検出レベルの定める回路を付加する
ことは、勿論である。
本発明によれば、過負荷保護ができ、小信号駆動で安定
にオン、オフできるスイッチ回路を実現できる。
にオン、オフできるスイッチ回路を実現できる。
第１図は本発明の一実施例を示すブロック回路図、第２
図はスイッチモジュールの詳細例を示す回路図、第３図
は第１図のスイッチ回路の動作説明図である。 ８１〜Ｓ、・・・スイッチモジュール、２００・・・制
御回路、２１・・・光な変換器、２２・・・ＯＲ回路、
２３・・・ＡＮＤ回路、２４・・・パルス形成回路、２
５・・・ＯＲ回路、２７・・・ＡＮＤ回路、２８・・・
駆動信号形成回路、２９・・・駆動信号発生回路、ＬＥ
Ｄ・・・発光ダイオード。
図はスイッチモジュールの詳細例を示す回路図、第３図
は第１図のスイッチ回路の動作説明図である。 ８１〜Ｓ、・・・スイッチモジュール、２００・・・制
御回路、２１・・・光な変換器、２２・・・ＯＲ回路、
２３・・・ＡＮＤ回路、２４・・・パルス形成回路、２
５・・・ＯＲ回路、２７・・・ＡＮＤ回路、２８・・・
駆動信号形成回路、２９・・・駆動信号発生回路、ＬＥ
Ｄ・・・発光ダイオード。
Claims (1)
- 【特許請求の範囲】 １、ゲートに与えられる制御信号により導通が制御され
るＭＯＳＦＥＴと、このＭＯＳＦＥＴのドレイン側に直
列に接続されてこのＭＯＳＦＥＴの動作に追従して動作
する１個あるいは複数個のＭＯＳＦＥＴからなるスイッ
チモジュールを複数個直列接続してなる半導体スイッチ
回路において、ＭＯＳＦＥＴのドレイン−ソース間電圧
を検出する手段と、当該スイッチ回路のオン状態時の前
記ドレイン−ソース間電圧が設定値以上のときにスイッ
チ回路にオフ指令を出力する制御回路を備えたことを特
徴とする半導体スイッチ回路。 ２、特許請求の範囲第１項記載の半導体スイッチ回路に
おいて、前記ドレイン−ソース間電圧を検出する手段は
、スイッチモジュールの最上段のＭＯＳＦＥＴで検出す
るようにしたことを特徴とする半導体スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22492184A JPS61102816A (ja) | 1984-10-25 | 1984-10-25 | 半導体スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22492184A JPS61102816A (ja) | 1984-10-25 | 1984-10-25 | 半導体スイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61102816A true JPS61102816A (ja) | 1986-05-21 |
Family
ID=16821251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22492184A Pending JPS61102816A (ja) | 1984-10-25 | 1984-10-25 | 半導体スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102816A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0352659A2 (de) * | 1988-07-27 | 1990-01-31 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Erfassen des Kurzschlusses einer mit einem FET in Reihe liegenden Last |
| EP0353406A1 (de) * | 1988-07-07 | 1990-02-07 | AEG Olympia Aktiengesellschaft | Hochspannungsschalter |
| US6885532B2 (en) | 2001-08-13 | 2005-04-26 | Yamaha Corporation | Current detection and overcurrent protection for transistors in pulse-width modulation amplifier |
-
1984
- 1984-10-25 JP JP22492184A patent/JPS61102816A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0353406A1 (de) * | 1988-07-07 | 1990-02-07 | AEG Olympia Aktiengesellschaft | Hochspannungsschalter |
| EP0352659A2 (de) * | 1988-07-27 | 1990-01-31 | Siemens Aktiengesellschaft | Schaltungsanordnung zum Erfassen des Kurzschlusses einer mit einem FET in Reihe liegenden Last |
| US5086364A (en) * | 1988-07-27 | 1992-02-04 | Siemens Aktiengesellschaft | Circuitry for detecting a short circuit of a load in series with an fet |
| US6885532B2 (en) | 2001-08-13 | 2005-04-26 | Yamaha Corporation | Current detection and overcurrent protection for transistors in pulse-width modulation amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200044578A1 (en) | Multi-Level Power Converter with Light Load Flying Capacitor Voltage Regulation | |
| US9214877B2 (en) | Gate driving circuit having a fault detecting circuit for a semiconductor switching device | |
| US7570086B2 (en) | Switching element drive circuit | |
| US5936387A (en) | Gate drive circuit for power converters that reduces surge voltages | |
| KR900006046B1 (ko) | 도전변조형 mosfet의 과전류보호회로 | |
| US10187056B2 (en) | Device and method to break the current in power transmission or distribution system | |
| CN112823469B (zh) | 栅极驱动装置 | |
| JP7305033B2 (ja) | 電力変換装置の駆動回路及びその応用装置 | |
| USRE41770E1 (en) | Cascoded rectifier | |
| US20100301784A1 (en) | Power conversion circuit | |
| US5293111A (en) | Method for minimizing the switching loss in a power switch | |
| JP2012522410A (ja) | カスコード回路を有するスイッチング装置 | |
| CA3102831C (en) | Static transfer switch with resonant turn-off | |
| US20190288515A1 (en) | Power conditioner | |
| US10715043B2 (en) | Single inductor multiple output power converter with overload control | |
| US9628073B2 (en) | Current control circuit | |
| EP2768140A1 (en) | Method of switching a semiconductor device | |
| JPS61102816A (ja) | 半導体スイツチ回路 | |
| Tian et al. | A passive component based gate drive scheme for negative gate voltage spike mitigation in a sic-based dual-active bridge | |
| KR20150119877A (ko) | 반도체 스위칭 요소를 갖는 부하시 탭 절환기 및 부하시 탭 절환기를 작동하는 방법 | |
| US20180006546A1 (en) | Power control apparatus for sub-module of mmc converter | |
| CN117318683B (zh) | 功率晶体管的驱动电路、负载开关电路以及电源模块 | |
| EP3912266A1 (en) | Pv power converter | |
| Dodge | Series-Connected JFETs in Active Current Limiter | |
| JPH04351113A (ja) | インバータ装置 |