CN117318683B - 功率晶体管的驱动电路、负载开关电路以及电源模块 - Google Patents

Abstract

本发明公开了一种功率晶体管的驱动电路、负载开关电路以及电源模块。驱动电路包括：临界饱和驱动电压生成模块，用于产生临界饱和驱动电压；缓冲模块，用于基于临界饱和驱动电压生成施加到功率晶体管的控制端的驱动信号，使得功率晶体管工作于介于饱和导通状态与限流状态之间的临界饱和导通状态；以及过流保护模块，用于在功率晶体管的电流以出现过流时控制功率晶体管关断。其中，当电压输出端发生短路时，功率晶体管由于处于临界饱和导通状态而先进入限流状态，限制电流的变化率，从而可以在之后进行的保护性断开动作中不会出现过大的开关应力，避免了功率晶体管中的电压过冲的产生。

Description

功率晶体管的驱动电路、负载开关电路以及电源模块

技术领域

本发明涉及功率晶体管的驱动技术领域，更具体地，涉及一种功率晶体管的驱动电路、负载开关电路以及电源模块。

背景技术

随着大功率电子设备的不断发展，对于在大电流条件下可靠地驱动电路的需求也逐渐增加，特别是在诸如电动汽车、电源管理系统等领域，对于高效、可靠的短路保护技术的需求日益迫切。

现有的各种大功率电子设备一般采用MOSFET（Metal-Oxide-SemiconductorField-Effect Transistor，金属-氧化物半导体场效应晶体管，或简称功率晶体管）来控制电流的传输。当利用MOSFET作为电源与负载连接的开关时，通常希望MOSFET具有尽可能小的导通电阻，以确保电路能够高效地工作。然而，在MOSFET的导通电阻较小的情况下，一旦负载发生了短路，将导致功率晶体管中极大的电流流动，增加了对电路和设备的压力。

此外，在负载发生短路的时候如何断开MOSFET也存在一个新的问题，如果断开的速度较慢，会导致大电流在相对较长时间内持续流动，增加了对MOSFET和负载的压力，甚至有可能导致MOSFET的损坏。但是如果断开的速度较快，又会由于电流变化率快以及电流路径上的寄生电感，在电路中产生反冲电压，对MOSFET和负载产生不利影响。

因此，当前的MOSFET开关技术在短路保护和断开过程中的控制方面存在一些挑战。在高功率应用和高频率操作下，需要一种新的解决方案，既能够确保高效的导通，又能够在短路情况下提供有效的保护，同时在断开连接时能够控制电流变化率，以减少反冲电压的产生。

发明内容

鉴于上述问题，本发明的目的在于提供一种功率晶体管的驱动电路、负载开关电路以及电源模块，该驱动电路不仅能够在功率晶体管过流的情况下提供有效的保护，同时在断开功率晶体管时能够控制电流变化率，以减少反冲电压的产生。

根据本发明的一方面，提供一种功率晶体管的驱动电路，所述功率晶体管连接于电压输入端和电压输出端之间，所述驱动电路包括：临界饱和驱动电压生成模块，用于产生临界饱和驱动电压；缓冲模块，用于基于所述临界饱和驱动电压输出施加到所述功率晶体管的控制端的驱动信号，使得所述功率晶体管处于临界饱和导通状态，其中，在所述临界饱和导通状态下，当所述功率晶体管的电流小于额定电流时，所述功率晶体管工作于饱和导通状态，当所述功率晶体管的电流大于所述额定电流时，所述功率晶体管由于所述驱动信号的限制而工作于限流状态；以及过流保护模块，用于检测所述功率晶体管的电流以判断所述功率晶体管是否出现过流，并在检测到所述功率晶体管出现过流时控制所述功率晶体管关断；其中，当所述电压输出端发生短路时，所述功率晶体管由于处于临界饱和导通状态而先进入限流状态，然后由所述过流保护模块将所述功率晶体管关断。

可选地，所述临界饱和驱动电压生成模块包括：第一晶体管，其第一端与所述电压输入端连接；状态控制模块，所述状态控制模块被配置为通过控制所述第一晶体管的第一端与第二端之间的电压为预设的电压值，同时控制所述第一晶体管的电流为预设的电流值，使得所述第一晶体管处于临界饱和导通状态；其中，所述第一晶体管的控制端上的电压为所述临界饱和驱动电压。

可选地，所述状态控制模块包括：恒流源，连接至所述第一晶体管的第二端；运算放大器，其正输入端与一参考电压源连接，其负输入端与所述第一晶体管和所述恒流源的公共连接节点连接，其输出端与所述第一晶体管的控制端连接，其中，所述运算放大器通过负反馈调节所述第一晶体管以得到所述临界饱和驱动电压。

可选地，所述过流保护模块包括：串联于所述电压输入端和地之间的第二晶体管和受控电流源，所述第二晶体管的控制端与所述驱动信号连接；采样电流获取单元，用于通过调节所述受控电流源中的电流，以使得所述第二晶体管的第二端电压与所述功率晶体管的第二端电压相等，并根据此时所述受控电流源的电流得到采样电流，所述采样电流与所述功率晶体管中的电流具有第二电流比例；电压比较单元，用于获得所述电压输入端的输入电压与所述电压输出端的输出电压之间的电压差；以及下拉控制单元，其输入端与所述采样电流获取单元和所述电压比较单元的输出连接，其输出与所述功率晶体管的控制端连接，用于基于所述采样电流获取单元和所述电压比较单元决定是否将所述功率晶体管的控制端拉低到地。

可选地，所述功率晶体管包括并联于所述电压输入端和所述电压输出端之间的多个第三晶体管，所述多个第三晶体管的控制端与所述驱动信号连接，所述第一晶体管和所述第二晶体管与所述第三晶体管具有相同的晶体管尺寸。

可选地，所述第一晶体管、所述第二晶体管和所述功率晶体管被形成在同一半导体管芯上。

可选地，所述驱动电路还包括：连接于所述功率晶体管的控制端和第二端之间的耦合电容器。

可选地，所述缓冲模块包括驱动器，所述驱动器的输入端用于接收一开关控制信号，所述驱动器的高电位侧或低电位侧的电压偏置端用于接收所述临界饱和驱动电压，所述驱动器的输出端用于输出所述驱动信号。

可选地，所述缓冲模块包括隔离电阻器，所述隔离电阻器的第一端与所述临界饱和驱动电压连接，所述隔离电阻器的第二端用于输出所述驱动信号。

根据本发明的另一方面，提供一种负载开关电路，包括上述的功率晶体管及驱动该功率晶体管的驱动电路。

根据本发明的另一方面，提供一种电源模块，包括上述的功率晶体管及驱动该功率晶体管的驱动电路。

可选地，所述电源模块包括开关电源变换器或者低压差线性稳压器。

综上所述，本发明提供了一种功率晶体管的驱动电路，该驱动电路包括临界饱和驱动电压生成模块和过流保护模块，其中临界饱和驱动电压生成模块从所述功率晶体管中的多个晶体管分支中抽取部分晶体管分支，并利用负反馈调节的方式让这部分晶体管分支表现为恒流源，则驱动这部分晶体管分支的电压即为临界饱和驱动电压，然后采用该临界饱和驱动电压来使得功率晶体管中的多个晶体管分支处于临界饱和导通的状态下。如果功率晶体管中的电流小于额定电流，则功率晶体管处于饱和导通状态，导通电阻小，损耗低，可以提供很强的电流传输能力，一旦因为短路而使得功率晶体管中的电流大于其额定电流，由于MOSFET结构是跨导器件的本征特性，功率晶体管自然进入限流状态，接着通过过流保护模块进行保护性断开动作时不会出现过大的开关应力。所以本发明的驱动电路不仅能够在短路情况下提供有效的保护，同时在断开连接时能够控制电流变化率，以减少反冲电压的产生。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出根据本发明第一实施例的功率晶体管的驱动电路的示意性结构图。

图2a示出根据本发明第一实施例的驱动电路的缓冲模块的一种示意性结构图。

图2b示出根据本发明第一实施例的驱动电路的缓冲模块的另一种示意性结构图。

图3示出根据本发明第一实施例的驱动电路的过流保护模块的一种示意性结构图。

图4示出根据本发明第二实施例的一种电源模块的示意性电路图。

图5示出根据本发明第三实施例的另一种电源模块的示意性电路图。

图6示出根据本发明第四实施例的又一种电源模块的示意性电路图。

具体实施方式

现在将详细说明本公开的示例性实施方式，其示例在附图中示出。尽可能在整个附图中使用相同的附图标记来表示相同或相似的部分。

在说明书中，应该注意，在其他附图中已经用于表示相似部件的相似附图标记尽可能用于这些元件。在以下描述中，当本领域技术人员已知的功能和配置与本公开的基本配置无关时，将省略它们的详细描述。说明书中描述的术语应理解如下。

通过以下参考附图描述的实施方式，将阐述本公开的优点和特征及其实现方法。然而，本公开可以以不同的形式实施，并且不应该被解释为限于这里阐述的实施方式。而是，提供这些实施方式是为了使本公开全面和完整，以向本领域技术人员充分传达将本公开的范围。此外，本公开仅由权利要求书的范围限定。

用于描述本公开实施方式的附图中公开的形状、尺寸、比率、角度和数量仅仅是示例，因此本公开不限于所例示的细节。相似的附图标记始终表示相似的元件。在以下描述中，当确定相关已知功能或构造的详细描述将不可避免地掩盖本公开的重点时，将省略详细描述。

在使用本说明书中描述的术语“ 包括”、“ 具有”和“ 包含”的情况下，可以添加另一部分，除非使用“ 仅～”。除非另有相反的说明，否则单数形式的术语可以包括复数形式。

在描述位置关系时，例如，当两个部分之间的位置关系被描述为，诸如“ 在～上”、“ 在～上方”、“ 在～下”或“ 在～下一个”时，除非使用“ 仅”或“ 直接”，否则一个或更多个其他部分可以设置在这两个部分之间。在描述时间关系时，例如，当时间顺序被描述为“在～之后”、“ 跟随～之后”、“ 在～下一个”、或“ 在～之前”时，可以包括不连续的情况，除非使用了“ 刚刚”或“ 直接”。

应该理解，虽然本文可以使用术语“ 第一”、“ 第二”等来描述各种部件，但是这些部件不应该受这些术语的限制。这些术语仅用于将一个部件与另一部件区分开。例如，在不脱离本公开范围的情况下，第一部件能够被称为第二部件，类似地，第二部件能够被称为第一部件。

术语“ 至少一个”应该被理解为包括相应列出项目中一个或更多个的任意所有组合。例如，“ 第一项目、第二项目和第三项目中至少一个”的含义表示从第一项目、第二项目和第三项目中的两个或更多个提出的所有项目的组合，以及第一项目、第二项目或第三项目。

如同本领域技术人员能够充分理解的，本公开的各实施方式的特征可以部分或全部彼此联合或组合，并且可以彼此以各种方式互相操作和技术地驱动。本公开的实施方式可以彼此独立地执行，或者可以以相互依从关系一起执行。

在下文中，将参照附图详细描述本公开的示例性实施方式。

图1为根据本发明第一实施例的功率晶体管的驱动电路的示意性电路图。如图1所示，本实施例的电路包括功率晶体管101及其驱动电路100，功率晶体管101连接在电压输入端Vin和电压输出端Vout，用于控制电压输入端和电压输出端之间的电流传输，驱动电路100与功率晶体管101连接，用于驱动所述功率晶体管101，并在电压输出端的负载短路时及时关断功率晶体管101，以避免功率晶体管101受到大电流的损坏。

进一步的，功率晶体管101可以是MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管），为了提高功率晶体管101的电流传输能力和降低导通阻抗，以获得一个能够承受大电流的器件，实现高功率的应用。本实施例还包括采用多个并联和/或级联的多个小功率MOSFET（以下，简称为晶体管）来实现功率晶体管101。具体的，如图1所示，功率晶体管101可以包括并联的多个晶体管分支，例如晶体管分支M31、晶体管分支M32、晶体管分支M33以及晶体管分支M3n，n为大于1的整数，其中每个晶体管分支可以包括一个或多个小功率的晶体管，将多个晶体管分支的源极和漏极连接在一起，可以增强整体器件的电流承受能力。其中，当每个晶体管分支中包括一个小功率的晶体管时，这个小功率晶体管的源极和漏极分别作为对应的晶体管分支的源极和漏极。当每个晶体管分支中包括多个小功率晶体管时，将所述多个小功率晶体管连接在级联结构，并将级联结构中第一个小功率晶体管的源极或漏极作为整个晶体管分支的源极或漏极，以及将级联结构中的最后一个小功率晶体管的漏极或源极作为整个晶体管分支的漏极或源极。

为了能够确保高效的导通，又能够在短路情况下提供有效的保护，同时在断开连接时能够控制电流变化率，以减少反冲电压的产生，本实施例提出了一种临界饱和驱动方案，通过驱动电路100将功率晶体管101工作于临界饱和导通的状态，即功率晶体管101的驱动电压刚好够通过其额定电流的需要，如果功率晶体管101中的电流小于额定电流，则功率晶体管101处于饱和导通状态，导通电阻小，损耗低，可以提供很强的电流传输能力，一旦功率晶体管101中的电流大于其额定电流，由于MOSFET结构是跨导器件的本征特性，功率晶体管101自然进入限流状态，接着进行保护性断开动作时不会出现过大的开关应力。

饱和导通即充分地导通，MOSFET作为开关使用、接通时会尽量使其充分导通，使其呈现出低导通电阻。由于不知道在什么程度的栅极驱动电压下MOSFET已经充分导通了，往往会把栅极驱动电压提得很高。对于大电流开关，如果栅极电压很高则在出现短路时会在MOSFET出现极大的短路浪涌电流，从而因电流密度超出连接系统的承受能力而烧毁开关，或者因保护性断开短路电流时因电流过大、断开过大电流时的变化率过高进而在开关中出现过高浪涌电压而击穿烧毁开关。临界饱和导通即尝试将栅极电压提升到恰恰够饱和导通通过额定电流的程度，这时如出现短路则因为栅极电压刚刚够饱和导通输出额定电流，短路电流超过额定电流后会因驱动电压不足而进入限流状态。当MOSFET中的电流低于额定电流时因为栅极驱动电压是足够高的，这时MOSFET呈现出过饱和导通，以低导通电阻通过电流。临界饱和导通或过饱和导通都是针对特定电流来说的。由于饱和程度因工艺、温度不同，每个器件的临界饱和驱动电压是不同的。与主开关同期制作、分布在主开关分支从中的部分分支在指定电流下需要的驱动电压与主开关分支从其余分支通过相应电流需要的电压接近，以此电压驱动主开关，则主开关分支最多也只能输出指定电流，这个电压即对应这个指定电流的饱和驱动电压。部分分支的开关个数与主开关其余开关分支的个数的比例关系决定了主开关临界饱和导通电流。如果分支数比是1000万，则部分分支的指定电流是1μA时，主开关的饱和导通电流是1000万×1μA，即10A。这个限流是栅极驱动电压决定的，不需要利用外部电路来约束。出现短路是首先是这个机制限制电流激增，给其它保护机制留出反应时间。

为了实现临界饱和驱动，本实施例的驱动电路100进一步包括临界饱和驱动电压生成模块110、过流保护模块120以及缓冲模块130。其中，临界饱和驱动电压生成模块110用于产生临界饱和驱动电压Vcb，缓冲模块130用于基于所述临界饱和驱动电压Vcb产生施加到所述功率晶体管101的控制端（例如，栅极）的驱动信号Vg，使得所述功率晶体管101工作于所述临界饱和导通状态。

进一步的，所述临界饱和驱动电压生成模块110包括晶体管M1和状态控制模块，所述状态控制模块被配置为通过控制所述晶体管M1的第一端（例如，漏极）与第二端（例如，源极）之间的电压为预设的电压值，同时控制所述晶体管M1的电流为预设的电流值，使得所述晶体管M1处于临界饱和导通状态，其中，所述晶体管M1的控制端（例如，栅极）上的电压为所述临界饱和驱动电压Vcb。

示例的，所述状态控制模块包括运算放大器111、恒流源112以及参考电压源113。其中，所述恒流源112的第一端与所述晶体管M1的第二端（例如，源极）连接，所述晶体管M1的第一端（例如，漏极）与电压输入端Vin连接，所述恒流源112的第二端与参考地连接。所述运算放大器111的正输入端与参考电压源113的第二端连接，所述参考电压源113的第一端与电压输入端Vin连接，所述参考电压源113用于提供一个参考电压，所述运算放大器111的负输入端与所述晶体管M1与所述恒流源112的公共连接节点连接，所述运算放大器111的输出端与所述晶体管M1的控制端（例如，栅极）连接，所述运算放大器111的输出电压通过驱动晶体管M1的栅极，使得晶体管M1的源极与漏极之间的压差经过负反馈调节，稳定在参考电压源113提供的参考电压上。此时，通过匹配恒流源112与晶体管M1的尺寸之间的关系，即可以使得晶体管M1的栅极电压被提升到恰好足够饱和导通以通过额定电流的程度，即晶体管M1处于临界饱和导通状态。当晶体管M1处于恒流源状态时运算放大器111的输出电压即此时的临界饱和驱动电压Vcb。

进一步的，所述晶体管M1与所述功率晶体管101中的多个晶体管分支M31、M32、M33以及M3n具有相同的尺寸和特性。例如，所述晶体管M1与所述功率晶体管101制作于同一块晶圆上，从该晶圆经历一系列加工工艺得到的MOSFET半导体管芯（又称为Die或者Chip）上选择部分数量的晶体管分支作为所述晶体管M1（例如，所述晶体管M1与所述功率晶体管101的晶体管分支的数量比为1/100000，当然，也可以选择其他数量的支路作为晶体管M1），然后给该晶体管M1加上预置且预知的采样电阻，利用负反馈调节的方式让晶体管M1表现为恒流源，则所述晶体管M1的栅极驱动电压就是产生这个恒流所需要的临界饱和驱动电压Vcb。如前所述，同一块晶圆上的这些晶体管分支采用相同的工艺同批次制造出来，具有相同的晶体管尺寸和特性，所以当将所述临界饱和驱动电压Vcb施加到功率晶体管101的多个晶体管分支上时，功率晶体管101的这些晶体管分支也会在该驱动电压下表现为恒流状态。

以晶体管M1与功率晶体管101的支路数量比（即晶体管尺寸比）为1/100000为例，则当该临界饱和驱动电压Vcb可以在晶体管M1中得到100μA的额定电流时，则当将这个临界饱和驱动电压Vcb施加到功率晶体管101的所有晶体管分支上时，可以在整个功率晶体管101中得到100μA×100000=10A的额定电流。当功率晶体管101中流过的电流小于10A时，因还没有达到限流的程度，功率晶体管101中的多个晶体管分支均处于饱和导通状态；当功率晶体管101中流过的电流大于10A时，例如电压输出端出现了短路情况时，则功率晶体管101中的多个晶体管分支均进入限流状态，将功率晶体管101中的电流限制在额定电流10A。

所述过流保护模块120用于检测所述功率晶体管101中的电流，并在所述功率晶体管101中的电流等于所述额定电流（即，此时功率晶体管101工作在限流状态），且输入电压Vin与输出电压Vout之间的电压差大于保护阈值时，将所述功率晶体管101关断，以避免在电压输出端的负载短路时，所述功率晶体管101中长时间流过大电流而导致损坏。

图2a示出根据本发明第一实施例的驱动电路的缓冲模块的一种示意性结构图。在一种示例性的实施方式中，所述功率晶体管101及驱动该功率晶体管101的驱动电路100可以应用在静态功率开关的场景下，此时缓冲模块130可以通过隔离电阻器R1来实现。如图2a所示，隔离电阻器R1的第一端与临界饱和驱动电压Vcb连接，隔离电阻器R1的第二端与功率晶体管101的控制端连接以提供所述驱动信号Vg。其中，隔离电阻器R1可以实现功率晶体管101的栅极与临界饱和驱动电压生成模块110中的晶体管M1的栅极之间的隔离，从而可以在过流保护模块120因为短路而下拉功率晶体管101的栅极电压时，避免临界饱和驱动电压生成模块110中的晶体管M1受到影响而发生状态改变。

图2b示出根据本发明第一实施例的驱动电路的缓冲模块的另一种示意性结构图。在另一种示例性的实施方式中，所述功率晶体管101及驱动该功率晶体管101的驱动电路100可以应用在高速动态功率开关的场景下，此时缓冲模块130可以通过驱动器DRV1来实现。如图2b所示，驱动器DRV1的输入端用于输入一开关控制信号Vpwm，所述驱动器DRV1的高电位侧或低电位侧的电压偏置端与所述临界饱和驱动电压生成模块110连接以接收所述临界饱和驱动电压Vcb，所述驱动器DRV1的输出端用于输出所述驱动信号Vg。其中，所述驱动器DRV1用于以所述临界饱和驱动电压Vcb为偏置来基于开关控制信号Vpwm生成所述驱动信号Vg，因此所述驱动信号Vg的摆幅（或者，电平电压）受到所述临界饱和驱动电压Vcb的限制，因此当功率晶体管101导通时会因为临界饱和驱动电压Vcb的限制而工作于所述临界饱和导通状态。其中，所述开关控制信号Vpwm可以是各种类型的PWM（Pulse WidthModulation，脉冲宽度调制）信号，本发明对此不做限制。

图3示出根据本发明第一实施例的驱动电路的过流保护模块的一种示意性结构图。如图3所示，在一种示例性的实施方式中，所述过流保护模块120包括晶体管M2、受控电流源121、采样电流获取单元122、电压比较单元123以及下拉控制单元124。其中，所述过流保护模块120用于采用所述晶体管M2所在的电流通路作为参考通路，所述过流保护模块120通过检测流经所述晶体管M2中的电流得到与所述功率晶体管101的整体电流成一定比例的采样电流，并根据所述采样电流对所述功率晶体管101进行电流检测。此外，所述过流保护模块120还用于根据所述采样电流和电压输入/输出端之间的电压差来判断所述功率晶体管101的电压输出端是否发生了短路事件，并在触发短路后关断所述功率晶体管101。

在一种示例性的实施方式中，所述晶体管M2与所述功率晶体管101中的多个晶体管分支（例如，晶体管分支M31、M32、M33以及M3n）中的每一个具有相同的晶体管尺寸。例如，所述晶体管M2与所述功率晶体管101制作于同一块晶圆上，从该晶圆经历一系列加工工艺得到的MOSFET半导体管芯（又称为Die或者Chip）上选择部分数量的晶体管分支作为所述晶体管M2（例如，所述晶体管M2与所述功率晶体管101的晶体管分支的数量比为1/100000，当然，也可以选择其他数量的支路作为晶体管M2）。

所述晶体管M2的第一端（例如，漏极）与电压输入端Vin连接，控制端（例如，栅极）与所述驱动信号Vg连接，第二端与受控电流源121的第一端连接，受控电流源121的第二端接地。所述采样电流获取单元122通过调节所述受控电流源121的电流以使得所述晶体管M2的源极电压（或第二端电压）与所述功率晶体管101的源极电压（或第二端电压）一致，由于功率晶体管101的第一端（例如，漏极）也与所述电压输入端Vin连接，第二端（例如，源极）与电压输出端Vout连接，控制端（例如，栅极）与驱动信号Vg连接，因此当晶体管M2与功率晶体管101的源极电压一致时，可以认为晶体管M2与功率晶体管101具有相同的状态，此时晶体管M2与功率晶体管101之间的电流比例由二者之间的晶体管尺寸比确定。

以晶体管M2与功率晶体管101之间的晶体管尺寸比为 1/100000为例，当受控电流源121使得晶体管M2的源极电压与功率晶体管101的源极电压一致时，假设此时受控电流源121的电流等于1μA，则说明功率晶体管101中的电流大小等于1μA×100000=0.1A。

所述电压比较单元123用于获得所述输入电压Vin与所述输出电压Vout之间的电压差，并将所述电压差与保护阈值进行比较，输出比较结果。

所述下拉控制单元124的输入与采样电流获取单元122以及电压比较单元123的输出连接，所述下拉控制单元124的输出与功率晶体管101及晶体管M2的控制端（例如，栅极）连接。所述下拉控制单元124用于基于所述采样电流获取单元122输出的采样电流以及电压比较单元123的比较结果决定是否将所述功率晶体管101的栅极电压拉低到地。其中，当所述采样电流表示所述功率晶体管101中的电流达到限流值，且所述输入电压Vin与输出电压Vout之间的电压差大于所述保护阈值时，所述下拉控制单元124触发导通，将所述功率晶体管101以及所述晶体管M2的栅极电压拉低到地。

综上，本实施例的驱动电路100通过临界饱和驱动电压生成模块110采用与功率晶体管101中的每个晶体管分支具有相同晶体管尺寸的晶体管M1来获得临界饱和驱动电压Vcb，然后基于该临界饱和驱动电压Vcb来获取驱动功率晶体管101中的多个晶体管分支的驱动信号Vg，使得功率晶体管101在导通时可以工作在临界饱和导通状态。当功率晶体管101的电压输出端发生短路事件时，所述功率晶体管101中的电流将变大，但是由于所述功率晶体管101中的多个晶体管分支均工作于临界饱和导通状态，因此若增大的电流高于其额定电流，则功率晶体管101中的多个晶体管分支均进入限流状态，将功率晶体管101中的电流限制在所述额定电流（例如，10A）。然后过流保护模块120采用与所述功率晶体管101中的每个晶体管分支具有相同晶体管尺寸的晶体管M2来获得与功率晶体管101的整体电流成一定比例的采样电流。其中，当晶体管M2中的采样电流表示整个功率晶体管101的电流达到限流值，且电压输入/输出端之间的电压差高于保护阈值时，所述过流保护模块120判断此时功率晶体管101触发短路事件，并根据判断结果将功率晶体管101的栅极电压拉低，以关断功率晶体管101。

进一步的，本实施例的驱动电路100还包括连接于功率晶体管101的多个晶体管分支的控制端（例如，栅极）和第二端（例如，源极）之间的耦合电容器C1。由于MOSFET的栅漏之间和栅源之间分别存在寄生电容Cgd和Cgs（如图1和图3中的晶体管分支M3n所示），当因为短路事件而导致功率晶体管101的源极瞬时快速放电时，会在寄生电容Cgd和Cgs之间形成较大的压差，由于寄生电容Cgd和Cgs在现有工艺技术下的尺寸相等，则会由于寄生电容Cgd和Cgs的分压作用而拉高功率晶体管101中的多个晶体管分支的栅极电压，导致晶体管分支M31至M3n脱离临界饱和导通的状态。因此，本实施例的耦合电容器C1可以用来增大功率晶体管101中的多个晶体管分支M31、M32、M33以及M3n的栅极和源极之间的耦合，从而可以避免晶体管分支M31、M32、M33以及M3n在瞬时放电时由于寄生电容的分压作用而导致栅极电压会被抬高太多，确保功率晶体管101中的多个晶体管分支在短路事件发生后可以进入限流状态。

进一步的，本实施例的驱动电路100可以与功率晶体管101集成于同一芯片中以用于各种场景下，例如大电流的静态负载开关或高速动态负载开关、大电流开关电源、大电流LDO（low dropout regulator，低压差线性稳压器）以及大电流高端开关/低端开关等等。

图4示出根据本发明第二实施例的一种电源模块的示意性电路图。如图4所示，本实施例的电源模块200例如为负载开关电路，负载开关电路200包括连接于电源210和负载220之间的功率开关以及驱动电路100，驱动电路100用于基于开关控制信号Vpwm向功率开关的控制端（例如，栅极）提供驱动信号Vg以控制功率开关的导通和关断，以用来实现电源210和负载220之间的电流传输。其中，功率开关可以通过第一实施例中的功率晶体管101来实现，所述驱动电路100包括临界饱和驱动电压生成模块110、过流保护模块120以及驱动器DRV1。所述临界饱和驱动电压生成模块110用于获得一个临界饱和驱动电压Vcb，并将所述临界饱和驱动电压Vcb提供至所述驱动器DRV1的高电位侧或低电位侧的电压偏置端，所述驱动器DRV1用于以所述临界饱和驱动电压Vcb为偏置来基于开关控制信号Vpwm生成所述驱动信号Vg，使得所述驱动信号Vg的摆幅（或者，电平电压）受到所述临界饱和驱动电压Vcb的限制，因此当功率晶体管101导通时会因为临界饱和驱动电压Vcb的限制而工作于所述临界饱和导通状态，从而可以使得功率晶体管101中的多个晶体管分支在负载端出现短路事件时可以进入限流状态，具体的过程在上面的实施例中已经详细描述，在此不再赘述。其中，所述开关控制信号Vpwm可以是各种类型的PWM（Pulse Width Modulation，脉冲宽度调制）信号，本发明对此不做限制。

所述过流保护模块120用于检测所述功率晶体管101中的电流，并在所述功率晶体管101中的电流等于所述额定电流（即，此时功率晶体管101工作在限流状态），且输入电压Vin与输出电压Vout之间的电压差大于保护阈值时，将所述功率晶体管101的栅极电压拉低，以避免在电压输出端的负载短路时，所述功率晶体管101中长时间流过大电流而导致损坏，具体的过程在上面的实施例中已经详细描述，在此不再赘述。

图5示出根据本发明第三实施例的另一种电源模块的示意性电路图。如图5所示，本实施例的电源模块300例如为开关电源变换器，其包括具有一个或多个开关元件和滤波器元件（例如，电感和/或电容等）的功率电路，所述一个或多个开关元件和滤波器元件被配置为响应于开关驱动信号来调节开关变换器输入端至输出端的电能传输，以将输入电压Vin转换成稳定连续的输出电压Vout。

在一些实施例中，按照功率电路的拓扑分类，可以将开关电源变换器300划分为降压型（buck）变换器、升压型（boost）变换器、反激型（flyback）变换器和降压-升压型（buck-boost）变换器。

在一种示例性的实施方式中，功率电路通过降压拓扑架构实现，包括高端开关MD1、低端开关MD2和电感器Lx。高端开关MD1和低端开关MD2连接在电压输入端Vin和地之间，电感器Lx的第一端与高端开关MD1和低端开关MD2之间的开关节点SW连接，电感器Lx的第二端与电压输出端Vout连接。高端开关MD1和低端开关MD2可为任何可控半导体开关器件，例如金属氧化物半导体场效应晶体管（MOSFET）、绝缘栅双极晶体管（IGBT）等，例如，N沟道MOSFET，其分别由栅极驱动信号HSD和LSD来控制，以在第一状态与第二状态（例如，导通及关断状态）之间交替地操作。此外，本实施例的功率电路还包括连接在电压输出端Vout和接地节点之间的输出电容Cout。

进一步的，本实施例的开关电源变换器300还包括高端驱动器310和低端驱动器320。高端驱动器310用于根据上管控制信号HSON向高端开关MD1提供栅极驱动信号HSD，以控制高端开关MD1的导通和关断。低端驱动器320用于根据下管控制信号LSON向低端开关MD2提供栅极驱动信号LSD，以控制低端开关MD2的导通和关断。其中上管控制信号HSON和下管控制信号LSON可以是各种类型的PWM（Pulse Width Modulation，脉冲宽度调制）信号。

应当指出，尽管在本实施例中将MOSFET用于开关元件，在不偏离本发明原理的前提下，可以使用任何其他类型的合适开关元件。此外，本实施例虽然以同步降压变换器进行说明，但是，本发明不以此为限制，本发明同样适用于非同步降压变换器，本领域技术人员也可以采用整流二极管代替上述实施例中的低端开关MD2。

进一步的，本实施例的高端开关MD1可以通过第一实施例中的功率晶体管101来实现，高端驱动器310可以通过第一实施例的驱动电路100来实现。如前所述，所述驱动电路100包括临界饱和驱动电压生成模块110、过流保护模块120以及驱动器DRV1。所述临界饱和驱动电压生成模块110用于获得一个临界饱和驱动电压Vcb，并将所述临界饱和驱动电压Vcb提供至所述驱动器DRV1的高电位侧或低电位侧的电压偏置端，所述驱动器DRV1用于以所述临界饱和驱动电压Vcb为偏置来基于上管控制信号HSON生成所述栅极驱动信号HSD，因此所述栅极驱动信号HSD的摆幅（或者，电平电压）受到所述临界饱和驱动电压Vcb的限制，因此当高端开关MD1导通时会因为临界饱和驱动电压Vcb的限制而工作于所述临界饱和导通状态，从而可以使得高端开关MD1中的多个晶体管分支在电压输出端Vout出现短路事件时可以进入限流状态，具体的过程在上面的实施例中已经详细描述，在此不再赘述。

需要说明，虽然在本实施例中以高端开关MD1为例进行说明，但是本发明第一实施例的功率晶体管及其驱动电路100也可以适用于开关电源变换器300中的低端开关MD2，具体过程与高端开关MD1类似，在此不再赘述。

图6示出根据本发明第四实施例的又一种电源模块的示意性电路图。本实施例的电源模块400例如为低压差线性稳压器（简称为线性稳压器或LDO），其包括连接在电压输入端Vin和负载401之间的功率晶体管MP、误差放大器EA以及驱动电路100。其中，功率晶体管MP为芯片的主要输出管，其第一端（例如，漏极）用于接收输入电压Vin，其第二端向负载401提供输出电压Vout。误差放大器EA用于将输出电压Vout的反馈与基准电压Vref进行比较，输出用来表征二者之间的偏差的误差信号。驱动电路100的输入与误差放大器EA的输出连接，驱动电路100的输出与功率晶体管MP的控制端（例如，栅极）连接，其用于根据误差放大器EA的输出来驱动功率晶体管MP，从而控制电压输入端和负载之间的电流传输。

进一步的，本实施例的功率晶体管MP可以通过第一实施例中的功率晶体管101来实现，所述驱动电路100例如为上述第一实施例的驱动电路，所述驱动电路100包括临界饱和驱动电压生成模块110、过流保护模块120以及驱动器DRV1。所述临界饱和驱动电压生成模块110用于获得一个临界饱和驱动电压Vcb，并将所述临界饱和驱动电压Vcb提供至所述驱动器DRV1的高电位侧或低电位侧的电压偏置端，所述驱动器DRV1用于以所述临界饱和驱动电压Vcb为偏置来基于误差放大器EA输出的误差信号生成所述驱动信号Vg，因此所述驱动信号Vg的摆幅（或者，电平电压）受到所述临界饱和驱动电压Vcb的限制，因此当功率晶体管101导通时会因为临界饱和驱动电压Vcb的限制而工作于所述临界饱和导通状态，从而可以使得功率晶体管101中的多个晶体管分支在负载端出现短路事件时可以进入限流状态，具体的过程在上面的实施例中已经详细描述，在此不再赘述。

所述过流保护模块120用于检测所述功率晶体管101中的电流，并在所述功率晶体管101中的电流等于所述额定电流（即，此时功率晶体管101工作在限流状态），且输入电压Vin与输出电压Vout之间的电压差大于保护阈值时，将所述功率晶体管101关断，以避免在电压输出端的负载短路时，所述功率晶体管101中长时间流过大电流而导致损坏，具体的过程在上面的实施例中已经详细描述，在此不再赘述。

需要说明，本实施例的功率晶体管及其驱动电路的组合还可以用于其他需要大电流MOSFET的场景，本发明对此不作限制，本领域技术人员可以根据具体情况将本发明的功率晶体管及其驱动电路设置于大功率应用中，以在快速短路时可以及时关断大功率应用中的MOSFET，并减小电路中的电流过冲。

综上所述，本发明提供了一种功率晶体管的驱动电路，该驱动电路包括临界饱和驱动电压生成模块和过流保护模块，其中临界饱和驱动电压生成模块从所述功率晶体管中的多个晶体管分支中抽取部分晶体管分支，并利用负反馈调节的方式让这部分晶体管分支表现为恒流源，则驱动这部分晶体管分支的电压即为临界饱和驱动电压，然后采用该临界饱和驱动电压来使得功率晶体管中的多个晶体管分支处于临界饱和导通的状态下。如果功率晶体管中的电流小于额定电流，则功率晶体管处于饱和导通状态，导通电阻小，损耗低，可以提供很强的电流传输能力，一旦因为短路而使得功率晶体管中的电流大于其额定电流，由于MOSFET结构是跨导器件的本征特性，功率晶体管自然进入限流状态，接着通过过流保护模块进行保护性断开动作时不会出现过大的开关应力。所以本发明的驱动电路不仅能够在短路情况下提供有效的保护，同时在断开连接时能够控制电流变化率，以减少反冲电压的产生。

依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (11)

1.一种功率晶体管的驱动电路，所述功率晶体管连接于电压输入端和电压输出端之间，所述驱动电路包括：

临界饱和驱动电压生成模块，用于产生临界饱和驱动电压；

缓冲模块，用于基于所述临界饱和驱动电压输出施加到所述功率晶体管的控制端的驱动信号，使得所述功率晶体管处于临界饱和导通状态，其中，在所述临界饱和导通状态下，当所述功率晶体管的电流小于额定电流时，所述功率晶体管工作于饱和导通状态，当所述功率晶体管的电流大于所述额定电流时，所述功率晶体管由于所述驱动信号的限制而工作于限流状态；以及

过流保护模块，用于检测所述功率晶体管的电流以判断所述功率晶体管是否出现过流，并在检测到所述功率晶体管出现过流时控制所述功率晶体管关断；

其中，当所述电压输出端发生短路时，所述功率晶体管由于处于临界饱和导通状态而先进入限流状态，然后由所述过流保护模块将所述功率晶体管关断，

其中，所述过流保护模块包括：

串联于所述电压输入端和地之间的第二晶体管和受控电流源，所述第二晶体管的控制端与所述驱动信号连接；

采样电流获取单元，用于通过调节所述受控电流源中的电流，以使得所述第二晶体管的第二端电压与所述功率晶体管的第二端电压相等，并根据此时所述受控电流源的电流得到采样电流，所述采样电流与所述功率晶体管中的电流具有第二电流比例；

电压比较单元，用于获得所述电压输入端的输入电压与所述电压输出端的输出电压之间的电压差；以及

下拉控制单元，其输入端与所述采样电流获取单元和所述电压比较单元的输出连接，其输出与所述功率晶体管的控制端连接，用于基于所述采样电流获取单元和所述电压比较单元决定是否将所述功率晶体管的控制端拉低到地。

2.根据权利要求1所述的驱动电路，其中，所述临界饱和驱动电压生成模块包括：

第一晶体管，其第一端与所述电压输入端连接；

状态控制模块，所述状态控制模块被配置为通过控制所述第一晶体管的第一端与第二端之间的电压为预设的电压值，同时控制所述第一晶体管的电流为预设的电流值，使得所述第一晶体管处于临界饱和导通状态；

其中，所述第一晶体管的控制端上的电压为所述临界饱和驱动电压。

3.根据权利要求2所述的驱动电路，其中，所述状态控制模块包括：

恒流源，连接至所述第一晶体管的第二端；

运算放大器，其正输入端与一参考电压源连接，其负输入端与所述第一晶体管和所述恒流源的公共连接节点连接，其输出端与所述第一晶体管的控制端连接，

其中，所述运算放大器通过负反馈调节所述第一晶体管以得到所述临界饱和驱动电压。

4.根据权利要求2所述的驱动电路，其中，所述功率晶体管包括并联于所述电压输入端和所述电压输出端之间的多个第三晶体管，所述多个第三晶体管的控制端与所述驱动信号连接，

所述第一晶体管和所述第二晶体管与所述第三晶体管具有相同的晶体管尺寸。

5.根据权利要求2所述的驱动电路，其中，所述第一晶体管、所述第二晶体管和所述功率晶体管被形成在同一半导体管芯上。

6.根据权利要求1所述的驱动电路，还包括：连接于所述功率晶体管的控制端和第二端之间的耦合电容器。

7.根据权利要求1所述的驱动电路，其中，所述缓冲模块包括驱动器，所述驱动器的输入端用于接收一开关控制信号，所述驱动器的高电位侧或低电位侧的电压偏置端用于接收所述临界饱和驱动电压，所述驱动器的输出端用于输出所述驱动信号。

8.根据权利要求1所述的驱动电路，其中，所述缓冲模块包括隔离电阻器，所述隔离电阻器的第一端与所述临界饱和驱动电压连接，所述隔离电阻器的第二端用于输出所述驱动信号。

9.一种负载开关电路，包括权利要求1-8任一项所述的功率晶体管及驱动该功率晶体管的驱动电路。

10.一种电源模块，包括权利要求1-7任一项所述的功率晶体管及驱动该功率晶体管的驱动电路。

11.根据权利要求10所述的电源模块，其中，所述电源模块包括开关电源变换器或者低压差线性稳压器。