JPS6110225Y2 - - Google Patents

Info

Publication number
JPS6110225Y2
JPS6110225Y2 JP3750977U JP3750977U JPS6110225Y2 JP S6110225 Y2 JPS6110225 Y2 JP S6110225Y2 JP 3750977 U JP3750977 U JP 3750977U JP 3750977 U JP3750977 U JP 3750977U JP S6110225 Y2 JPS6110225 Y2 JP S6110225Y2
Authority
JP
Japan
Prior art keywords
alarm
section
circuit
prohibition
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3750977U
Other languages
Japanese (ja)
Other versions
JPS53132371U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP3750977U priority Critical patent/JPS6110225Y2/ja
Publication of JPS53132371U publication Critical patent/JPS53132371U/ja
Application granted granted Critical
Publication of JPS6110225Y2 publication Critical patent/JPS6110225Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)

Description

【考案の詳細な説明】 本考案は電子式アラーム時計に関し、詳しくは
設定されたアラーム時刻が到来してもアラームの
発音を禁止することが可能な電子式アラーム時計
の改良に関する。
[Detailed Description of the Invention] The present invention relates to an electronic alarm clock, and more particularly to an improvement in an electronic alarm clock that can prohibit the sounding of an alarm even when a set alarm time arrives.

消費電力の小さい電子回路と発音機構を備え、
小型電池を電源とする電子式アラーム時計はすで
に実用化されており、最近では表示部に液晶表示
装置を利用した電子式アラーム腕時計も実用化さ
れている。これらのアラーム時計は普通の時計と
比べて使い方が複雑になるため、外部からの操作
のやり方が色々工夫されている。操作上の工夫の
ひとつはアラーム禁止機構である。これは設定さ
れた時刻が到来してもアラームの発音を禁止する
機構であり、任意な外部操作によりアラーム禁止
とアラーム禁止解除が可能なように構成されてい
る。この機構は例えば次の様な使い方をすると便
利である。すなわち、平日は毎日決まつた時刻に
アラームを発音させたいが、休日はアラームを発
音させたくない場合、休日の前日にアラーム禁止
にしておけば、休日にはアラームは発音しない。
次いで休日の適当な時刻にアラーム禁止を解除す
れば次の日からアラームは再び発音する。アラー
ム禁止機構はこのようにアラーム時計の便利な使
い方を提供するものでありその効用は大きい。
Equipped with an electronic circuit with low power consumption and a sound generation mechanism,
Electronic alarm watches powered by small batteries have already been put into practical use, and recently, electronic alarm watches that use liquid crystal display devices for their display sections have also been put into practical use. These alarm clocks are more complicated to use than ordinary clocks, so various ways of controlling them from the outside have been devised. One of the operational improvements is an alarm disable mechanism. This is a mechanism that prohibits the alarm from sounding even when a set time has arrived, and is configured so that the alarm can be prohibited or canceled by arbitrary external operations. This mechanism is useful, for example, in the following ways. That is, if you want the alarm to sound at a fixed time every day on weekdays, but not on holidays, you can disable the alarm the day before the holiday and the alarm will not sound on holidays.
Next, if the alarm prohibition is canceled at an appropriate time on a holiday, the alarm will sound again from the next day. The alarm prohibition mechanism thus provides a convenient way to use an alarm clock and is highly effective.

アラーム禁止機構は上記のように便利な機構で
あるが、アラーム禁止機構を備えた従来の電子式
アラーム時計は次の欠点があつた。すなわち、従
来はアラーム禁止機構はアラーム時刻設定機構と
無関係であつたため、アラーム禁止の状態でアラ
ーム時刻を新しい時刻に設定すると、アラーム禁
止の状態がそのまま保持された。これは使用上次
の様な不便を伴なう。すなわち、アラーム時刻を
新しい時刻に設定する場合は、ほとんどの場合使
用者は設定した時刻にアラームが発音することを
意図している。従つて、この場合使用者はアラー
ム時刻設定とともにアラーム禁止が解除されてい
るか否かを確認し、アラーム禁止になつている場
合はこれを解除しなければならない。アラーム禁
止解除を忘れると、アラームは発音しない。従来
の時計は以上のような欠点があつた。
Although the alarm inhibiting mechanism is a convenient mechanism as described above, conventional electronic alarm clocks equipped with the alarm inhibiting mechanism have the following drawbacks. That is, in the past, the alarm prohibition mechanism was unrelated to the alarm time setting mechanism, so if the alarm time was set to a new time in the alarm prohibition state, the alarm prohibition state was maintained as is. This is accompanied by the following inconveniences in use. That is, when setting the alarm time to a new time, in most cases the user intends for the alarm to sound at the set time. Therefore, in this case, the user must set the alarm time and check whether or not the alarm prohibition has been canceled, and if the alarm prohibition has been disabled, the user must cancel the alarm prohibition. If you forget to cancel the alarm prohibition, the alarm will not sound. Conventional watches had the following drawbacks.

そこで、本考案は上記従来の欠点を解決しよう
とするもので、アラーム時刻設定操作を行なう
と、それに伴ない自動的にアラーム禁止が解除さ
れるようにするものである。
Therefore, the present invention is an attempt to solve the above-mentioned conventional drawbacks, and is designed to automatically cancel the alarm prohibition when the alarm time setting operation is performed.

以下実施例に従がい本考案を詳細に説明する。 The present invention will be described in detail below with reference to Examples.

第1図は本考案による電子式アラーム時計の回
路ブロツク図であり、1は電子回路部、2は液
晶、発光ダイオード等を利用した表示部、3は発
音部、4は外部操作部である。電子回路部1にお
いて、5は時計回路部であり、水晶発振回路、分
周回路、計数回路、表示駆動回路、アラーム時刻
記憶回路、アラーム時刻検出回路等から成る公知
の回路であるが、その詳細はここでは省略する。
6は操作回路であり、外部操作部4の発生するス
イツチ信号を入力し、所定の回路に外部操作信号
を出力する。7はアラーム禁止回路、8は発音部
駆動回路である。外部操作部4は例えば3個のス
イツチ9,10,11と、これらを開閉操作する
押ボタン(図示せず)から成る。
FIG. 1 is a circuit block diagram of an electronic alarm clock according to the present invention, in which 1 is an electronic circuit section, 2 is a display section using liquid crystal, light emitting diode, etc., 3 is a sounding section, and 4 is an external operation section. In the electronic circuit section 1, 5 is a clock circuit section, which is a known circuit consisting of a crystal oscillation circuit, a frequency dividing circuit, a counting circuit, a display drive circuit, an alarm time storage circuit, an alarm time detection circuit, etc. is omitted here.
Reference numeral 6 denotes an operation circuit which inputs a switch signal generated by the external operation section 4 and outputs an external operation signal to a predetermined circuit. 7 is an alarm prohibition circuit, and 8 is a sound generation section drive circuit. The external operation section 4 includes, for example, three switches 9, 10, 11 and push buttons (not shown) for opening and closing these switches.

第2図は第1図の一部を詳細に示した回路図で
ある。21は操作回路6に含まれるNANDゲート
であり、22はアラーム禁止回路7に含まれるT
型フリツプフロツプであり、23は発音部駆動回
路8に含まれるANDゲートであり、24は同じ
く発音部駆動回路8に含まれるトランジスタであ
る。NANDゲート21はスイツチ11の発生する
スイツチ信号を一方の入力とし、操作回路6の所
定の信号出力につながる信号線31を他方の入力
とする。NANDゲート21の出力はT型フリツプ
フロツプ22のT入力(T)につながれている。
T型フリツプフロツプ22のセツト入力(S)は
信号線32により操作回路4の所定の信号出力に
つながれている。ANDゲート23は3個の入力
端子を有し、第1の入力はT型フリツプフロツプ
22の出力(Q)を入力し、第2の入力は信号線
33により時計回路5から発音周波数信号を入力
し、第3の入力は信号線34によつて時計回路5
から発音命令信号を入力する。ANDゲート23
の出力はトランジスタ24のベースにつながれ
る。トランジスタ24のエミツタはアースにつな
がれ、コレクタは発音部3を介して正の電源電位
(+V)につながれている。
FIG. 2 is a circuit diagram showing a part of FIG. 1 in detail. 21 is a NAND gate included in the operation circuit 6; 22 is a T gate included in the alarm prohibition circuit 7;
23 is an AND gate included in the sound generation section drive circuit 8, and 24 is a transistor also included in the sound generation section drive circuit 8. The NAND gate 21 receives a switch signal generated by the switch 11 as one input, and receives a signal line 31 connected to a predetermined signal output of the operating circuit 6 as the other input. The output of NAND gate 21 is connected to the T input (T) of T-type flip-flop 22.
The set input (S) of the T-type flip-flop 22 is connected to a predetermined signal output of the operating circuit 4 by a signal line 32. The AND gate 23 has three input terminals, the first input receives the output (Q) of the T-type flip-flop 22, and the second input receives the sound frequency signal from the clock circuit 5 via the signal line 33. , the third input is connected to the clock circuit 5 by a signal line 34.
Input the pronunciation command signal from. AND gate 23
The output of is connected to the base of transistor 24. The emitter of the transistor 24 is connected to ground, and the collector is connected to a positive power supply potential (+V) via the sound generating section 3.

次に第2図の回路の動作を説明する。信号線3
1にはスイツチ9あるいは10の操作に応じて発
生した信号が送られてくる。信号線31がHIGH
の時NANDゲート21は開かれ、この時スイツチ
11の開閉操作に応じて、NANDゲート21から
T型フリツプフロツプ22のT入力にトリガー信
号が送られ、このトリガー信号に応じて、T型フ
リツプフロツプの出力QはHIGH、LOWを交互に
繰り返す。T型フリツプフロツプ22のQ出力が
HIGHの時はアラーム禁止解除状態であつて、信
号線34がアラーム時刻検出と同時にHIGHにな
ると、信号線33から送られてくる発音周波数信
号がANDゲート23を通過し、この信号によつ
てトランジスタ24が周期的にON,OFFされ、
発音部3が発音する。T型フリツプフロツプ22
の出力QがLOWの時はアラーム禁止状態であつ
て、ANDゲート23は閉じられるから、信号線
34がHIGHになつてもANDゲート23の出力は
LOWのままであるから発音部3は発音しない。
この様に、任意にスイツチ11を操作することに
より、アラーム禁止、アラーム禁止解除の2つの
状態の一方を選択することができる。スイツチ9
あるいは10を操作してアラーム時刻を設定する
と、信号線32にパルスが送られてきて、T型フ
リツプフロツプ22の出力QはHIGHにセツトさ
れる。この動作はそれ以前にT型フリツプフロツ
プの出力QがHIGHであつたかLOWであつたかに
は無関係である。従つて、アラーム時刻を新たに
設定すると、その操作に応じて自動的にアラーム
禁止解除状態にセツトされる。
Next, the operation of the circuit shown in FIG. 2 will be explained. Signal line 3
1 receives a signal generated in response to the operation of switch 9 or 10. Signal line 31 is HIGH
At this time, the NAND gate 21 is opened, and in response to the opening/closing operation of the switch 11, a trigger signal is sent from the NAND gate 21 to the T input of the T-type flip-flop 22, and in response to this trigger signal, the output of the T-type flip-flop is Q repeats HIGH and LOW alternately. The Q output of T-type flip-flop 22 is
When the signal line 34 is HIGH, the alarm prohibition is canceled. When the signal line 34 becomes HIGH at the same time as the alarm time is detected, the sound frequency signal sent from the signal line 33 passes through the AND gate 23, and this signal causes the transistor to be activated. 24 is turned on and off periodically,
The sound generating unit 3 generates sound. T-type flip-flop 22
When the output Q of is LOW, the alarm is prohibited and the AND gate 23 is closed, so even if the signal line 34 becomes HIGH, the output of the AND gate 23 is
Since the signal remains at LOW, the sound generating section 3 does not produce sound.
In this manner, by arbitrarily operating the switch 11, one of the two states of alarm prohibition and alarm prohibition cancellation can be selected. switch 9
Alternatively, when the alarm time is set by operating 10, a pulse is sent to the signal line 32, and the output Q of the T-type flip-flop 22 is set to HIGH. This operation is independent of whether the output Q of the T flip-flop was previously HIGH or LOW. Therefore, when a new alarm time is set, the alarm prohibition release state is automatically set in accordance with the operation.

以上に説明したように、本考案によれば、アラ
ーム禁止機構を備えた電子式アラーム時計におい
て、アラーム時刻を設定すると自動的にアラーム
禁止状態にセツトされるので、アラームの発音を
意図してアラーム時刻を設定した時、アラーム禁
止状態にあるか解除状態にあるかを確認する必要
がない。また本発明は従来のアラーム禁止機構を
何ら損なうものではない。このように、本考案は
電子式アラーム時計の使用法を改良したものであ
り、本考案によつて、電子式アラーム時計はより
便利なものとなる。
As explained above, according to the present invention, in an electronic alarm clock equipped with an alarm prohibition mechanism, when the alarm time is set, the alarm prohibition state is automatically set. When setting the time, there is no need to check whether the alarm is disabled or disabled. Further, the present invention does not impair the conventional alarm inhibiting mechanism in any way. Thus, the present invention improves the usage of electronic alarm clocks, and the present invention makes electronic alarm clocks more convenient.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の実施例である電子式アラーム
時計の回路ブロツク図であり、第2図は第1図の
一部を詳細に示す回路図である。 1……電子回路部、2……表示部、3……発音
部、4……外部操作部、7……アラーム禁止回
路、22……T型フリツプフロツプである。
FIG. 1 is a circuit block diagram of an electronic alarm clock according to an embodiment of the present invention, and FIG. 2 is a circuit diagram showing a part of FIG. 1 in detail. 1...Electronic circuit section, 2...Display section, 3...Sound generation section, 4...External operation section, 7...Alarm prohibition circuit, 22...T-type flip-flop.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 電子回路部と、前記電子回路部に接続される表
示部と、発音部と、アラーム時刻設定時に前記電
子回路部に設定信号を出力する外部操作部とから
成る電子式アラーム時計において、前記電子回路
部は前記発音部の発音の禁止または禁止解除を行
うアラーム禁止回路を含み、前記アラーム禁止回
路は、前記外部操作部から出力される前記設定信
号を入力して出力をセツトするフリツプフロツプ
と、前記フリツプフロツプがセツトされた際の出
力により前記発音部の発音の禁止を解除する手段
とを有することを特徴とする電子式アラーム時
計。
An electronic alarm clock comprising an electronic circuit section, a display section connected to the electronic circuit section, a sounding section, and an external operation section that outputs a setting signal to the electronic circuit section when setting an alarm time. The unit includes an alarm prohibition circuit for inhibiting or canceling the prohibition of sound generation by the sound generation unit, and the alarm prohibition circuit includes a flip-flop that inputs the setting signal output from the external operation unit to set the output, and a flip-flop that sets the output by inputting the setting signal output from the external operation unit. 1. An electronic alarm clock comprising means for canceling the prohibition of sounding by the sounding section by an output when the sounding section is set.
JP3750977U 1977-03-28 1977-03-28 Expired JPS6110225Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3750977U JPS6110225Y2 (en) 1977-03-28 1977-03-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3750977U JPS6110225Y2 (en) 1977-03-28 1977-03-28

Publications (2)

Publication Number Publication Date
JPS53132371U JPS53132371U (en) 1978-10-20
JPS6110225Y2 true JPS6110225Y2 (en) 1986-04-02

Family

ID=28900696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3750977U Expired JPS6110225Y2 (en) 1977-03-28 1977-03-28

Country Status (1)

Country Link
JP (1) JPS6110225Y2 (en)

Also Published As

Publication number Publication date
JPS53132371U (en) 1978-10-20

Similar Documents

Publication Publication Date Title
US4573804A (en) Scent-awake electronic clock
US4060973A (en) Automatic variable-sound alarm clock
JPS6110225Y2 (en)
JPS62475B2 (en)
JPS6033081A (en) Alarm timepiece
JPS61205891A (en) Alarm timepiece
JPS6110226Y2 (en)
JPS6120828B2 (en)
JPS5921569Y2 (en) calling circuit device
JPS59180385A (en) 24-hour alarm clock
JPH0128354B2 (en)
JPS6217750Y2 (en)
JPS5824237Y2 (en) Electronic clock with alarm
JPH0355116Y2 (en)
JPS6247109Y2 (en)
JPS6210718Y2 (en)
JPS6244389Y2 (en)
JPS6210714Y2 (en)
JPS5813352Y2 (en) Clock with sound response switch
JPH0333190Y2 (en)
JPS6110220Y2 (en)
JPS626554Y2 (en)
JPS5815753B2 (en) Digital alarm density key
RU2029333C1 (en) Electron watches with speech annunciation
JPS58868Y2 (en) Electronic clock with alarm function