JPS61101063A - リードフレームおよびそれを用いた半導体装置の製造方法 - Google Patents

リードフレームおよびそれを用いた半導体装置の製造方法

Info

Publication number
JPS61101063A
JPS61101063A JP59222185A JP22218584A JPS61101063A JP S61101063 A JPS61101063 A JP S61101063A JP 59222185 A JP59222185 A JP 59222185A JP 22218584 A JP22218584 A JP 22218584A JP S61101063 A JPS61101063 A JP S61101063A
Authority
JP
Japan
Prior art keywords
lead frame
lead
leads
chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59222185A
Other languages
English (en)
Other versions
JPH065701B2 (ja
Inventor
Masaru Yoshida
勝 吉田
Teiichi Kusuzaki
楠崎 禎一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP59222185A priority Critical patent/JPH065701B2/ja
Publication of JPS61101063A publication Critical patent/JPS61101063A/ja
Publication of JPH065701B2 publication Critical patent/JPH065701B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49534Multi-layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置およびその半導体装置の製造におい
て用いられるリードフレームに関する。
〔背景技術〕
レジンパッケージ型等の半導体装置は、その製造におい
てリードフレームと呼称されている部材が用いられてい
る。このリードフレームは、たとえば、株式会社プレス
ジャーナル発行1月刊Se−m1c、onductor
  Wor!dJ 198・ ・4年5月岨昭和59年
7月15日発行、P111〜P115に記載されている
ように、銅や鉄−ニソケル系合金等の薄い金属板をエノ
ヂングあるいはプレスの打ち抜きによって形成され、チ
ップを取付番」るタブおよびワイヤを接続するり−・ド
等のり−Fフレームバクーンを構成するパターンメンバ
ーを有している。また、チップやワイヤを取(=Jける
前記タブやリードのポンディング部分は、接続の信軌性
向上等を図るために、金、銀等がメッキされている。
ところで、前記リードフレームは金属の持つ導電性、優
れた加工性を利用して形成されているが、その半面、金
属であることによる不便さも派生せざるを得ない。たと
えば、そのうちの−例を挙げれば、特性選別等の作業の
能率化向上が図り難い。    ゛すなわち、リードフ
レームは導電性の金属板から製造されているため、リー
ドフレームに形成された各半導体装置は、相互に電気的
に導通状態となっていることから、リードフレームから
分離しなければ、それぞれの半導体装置の電気的な特性
検査が行えない。したがって、特性検査およびごれに付
随する選別作業、マーキング作業等を車品化された半導
体装置に対して行う方法は、半導体装置の製造工数の軽
減化による製造コスト低酸化を妨げる原因の一つとなっ
ている。
〔発明の目的〕
本発明の目的は半導体装置の製造工数の低減化が可能な
リードフレームを提供することによって安価な半導体装
置を提供することにある。
本発明の他の目的は集積度の高い半導体装置を提供する
ことにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
□  〔発明の概要〕 本願において開示される発明のうち代表的なものの概要
を筒型に説明すれば、下記のとおりである。
すなわち、本発明においては、複数のパターンメンバー
で形成されるリードフレームは、絶縁体からなるプラス
チックの母材と、この母材の表面に部分的に被着された
導体層とからなっているため、−木のリードフレームに
それぞれ形成された半導体装置はリードフレームを分断
しなくとも、ジ−1フレームに取付けられた状態で特性
検査が行える。この結果、特性検査作業の能率が向上す
るばかりでなく、特性検査結果に基づく品質等のグレー
ト等を表示するマーキング作業もリードフレームの状態
で行“うことができ、半導体装置の製造工数の低減によ
る半導体装置の製造コストの軽減が達成できる。また、
ソー1°フレームはその母材がプラスチックであること
から、半導体装置はリードフし一部から容易に切断する
ことができるため、ユーザー側で節屯に分離ができる。
したがって、半導体装置はリードフレームに取付けられ
た状態で出荷することもでき、出荷に付随する作業も容
易となる等の効果も得られる。
〔実施例〕
第1図は本発明の一実施例によるレジンパソゲージ型の
トランジスタの断面図、第2図は同じく平面図、第3図
は同じく一部の断面図、第4図は本発明のトランジスタ
の製造工程を示すフローチャート、第5図は本発明のト
ランジスタの製造に用いるリードフレームの一部を示す
平面図、第6図は同じくチップボンディングおよびワイ
ヤボンディングが施されたリードフレームの状態を示す
平面図、第7図は同じくレジンモールドが施されたリー
ドフレームの状態を示す平面図、第8図は同しく特性検
査が成されマーキングが施されたリードフレームの状態
を示す平面図である。
この実施例のトランジスタは第1図および第2図に示す
ように、平行に延在する3本のリード1と、これらリー
ド1の同一端側を被うレジンからなるパッケージ2とか
らなっている。前記中央のリード1のパッケージ2内に
延在する内端は幅広のタブ3を形成し、その主面にはト
ランジスタ素子からなるチップ4が銀ペースト又はAu
−3!共晶等からなる接合材5を介して固定されている
まな、両側のり一部lのパッケージ2内に延在する内端
も幅広となってワイヤポンディング用のパン]゛6を形
成している。そして、このパッド6と前記チップ4の図
示しない電極とは導電性のワイヤ7で接続されている。
これらリード1のパッケージ2内に位置する部分が幅広
となることは、チップボンディング、ワイヤボンディン
グがし易くなるとともに、リード1がパッケージ2から
抜けないようになり、リ−Flとパッケージ2との密着
性が損ない難くなる。
一方、前記リード1はいずれもプラスチックの母+A8
とこの母材8の表面に被着形成された導体層9とからな
っている。前記母材8を形成するプラスチックは特にレ
ジンの種類は限定はされないが、チップボンディング、
ワイヤボンディング。
モールド時に加わる300〜350℃程度の温度で変形
や劣化しないもの、機械強度が高いものが選ばれる。こ
の実施例のトランジスタはパッケージ2から突出するり
一部1の外端面を除く以外の表面は導体層9によって被
われている(第1図および第2図参照)。
つぎに、第4図〜第8図を参照しながら、トランジスタ
の製造方法について説明する。
トランジスタの製造に際して、最初にリードフレーム1
0が用意される。このリードフレーム10は数100μ
m〜数mmの厚さのプラスチックフィルムを第5図に示
されるように、バターニングすることによって形成され
る。パターニングはプレスによる打ち抜きによって行わ
れる。リードフレーム10は平行に延在する枠11と、
これら一対の枠11を連結するタイバー12と、を有し
ている。また、一方の枠11の内側から3本のリード1
が前記タイバー12に平行に延在している。
これらリード1にあって、中央のり一部1はその先端(
内端)に幅広のタブ3を有し、両側のり−ド1はその先
端(内端)に幅広のパッド6を有している。また、各リ
ード1問およびリード1とタイバー12とはダム13に
よって連結されている。
さらに前記枠11にはガイド孔14が設けられている。
このガイド孔14はリードフレーム10の組立時の自動
搬送時のガイドあるいは位置決め用のガイドとして用い
られる。   1 つぎに、このリードフレーム10は母材8の必要な表面
部分に導体層9がメッキされる。すなわち、メッキが必
要な部分は、チップボンディング。
ワイヤボンディングが行われる領域ならびにパッケージ
2から突出しかつ実装時に半田が付けられる領域である
。メッキはディップ式で数千人〜数/1mの厚さで付け
られる。導体層9は、特に限定はされないが、たとえば
、下層がニッケル(Ni)で上層が銅(C,u)等とな
っている。なお、第5図〜第8図において、メッキ力、
(施された領域は点々を施して示しである。
つぎに、このようなリードフレーム10は、第6図で示
されるように、タブ3上に千ツブ4がポンディングされ
るとともに、このチップ4の図示しない電極と両側のり
一部1の内端とはワイヤ7で接続される。
その後、このリードフレーム10は、レジンモールドが
施され、第7図で示されるように、リード1の先端部分
は絶縁性のレジンからなるパッケージ2で被われる。
つぎに、このリードフレーム10は、第8図で示される
ように、各リード1問およびリードlとタイバー12と
を連結するダム13が切断除去される。この状態では、
各リード1はパンケージ2および導体層9が設けられて
いない枠11によって物理的に連結されているが、前記
パッケージ2は絶縁体であることと、リード1.を連結
するダム13はその表面に導体層9を有していないこと
から、各リード1は電気的に相互に独立している。
したがって、この状態では、モールドされて形成された
各トランジスタ15はリードフレーム10軒連結されて
いる状態でも霊気的な特性検査が可能となる。そこ、で
、この状態で特性検査が実行される また、前記特性検
査結果に基づくグレード(等級)表示がリードフレーム
の状態で行われる。
※の4結果、パンケージ2の主面にマーク16が印刷さ
れる。実施例では、2A、2Bなる文字でグレードが表
示される。
このようなトランジスタ15は、リードフレーム10に
取付けられた状態で出荷されても、リーF1の主構成材
質がプラスチックであることから、簡単な機構の切断機
や挟み等でリード1か枠11から切断分離できるため、
ユーザーにあっても何等支障なく使用できる。
一方、トランジスタ15を単体の製品として出荷する場
合は、リード1を枠11の近傍で切断すれば、第1図で
示されるようなトランジスタ15を製造することができ
るので、トランジスタ15を牟品として出荷することが
できる。
〔効果〕
(1)本発明のトランジスタ15は、封止材質であるパ
ッケージ2およびリード1の主構成材質が共にプラスチ
ックであることから、両者間に熱応力が発生し難くなり
、リード1とパッケージ2との間の密着状態も常に良好
に維持でき、高い耐湿性を維持できるという効果が得ら
れる。
(2)上記(,1)から、本発明のトランジスタ15は
リード1とパッケージ2の熱応力の発生が少ないことか
ら、熱応力によるワイヤ7の破断等が生じることもなく
、信頼性が向上するという効果が得られる。
(3)本発明のトランジスタ15は、リード1の主構成
材質が金属に比較して安価なプラスチックで形成されて
いることと、リード1の表面の導体層9は製造コストが
安いメッキ法によって形成されていることから、その製
造コストが安価となるという効果が得られる。
(4)本発明のリードフレーム10は主構成材質がプラ
スチックであることから、その製造コストが安くなると
ともに、金属のような市場変動による材料コストの変動
が少ないことから、製造コストが安定するという効果が
得られる。
(5)本発明のリードフレーム10は、パターンメンバ
ーの一つであるダム13を切断除去すれば、各リード1
は相互に電気的に絶縁されるため、このリードフレーム
10に製造された複数のトランジスタ15はリードフレ
ーム10に支持された状態で電気的な特性検査が行える
という効果が得られる。
(6)上記(5)から、本発明によれば、特性検査に基
づくマーキング作業もリードフレーム10の状態で行え
るため、トランジスタの製造工数の低減化が達成できる
という効果が得られる。
(7)上記(5)および(6)から、本発明によれば、
トランジスタ1゛5の出荷はリードフレーム10に各ト
ランジスタ15が支持された状態で行っても、リード1
の主構成材質がプラスチックであることから、簡□単な
機構の切断機等でリードlを枠11から切断分離できる
ため、ユーザーにあっても何等支障なくトランジスタ1
5を使用できるという効果が得られる。
(8)上記(5)〜(7)から本発明のリードフレーム
10を用いてトランジスタ15を製造する場合、各工程
および工程内で常にワークはリードフレーム10の状態
で取り扱われるため、取り扱い性能が向上し製造工数の
低減が達成できるという効果が得られる。
(9)本発明のリードフレーム10は、プラスチンりの
母材8とこの母材8の表面に部分的に設けられた導体層
9によって形成されていることから、その重量は軽い。
したがって、リードフレーム10の輸送が容易でありか
つ輸送効率も高くできる。このため、リードフレーム1
0の輸送コストの軽減も達成できるという効果が得られ
る。
(10)本発明のリードフレーム10は、常時はプラス
チックの母材8のまま保管し?置き、使用時に母材8の
表面に導体層9をメッキするようにすれば、保管時の母
材8の酸化等の劣化が起きないため、従来の表面が酸化
したりするような金属のリードフレームに比較して勝る
という効果が得られる。
(11)上記+11〜(10)により、本発明によれば
、低廉なリードフレーム10を用いて少ない工数でトラ
ンジスタが製造できることから、安価なトランジスタを
提供することができるという相乗効果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない、たとえば、リードフレー
ム1oは母材8の所定部分にメッキを行った後にパター
ニングすれば、母材8の表裏の導体層9は、第9図およ
び第11図に示されるように、相互に電気的に独立状態
となる。そこで、リードフレーム10の主面側および裏
面側にそれぞれチップ4を固定するとともに、このチッ
プ4の電極とこれに対応するリード1の内端とをワイヤ
7で接続し、リードフレーム10の表裏にそれぞれ独立
した半導体装置を製造するようにすれば、より高集積度
化が可能となる。この場合、製品となった半導体装置の
実装時、リード1を配線基板の挿入孔に挿入した場合、
配線基板の孔を形成する導体層部分がリード1の表裏の
導体層9を導通状態としてしまうことになることがら、
導通状態となっては困る部分では、リード1の表裏面の
いずれか一方のみにワイヤ7を接続するようにすればよ
い。なお、リード1の表裏の半導体装置の特定のり一部
1が電気的に導通状態となる必要がある場合には、第1
0図に示されるように、リード1の表裏面の両方にワイ
ヤ7を接続して置けば、実装によって導通状態となる。
第10図において、リード1の外端にハツチングが施さ
れたり一部lはリード1の裏面にワイヤ7が接続された
ものを示す。さらに、この場合、リードフレーム10を
標準化した場合、リード1の総てにワイヤ7が接続され
るとは限らない。すなわち、必要なり一部1のみにワイ
ヤボンディングを施せばよい。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるトランジスタの製造
技術に適用した場合について説明したが、それに限定さ
れるものではなく、たとえば、IC等の半導体装置の製
造技術に適用できる。
本発明は少なくとも電子部品等の製造技術に適用できる
【図面の簡単な説明】
第1図は本発明の一実施例によるレジンパッケージ型の
トランジスタの断面図、 第2図は同じく平面図、 第3図は同じく一部の断面図、 第4図は本発明のトランジスタの製造工程を示すフロー
チャート、 第5図は本発明のトランジスタの製造に用いるリードフ
レームの一部を示す平面図、 第6図は同じくチップポンディングおよびワイヤボンデ
ィングが施されたリードフレームの状態を示す平面図、 第7図は同じくレジンモールドが施されたリードフレー
ムの状態を示す平面図、 第8図は同じく特性検査が成されマーキングが施された
リードフレームの状態を示す平面図、第9図は本発明の
他の実施例による半導体装置の断面図、 第10図は同じく概念的な半導体装置の平面図、第11
図は同じくリード1の断面図である。 1・・・リード、2・・・パッケージ、3・・・タブ、
4・・・チップ、5・・・接合材、6・・・パッド、7
・・・ワイヤ、8・・・母材、9・・1導体層、10・
・・リードフレーム、11・・・枠、12・・・タイバ
ー、13・・・ダム、14・・・ガイド孔、15・・・
トランジスタ、第  11 図 327一

Claims (1)

  1. 【特許請求の範囲】 1、チップを取付けたチップ支持部と、このチップ支持
    部の周辺に内端を延在させるリードとを有する半導体装
    置であって、前記チップ支持部およびリードは絶縁性プ
    ラスチックからなる母材と、この母材の表面に少なくと
    も部分的に被着形成された導体層とからなっていること
    を特徴とする半導体装置。 2、前記母材の表裏面の導体層は相互に電気的に独立し
    ているとともに、母材の表裏面にはそれぞれチップが固
    定され、チップの電極とこれに対応するリードとはワイ
    ヤで接続されていることを特徴とする特許請求の範囲第
    1項記載の半導体装置。 3、前記半導体装置は、表裏のどちらか一方にのみワイ
    ヤが接続されているリードを有することを特徴とする特
    許請求の範囲第2項記載の半導体装置。 4、チップを取付けるチップ支持部と、このチップ支持
    部の周辺に内端を延在させるリードと、を有しかつ各構
    成部分は切断によってパターニングされていることを特
    徴とするリードフレームであって、前記リードフレーム
    は絶縁性プラスチックからなる母材と、この母材の表面
    に少なくとも部分的に被着形成された導体層とからなっ
    ていることを特徴とするリードフレーム。 5、前記母材の表裏面には導体層が設けられ、かつ表裏
    面の導体層は相互に電気的に独立していることを特徴と
    する特許請求の範囲第4項記載のリードフレーム。
JP59222185A 1984-10-24 1984-10-24 リードフレームおよびそれを用いた半導体装置の製造方法 Expired - Lifetime JPH065701B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59222185A JPH065701B2 (ja) 1984-10-24 1984-10-24 リードフレームおよびそれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59222185A JPH065701B2 (ja) 1984-10-24 1984-10-24 リードフレームおよびそれを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61101063A true JPS61101063A (ja) 1986-05-19
JPH065701B2 JPH065701B2 (ja) 1994-01-19

Family

ID=16778487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59222185A Expired - Lifetime JPH065701B2 (ja) 1984-10-24 1984-10-24 リードフレームおよびそれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH065701B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947236A (en) * 1987-12-02 1990-08-07 Kabushiki Kaisha Toshiba Semiconductor device
US20150194264A1 (en) * 2012-07-17 2015-07-09 Epcos Ag Electrical Component Comprising a Connection Element Having a Plastic Body
CN114999981A (zh) * 2022-08-02 2022-09-02 四川晁禾微电子有限公司 塑封三极管自动输送加工设备

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947236A (en) * 1987-12-02 1990-08-07 Kabushiki Kaisha Toshiba Semiconductor device
US20150194264A1 (en) * 2012-07-17 2015-07-09 Epcos Ag Electrical Component Comprising a Connection Element Having a Plastic Body
US9865394B2 (en) * 2012-07-17 2018-01-09 Epcos Ag Electrical component comprising a connection element having a plastic body
CN114999981A (zh) * 2022-08-02 2022-09-02 四川晁禾微电子有限公司 塑封三极管自动输送加工设备
CN114999981B (zh) * 2022-08-02 2022-10-25 四川晁禾微电子有限公司 塑封三极管自动输送加工设备

Also Published As

Publication number Publication date
JPH065701B2 (ja) 1994-01-19

Similar Documents

Publication Publication Date Title
KR960002495B1 (ko) 개량된 리드를 갖는 반도체장치
US7932587B2 (en) Singulated semiconductor package
US3774275A (en) Method of mounting a piezoelectric device
JPH06236946A (ja) ヒートスプレッダ及びリードとプラスチックパッケージとの間の強化接着を有する半導体デバイス
JPH0355859A (ja) 半導体ダイボンディング方法
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
KR880001053A (ko) 집적 회로용 팔라듐 도금 리이드 프레임 및 그 제조 방법
US6759597B1 (en) Wire bonding to dual metal covered pad surfaces
EP0978871A2 (en) A low power packaging design
KR950024315A (ko) 반도체용 리드 프레임 및 그 제조방법
US10551432B2 (en) Method of manufacturing semiconductor device
JP3018050B2 (ja) 半導体装置およびその製造方法
JPH09307050A (ja) リードフレームとこれを用いた半導体装置
JPS61101063A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
EP0538019A2 (en) Lead frame for a semiconductor device
EP0384586A2 (en) High reliability plastic package for integrated circuits
US20190229044A1 (en) Lead frame with plated lead tips
JPH0382148A (ja) 半導体装置
JPH0740576B2 (ja) フィルムキャリヤ半導体装置の電気試験方法
US6404216B1 (en) Test contact
JPH0258361A (ja) リード付電子部品搭載用基板
JPH0878554A (ja) Bga型半導体装置
JPS6244545Y2 (ja)
JPH07201928A (ja) フィルムキャリア及び半導体装置
JP2996090B2 (ja) 半導体装置