JPS61101001A - Resistance construction of hybrid ic - Google Patents

Resistance construction of hybrid ic

Info

Publication number
JPS61101001A
JPS61101001A JP59223359A JP22335984A JPS61101001A JP S61101001 A JPS61101001 A JP S61101001A JP 59223359 A JP59223359 A JP 59223359A JP 22335984 A JP22335984 A JP 22335984A JP S61101001 A JPS61101001 A JP S61101001A
Authority
JP
Japan
Prior art keywords
land
resistance value
resistive film
lead terminal
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59223359A
Other languages
Japanese (ja)
Inventor
谷沢 秀徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59223359A priority Critical patent/JPS61101001A/en
Publication of JPS61101001A publication Critical patent/JPS61101001A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、混成集積回路の膜抵抗の構造の改良に関する
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to improvements in the structure of membrane resistors in hybrid integrated circuits.

混成集積回路の抵抗は、基板の表面に抵抗膜を形成後、
所望の抵抗値になる如く、レーザー光を照射しトリミン
グするのが一般である。
The resistance of a hybrid integrated circuit is created by forming a resistive film on the surface of the substrate.
Generally, trimming is performed by irradiating a laser beam to obtain a desired resistance value.

このトリミングにあたり、抵抗測定用のプローブの接触
抵抗の変動に起因する測定値誤差を考慮する必要がある
In this trimming, it is necessary to take into account measurement error caused by variation in contact resistance of the resistance measurement probe.

〔従来の技術〕[Conventional technology]

第3図は従来の混成集積回路の要部斜視図である。 FIG. 3 is a perspective view of essential parts of a conventional hybrid integrated circuit.

第3図において基板(例えばアルミナ基板)lの表面の
所望の位置に、例えば酸化ルテニウム系の厚膜が矩形状
に印刷されて、抵抗膜2が形成されている。
In FIG. 3, a resistive film 2 is formed by printing a thick film of, for example, ruthenium oxide in a rectangular shape at a desired position on the surface of a substrate (eg, an alumina substrate) l.

抵抗膜2の両側の側縁は、例えばへg−Pd系の導体パ
ターン4A、 4Bがそれぞれ連結形成され、それぞれ
の導体パターン4A、 4Bは、基板1の側縁部に延伸
している。そして、導体パターン4Aの端部には、リー
ド端子7を半田付けする角形のランド5が形成され、導
体パターン4Bの端部には、他のリード端子7を半田付
けする角形のランド6が、ランド5に並列して形成され
ている。
On both side edges of the resistive film 2, conductive patterns 4A and 4B of, for example, a heg-Pd system are connected and formed, respectively, and the respective conductive patterns 4A and 4B extend to the side edges of the substrate 1. A square land 5 to which a lead terminal 7 is soldered is formed at the end of the conductor pattern 4A, and a square land 6 to which another lead terminal 7 is soldered is formed at the end of the conductor pattern 4B. It is formed in parallel to the land 5.

それぞれのリード端子7の先端は、基板lを挟着する如
くに、2本の平行の固着片部7aと1本の固着片部7b
とに分岐されており、それぞれのランド5.6の上面に
固着片部7bを、基板1の裏面に固−片部7aを、それ
ぞれ当接して挟み、半田付けすることにより、リード端
子7を基板1に接着す、るように構成されている。
The tip of each lead terminal 7 has two parallel fixed pieces 7a and one fixed piece 7b so as to sandwich the board l.
The lead terminal 7 is branched into two parts by abutting and sandwiching the fixing piece 7b on the top surface of each land 5.6 and the fixing piece 7a on the back side of the board 1, and soldering them. It is configured to be adhered to the substrate 1.

なお、抵抗膜2は、所望の抵抗値よりも、予め   ′
小さく形成し、リード端子7をそれぞれのランド5.6
に接続する前に、抵抗膜2にレーザー光を照射して、ト
リミングスリット3を形成して、所望の抵抗値に調整し
ている。     。
Note that the resistive film 2 has a resistance value that is lower than the desired resistance value in advance.
The lead terminal 7 is formed small and the lead terminal 7 is connected to each land 5.6.
Before connecting to the resistive film 2, the resistive film 2 is irradiated with a laser beam to form a trimming slit 3 and adjusted to a desired resistance value. .

この際、測定器に接続されたプローブ8のそれぞれの先
端をランド5,6に、押圧して接触セしめ、抵抗値(抵
楓膜2の抵抗値、及び導体パタン4A、 4B、ラント
5,6の抵抗値)を測定しなからトリミングする。
At this time, the tips of the probes 8 connected to the measuring device are pressed against the lands 5 and 6 to establish contact, and the resistance values (resistance value of the resistive film 2, conductor patterns 4A, 4B, runt 5, 6 resistance value) before trimming.

なお、抵抗膜2の所望の抵抗値とは、リード端子7−ラ
ンド5−導体パターン4八−抵抗膜2−導体パターン4
B−ランド6−リード端子7が直列接続された状態での
全抵抗値が、所定の設計値になるような抵抗値をいう。
Note that the desired resistance value of the resistive film 2 is: lead terminal 7 - land 5 - conductor pattern 48 - resistive film 2 - conductor pattern 4
A resistance value such that the total resistance value when B, land 6, and lead terminal 7 are connected in series is a predetermined design value.

このプローブ8をランドに当接した場合、接触抵抗とプ
ローブの押圧力との間には、第4図に示す曲線Cのよう
な関係がある。
When the probe 8 is brought into contact with a land, there is a relationship between the contact resistance and the pressing force of the probe as shown by a curve C shown in FIG.

□  第4図は縦軸に接触抵抗を、横軸にプローブ押圧
力をとっている。曲線Cは下方に凸の曲線である。′し
たがって、プローブ押圧力が大きくなると、接触抵抗は
減少する。そして、ある押圧力以上になると、再び接触
抵抗が増加することを示している。
□ In Figure 4, the vertical axis shows contact resistance and the horizontal axis shows probe pressing force. Curve C is a downwardly convex curve. 'Therefore, as the probe pressing force increases, the contact resistance decreases. It is shown that when the pressing force exceeds a certain level, the contact resistance increases again.

よって、計測器の表示値より、この接触抵抗値を減じた
値が、所望の抵抗値になるように抵抗膜2をトリミング
している。
Therefore, the resistive film 2 is trimmed so that the value obtained by subtracting this contact resistance value from the value displayed on the measuring device becomes the desired resistance value.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかしながらトリミング時に、常に一定の押圧・力で、
プローブをランドに接触せしめることは非常に困難であ
る。
However, when trimming, always use constant pressure and force.
It is very difficult to bring the probe into contact with the land.

したがって、上記従来の混成集積回路の抵抗構造は、抵
抗膜の抵抗値が比較的に小さい場合に、トリミング時の
接触抵抗値の不安定性が大きく影響して、所望の抵抗値
を得ることが難しく、精度が低下するという問題点があ
る。
Therefore, in the resistance structure of the conventional hybrid integrated circuit described above, when the resistance value of the resistive film is relatively small, the instability of the contact resistance value during trimming has a large effect, making it difficult to obtain the desired resistance value. , there is a problem that accuracy decreases.

〔問題点を解決するための手段〕[Means for solving problems]

上記従来の問題点は、リード端子を半田付けするランド
は、それぞれ抵抗膜の端部に連結されてなり、該ランド
のそれぞれの中央部に、該リード端子の固着片部に平行
するスリットが設けられ、該スリットにより分割された
2つのランド部分が、並列に該リード端子に接続するよ
う構成されてなる、本発明の混成集積回路の抵抗構造に
よって解決される。
The above conventional problem is that the lands to which the lead terminals are soldered are connected to the ends of the resistive film, and each land has a slit in its center that is parallel to the fixed piece of the lead terminal. This problem is solved by the resistance structure of the hybrid integrated circuit of the present invention, in which two land portions divided by the slit are connected in parallel to the lead terminal.

〔作用〕[Effect]

上記本発明の手段によれば、それぞれのランドはスリッ
トにより分割され、分離されたランド部分の抵抗が並列
接続になっている。したかつ千、分割された一方のラン
ド部分にプローブを当接して抵抗値を計測しながら、抵
抗膜をトリミングすることにより、プローブ押圧力の不
安定に基づく接触抵抗の変動の影響をほぼ半減せしめて
計測することが可能となる。
According to the above means of the present invention, each land is divided by a slit, and the resistors of the separated land portions are connected in parallel. By touching the probe to one of the divided land portions and measuring the resistance value, and trimming the resistive film, the influence of fluctuations in contact resistance due to instability of the probe pressing force can be reduced by almost half. It becomes possible to measure the

即ち、混成集積回路の抵抗の抵抗値の精度力(向上する
That is, the accuracy of the resistance value of the resistor of the hybrid integrated circuit is improved.

〔実施例〕〔Example〕

以下図示実施例により、本発明の要旨を具体的に説明す
る。なお、企図を通じて同一符号は同一対象物を示す。
The gist of the present invention will be specifically explained below with reference to illustrated examples. Note that the same reference numerals refer to the same objects throughout the plan.

第1図は本発明の1実施例の要部斜視図であり、第2図
は要部平面図である。
FIG. 1 is a perspective view of a main part of an embodiment of the present invention, and FIG. 2 is a plan view of a main part.

第1図において、リード端子7を半田付けするランド1
5.16の、それぞれの中央部には、リード端子7の固
着片部7a、 7bに平行するスリット10により、ラ
ンド15a’ 、 15b 、及びランド16a 、1
6b部分に分割されている。
In FIG. 1, land 1 to which lead terminal 7 is soldered
5.16, lands 15a', 15b and lands 16a, 1 are formed by slits 10 parallel to the fixing pieces 7a, 7b of the lead terminal 7 in the central part of each of the leads 15 and 16.
It is divided into 6b parts.

このランド15a 、 15bはともに同一のリード端
子7の固着片部7aに半田付けされ、また、ランド16
a 、 16bは他の同一のリード端子7の固着片部7
aに、半田付けされるように構成されている。
These lands 15a and 15b are both soldered to the fixed piece 7a of the same lead terminal 7, and the land 16
a and 16b are fixed piece parts 7 of other identical lead terminals 7.
It is configured to be soldered to a.

抵抗膜2をトリミングする場合には、分割された一方の
ランド部分、例えばランド15a、ランド16aに、そ
れぞれプローブ8の先端を接触せしめ、所望の抵抗値に
なるように抵抗値(抵抗膜2の抵抗値、及びランド1’
5a 、 15b 、ランド16a 、 16a 。
When trimming the resistive film 2, the tip of the probe 8 is brought into contact with one of the divided land parts, for example, land 15a and land 16a, and the resistance value (of the resistive film 2) is adjusted to the desired resistance value. Resistance value and land 1'
5a, 15b, land 16a, 16a.

導体パターン4A、 4Bの抵抗値)を計測しながらト
リミングしている。
Trimming is performed while measuring the resistance values of the conductor patterns 4A and 4B.

このトリミング時に計測器に表示される抵抗値Rは、第
2図の如くに、 R1−−−−−−抵抗膜2の抵抗値(例えは50Ω)r
O−−’−−導体パターン4A、 4Bの抵抗値r+ 
 ”’−”−〜ランド15a、ランド16aの抵抗値r
2  ’−”’−’−ランド15b、ランド16bの抵
抗値r  −−−−−−スリット10がない場合のラン
ド15、ランド16の抵抗値 r=r++rz   rは例えば50mΩ/口r+=r
g である。
The resistance value R displayed on the measuring instrument during this trimming is as shown in Figure 2,
O--'--Resistance value r+ of conductor patterns 4A and 4B
"'-"-~Resistance value r of land 15a and land 16a
2 '-"'-'-Resistance value r of land 15b and land 16b -------Resistance value r of land 15 and land 16 when there is no slit 10 = r++rz r is, for example, 50 mΩ/mouth r+=r
It is g.

したがって、プローブ8の押圧力の不安定に起因して、
ランド15a、ランF16aの抵抗値の測定誤差が±1
0%あるとしても、ランド15.16全体ではランド1
5a 、 16aの抵抗r1に対してランド15b 、
 16bの抵抗r2が並列に挿入されることによりほぼ
半減される。
Therefore, due to the instability of the pressing force of the probe 8,
The measurement error of the resistance value of land 15a and run F16a is ±1
Even if there is 0%, it is Rand 1 in the entire Rand 15.16
Land 15b for resistance r1 of 5a, 16a,
By inserting the resistor r2 of 16b in parallel, the resistance can be reduced by almost half.

よって、従来のスリットlOがない場合のランド5.6
の抵抗値の測定誤差がそのまま±10%で影響するのに
対して、本発明のスリット10があるラント15.16
の抵抗値の測定誤差は、はぼ半分の±5%で、混成集積
回路の抵抗の抵抗値の精度が向上する。
Therefore, the land 5.6 without the conventional slit lO
The measurement error of the resistance value of 15.16 with the slit 10 of the present invention affects the measurement error by ±10%.
The measurement error in the resistance value is approximately half that of ±5%, which improves the accuracy of the resistance value of the resistor in the hybrid integrated circuit.

なお、本発明の場合、及び従来構造の場合も、同様にリ
ード端子7を半田付けすることにより、リード端子7を
含めた全抵抗値は、ランド部で測定した値より減少する
。しかしこの減少量は、はぼ一定で、安定しているので
、抵抗膜2のトリミング時に補正することは容易である
Note that in the case of the present invention and in the case of the conventional structure as well, by similarly soldering the lead terminals 7, the total resistance value including the lead terminals 7 is reduced from the value measured at the land portion. However, since this amount of decrease is approximately constant and stable, it is easy to correct it when trimming the resistive film 2.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、ランドにスリットを設け
たことにより、プローブの接触抵抗の不安定の影響が減
少し、混成集積回路の抵抗の抵抗値の精度が向上すると
いう実用上で優れた効果がある。
As explained above, the present invention has excellent practical advantages in that by providing a slit in the land, the influence of unstable contact resistance of the probe is reduced, and the accuracy of the resistance value of the resistor of a hybrid integrated circuit is improved. effective.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の1実施例の要部斜視図、第2図は要部
平面図、 第3図は従来の混成集積回路の要部斜視図、第4図は接
触抵抗とプローブの押圧力との関係を示す図である。 図において、 ■は基板、       2は抵抗膜、3はトリミング
スリット、 4A、 4Bは導体パターン、 5、 6.15.16はランド、 7はリード端子、 ?a、 7bは固着片部、 8はプローブ、 10はスリット、 15a 、 15b 、 16a 、 16bはランド
をそれぞれ示す。 W−1酊 番ze 1θ         10
Fig. 1 is a perspective view of the main part of an embodiment of the present invention, Fig. 2 is a plan view of the main part, Fig. 3 is a perspective view of the main part of a conventional hybrid integrated circuit, and Fig. 4 shows contact resistance and probe push. It is a figure showing the relationship with pressure. In the figure, ■ is the substrate, 2 is the resistive film, 3 is the trimming slit, 4A, 4B are the conductor patterns, 5, 6, 15, 16 are the lands, 7 is the lead terminal, ? a and 7b are fixed pieces, 8 is a probe, 10 is a slit, and 15a, 15b, 16a, and 16b are lands, respectively. W-1 drunken ze 1θ 10

Claims (1)

【特許請求の範囲】[Claims]  リード端子を半田付けするランドは、それぞれ抵抗膜
の端部に連結されてなり、該ランドのそれぞれの中央部
に、該リード端子の固着片部に平行するスリットが設け
られ、該スリットにより分割された2つのランド部分が
、並列に該リード端子に接続するよう構成されてなるこ
とを特徴とする混成集積回路の抵抗構造。
The lands to which the lead terminals are soldered are each connected to the ends of the resistive film, and each land is provided with a slit in its center parallel to the fixed piece of the lead terminal, and is divided by the slit. A resistor structure for a hybrid integrated circuit, characterized in that two land portions are connected in parallel to the lead terminal.
JP59223359A 1984-10-24 1984-10-24 Resistance construction of hybrid ic Pending JPS61101001A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59223359A JPS61101001A (en) 1984-10-24 1984-10-24 Resistance construction of hybrid ic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59223359A JPS61101001A (en) 1984-10-24 1984-10-24 Resistance construction of hybrid ic

Publications (1)

Publication Number Publication Date
JPS61101001A true JPS61101001A (en) 1986-05-19

Family

ID=16796914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59223359A Pending JPS61101001A (en) 1984-10-24 1984-10-24 Resistance construction of hybrid ic

Country Status (1)

Country Link
JP (1) JPS61101001A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62276801A (en) * 1986-05-26 1987-12-01 株式会社デンソー Hybrid integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62276801A (en) * 1986-05-26 1987-12-01 株式会社デンソー Hybrid integrated circuit device

Similar Documents

Publication Publication Date Title
JP3358070B2 (en) Chip resistor and method of adjusting its resistance
JPS592332B2 (en) load cell scale
US4365284A (en) Resistor module
JPS61101001A (en) Resistance construction of hybrid ic
JP2764517B2 (en) Chip resistor, and current detection circuit and current detection method using the same
JPS63140558A (en) Thick film circuit substrate
JPH0325994A (en) Hybrid integrated circuit
US4950981A (en) Apparatus for testing a circuit board
JPS5822144Y2 (en) probe card
JPH0548133Y2 (en)
JPS58119608A (en) Method of trimming thick film resistor
JPS63296260A (en) Printed substrate of hybrid integrated circuit
JPH0431534Y2 (en)
JP2584020Y2 (en) Probe unit
JP2517819Y2 (en) Capacitance measuring device for capacitors
JPS583202A (en) Function trimming method
JPS63154970A (en) Terminal for measuring resistance
US6717424B2 (en) Electrode and fixture for measuring electronic components
JP2759193B2 (en) Probe measurement method
JPS60208801A (en) Chip resistor
JPH0321478Y2 (en)
JPH0648673Y2 (en) The jumper chip
JPH0416943B2 (en)
JPH05312847A (en) Semiconductor device for electric current detection
JPH0461310B2 (en)