JPS6098636A - Controller for ink mark for wafer prober - Google Patents

Controller for ink mark for wafer prober

Info

Publication number
JPS6098636A
JPS6098636A JP20580483A JP20580483A JPS6098636A JP S6098636 A JPS6098636 A JP S6098636A JP 20580483 A JP20580483 A JP 20580483A JP 20580483 A JP20580483 A JP 20580483A JP S6098636 A JPS6098636 A JP S6098636A
Authority
JP
Japan
Prior art keywords
section
wafer
ink
coordinate
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20580483A
Other languages
Japanese (ja)
Other versions
JPH0516179B2 (en
Inventor
Tsutomu Hanno
勉 半野
Tadashi Hiruma
飛留間 忠
Masatoshi Komatani
駒谷 正俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP20580483A priority Critical patent/JPS6098636A/en
Publication of JPS6098636A publication Critical patent/JPS6098636A/en
Publication of JPH0516179B2 publication Critical patent/JPH0516179B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To prevent ink-mark operation at an unnecessary position by processing the moving-pattern information of a table, the coordinate-pattern information of a chip and a defective information signal from a wafer tester and ink-mark operating an ink marking mechanism. CONSTITUTION:In a wafer probe control section 40, coordinates are computed by a microprocessor section, and the coordinate informations are transmitted over a chip coordinate-pattern memory processing section 43 through a signal line 42 from an XYZ moving-coordinate generating section 38. Timing signals, etc. are transmitted over the chip coordinate-pattern processing section 43 through a signal line 41 from the microprocessor section. The result obtained by processing these informations and chip coordinate-pattern informations memorized to a chip coordinate information memory section 45 is transmitted over a signal line 44. An ink mark operation section 30 processes the informations transmitted over the signal line 44 by an AND operation section 31 together with acceptable or defective signal informations transmitted from a wafer tester 7, and generates the operation signals of an ink marking mechanism.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、メモIJ I Cなどの半導体ウエノ1プt
7−ブ検査工程において、検査結果としての不良情報を
ウェハのチップ上にインクマークスルウエノAプローバ
用インクマーク制御装置に関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention is applicable to semiconductor wafers such as memo IJ IC.
7-B In the inspection process, defect information as the inspection result is transferred to the ink mark control device for the Ueno A prober on the chips of the wafer.

〔発明の背景〕[Background of the invention]

一般に、メモリIc、ロジックICなどのウェハ加工工
程における完成検査作業は、ウエノ1ブローバ装置とウ
ェハテスタとを連動させた自動化装置により行なわれて
いる。この装置はウニ/’%テスタカ)ら出力されるチ
ップ不良情報をプローバ装置に送り、当該不良チップ上
にインクマークを付−りする構成になっている。
In general, completion inspection work in a wafer processing process for memory ICs, logic ICs, etc. is performed by an automated device in which a Ueno 1 blower device and a wafer tester are linked. This device is configured to send chip defect information outputted from a tester to a prober device and place an ink mark on the defective chip.

以下、力)力)る装置の従来例を第1図を参照して説明
する。テスト用ウニ/’tlは、XYZ移動テーブル2
に取付けられたウェハチャック3に吸着固定されており
、XYZ移動テーブル2により、前後、左右lζ所定の
ピッチでインデックス送りされると共fこ上下動可能と
なっており、この上下動によりテスト用ウェハlがプロ
ーブ針4に接触し、各ICチップ毎に必要な検査がなさ
れる。プローブ針4はテストへラド51こ取付けられ、
信号線6を介してウェハテスタ7に接続され、テスト電
圧、テスト波形の供給を受けると共に、チップの出力情
報をウェハテスタ7に戻す働きをする。チップの出力情
報を受けたウェハテスク7はこれを処理し、検査中のチ
ップの良、不良を判定する。良、不良情報は信号線8を
介してインクマーク操作部9のアンド操作部101こ送
出される。アンド操作部IOの出力はインクマーク駆動
アンプ11、信号線12を介してインクマーク部13に
接続されている。
Hereinafter, a conventional example of a device for applying force will be described with reference to FIG. The test sea urchin/'tl is an XYZ moving table 2
The wafer chuck 3 attached to the The wafer 1 comes into contact with the probe needle 4, and necessary inspection is performed for each IC chip. The probe needle 4 is attached to the test rod 51,
It is connected to the wafer tester 7 via the signal line 6, receives supply of test voltage and test waveform, and functions to return chip output information to the wafer tester 7. The wafer tester 7 that has received the chip output information processes it and determines whether the chip under test is good or bad. Good/bad information is sent to the AND operation section 101 of the ink mark operation section 9 via the signal line 8. The output of the AND operation section IO is connected to the ink mark section 13 via an ink mark drive amplifier 11 and a signal line 12.

XYZ移動テーブル2にはウエハプローバ制御部14が
接続されている。ウエハプローバ制御部工4は、マイク
ロプロセッサ部15、XYZテーブル移動座標発生部1
6およびXYZテーブル操作部17カ)ら構成されてお
り、マイクロプロセッサ部】5はスタート信号線18お
よびテスト終了信号flu 1.9を介してウニハチス
タフに、またマーキングイネーブル信号線20を介して
アンド操作部10#こそれぞれ接続されている。
A wafer prober control section 14 is connected to the XYZ moving table 2. The wafer prober control section 4 includes a microprocessor section 15 and an XYZ table movement coordinate generation section 1.
6 and an XYZ table operating section 17), the microprocessor section 5 controls the AND operation via the start signal line 18 and the test end signal flu 1.9, and also via the marking enable signal line 20. The sections 10# are connected to each other.

ウエハブローバ制御部14は、マイクロプロセッサ部1
5により制御され、スタート信号線18を介してスター
ト信号をウェハテスタ7に送り、またテスト終了信号線
19を介してテスト終r信号を受取り、ウェハl上の測
定検査を進行させて行く。またつj−ハブローバ制御部
14は、XYZテーブル操作部17においてXYZテー
ブル駆動のためのモーフ制御などを行なうが、ウェハ1
をどの範囲で移動させるかはXYZテーブル移動座標発
生部16の指令による。XYZテーブル移動座標発生部
1 (iは、予め与えられたウェハサイズなどのデータ
カ)らマイクロプロセッサ部15が計算した座標を記憶
し、順次、xYZテーブル操作部17にテーブル移動座
標を指示して行く。
The wafer blower control section 14 includes a microprocessor section 1
5, sends a start signal to the wafer tester 7 via a start signal line 18, receives a test end r signal via a test end signal line 19, and proceeds with the measurement/inspection on the wafer l. In addition, the J-hub rover control unit 14 performs morph control for driving the XYZ table in the XYZ table operation unit 17.
The range in which the table is to be moved depends on the command from the XYZ table movement coordinate generation section 16. It stores the coordinates calculated by the microprocessor section 15 from the XYZ table movement coordinate generation section 1 (i is data such as the wafer size given in advance), and sequentially instructs the xYZ table operation section 17 about the table movement coordinates. .

検査した不良チップの不良表示は、インクマーク操作部
9の指令ζこ基づき動作するインクマーク部】3により
、ウェハ1上のチップ表面に直接マーキングする方法で
なされる。ウエハプローバ制御部14のマイクロプロセ
ッサ部15はウェハプローバ装置なのシーケンス動作も
管理しているので、同時にマーキングイネ−ゲル信号2
0を出すことができる。この信号とウェハテスタ7 f
e)ら出される良、不良情報を乗せた信号とをアンド操
作部10て処理し、インクマーク指令を発生させる。こ
のインクマーク指令によりインクマーク駆動アンプ11
を介してインクマーク部13が動作する。
The defect indication of the inspected defective chip is made by directly marking the surface of the chip on the wafer 1 by the ink mark unit 3 which operates based on the command ζ of the ink mark operation unit 9. Since the microprocessor section 15 of the wafer prober control section 14 also manages the sequence operation of the wafer prober device, the marking ingel signal 2
You can get 0. This signal and wafer tester 7 f
e) The AND operation unit 10 processes the signal with the good/bad information sent from the ink mark command. By this ink mark command, the ink mark drive amplifier 11
The ink mark section 13 operates via the ink mark section 13.

ウェハ1は、X Y 7.テーブル移動座標発生部16
の指令によりピッチ移動し、か一つチップ毎に上下動作
(7、プローブ針4に接触して測定検査される。
Wafer 1 is X Y 7. Table movement coordinate generation unit 16
It moves in pitch according to the command, and moves up and down every chip (7).It is measured and inspected by touching the probe needle 4.

XYZデープル移動座標発生部16の指令座標はマイク
ロプロセッサ部15で計算されるが、入力情報としては
、ウェハサイズ、チップのX方向ピッチ、Y方向ピッチ
しか与えられないので、詳細な座標は計算できない。
The commanded coordinates of the XYZ double movement coordinate generation section 16 are calculated by the microprocessor section 15, but since only the wafer size, chip pitch in the X direction, and pitch in the Y direction are given as input information, detailed coordinates cannot be calculated. .

第2図はXYZテーブル移動座標発生部16の座標情報
の−・例を示すもので、X方向にピッチaで9ピツチ、
Y方向にピッチbで11ピツチの矩形範囲内をXYZ移
動テーブル2、すなわちウェハ1が移動することを示し
ている。図−こおいて、21はウェハの外郭であり、通
常円形なので、周辺部に正常なチップが加工形成できな
い場所が生じる。ウェハ1が測定検査された場合、図で
斜線を施された部分では、ウェハが無いか、あるいはチ
ップが欠けて形成されて不完全なので、ウェハテスタ7
カ)らは不良信号が出されることになる。
FIG. 2 shows an example of the coordinate information of the XYZ table movement coordinate generation unit 16, in which 9 pitches at a pitch a in the X direction,
This shows that the XYZ moving table 2, that is, the wafer 1, moves within a rectangular range of 11 pitches in the Y direction at a pitch b. In the figure, reference numeral 21 indicates the outer contour of the wafer, which is usually circular, so there are areas around the periphery where normal chips cannot be formed. When the wafer 1 is measured and inspected, in the shaded area in the figure, there is no wafer or the chip is chipped and formed incompletely, so the wafer tester 7
F) will result in a defective signal being output.

一方、マーキングイネーブル信号はマイクロプロセッサ
部15力)ら信号ね20を通じて矩形全範囲に対して送
出されるので、図の斜線部では必ずインクマーク動作が
なされることCどなる。
On the other hand, since the marking enable signal is sent from the microprocessor unit 15 through the signal line 20 to the entire rectangular area, the ink mark operation is always performed in the shaded area in the figure.

このように、従来の装置は、ウェハ面以外で常にインク
マーク動作がなされることになり、インクジェット方式
のインクマーク機構を採用した場合、ウエハヂャツク3
その他の部分に対して常にインクが射出され、付着する
欠点があった。才だ、このような不要部分へのインクの
付着を防ごうとすれば、複雑な防止機構を要し、更に通
常の抑圧方式のインクマーク機構を用いた場合でもwA
動電力が無駄になるなどの欠点を有していた。
In this way, in the conventional device, the ink mark operation is always performed on a surface other than the wafer surface, and when an inkjet type ink mark mechanism is adopted, the wafer jack 3
There was a drawback that ink was always ejected and adhered to other parts. If you want to prevent ink from adhering to such unnecessary areas, you will need a complicated prevention mechanism, and even if you use a normal suppression type ink mark mechanism, it will not work.
This has disadvantages such as waste of dynamic power.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、不必要な場所でのインクマーク動作を
防止し、簡潔な機構のインクジェット方式によるインク
マーク機構を採用でき、合理的な検査システムを実現し
得るウエノ1プローバ用インクマーク制御装置を提供す
ることにある。
SUMMARY OF THE INVENTION An object of the present invention is to prevent ink mark operation in unnecessary locations, to adopt a simple ink jet type ink mark mechanism, and to realize a rational inspection system. Our goal is to provide the following.

〔発明の概要〕[Summary of the invention]

本発明は、XYZ移動テーブルを制御するウエハブロー
バ制御部と、このウエノ1プローノ<制御部力)らの信
号とウェハテスタからの信号とからインクマーク信号を
発生するインクマーク操作部と、前記インクマーク信号
により不良チップ」二に不良表示マークを付与するイン
クマーク部とを備えたウエハプローバ用インクマーク制
御装置において、デツプ座標パターン情報を記憶しかつ
所定の処理を行なうチップ座標パターン記憶処理部を備
え、前記ウエハブローバ制御部内ζこ設りられたXYZ
テーブル移動座標発生部の移動パターン情報と、前記チ
ップ座標パターン記憶処理部のチップ座標パターン情報
と、ウェハテスタから得られる不良情報信号とを処理し
て得られる信号によりインクマーク動作させるようにし
たこ七を特徴とする。
The present invention provides a wafer blobber control section that controls an XYZ moving table, an ink mark operation section that generates an ink mark signal from a signal from the wafer blower (1 prono<control section force) and a signal from a wafer tester, and an ink mark operation section that generates an ink mark signal from a signal from a wafer tester. An ink mark control device for a wafer prober, which includes an ink mark unit that applies a defective mark to a defective chip based on a signal, and a chip coordinate pattern storage processing unit that stores depth coordinate pattern information and performs predetermined processing. , XYZ installed in the wafer blobber control section
The ink mark is operated by a signal obtained by processing the movement pattern information of the table movement coordinate generation section, the chip coordinate pattern information of the chip coordinate pattern storage processing section, and the defect information signal obtained from the wafer tester. It is characterized by

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を第3図により説明する。なお
、第1図と構造、機能が同一な部分は同一符号を伺した
。ウェハ1は、XYZ移動テーブル2上に載置固定され
たウェハチャック3に吸着固定されCおり、XYZ移動
テーブル2により、前後、左右に所定のピッチでインデ
ックス送りされると共に上下動可能であり、この上下動
によりウェハ1がプローブ針4に接触し、各ICチップ
毎に必要な検査がなされるようになっている。図示は省
略したが、プローブ針4は第1図と同様にテストへラド
に取付けられ信号線を介し゛Cウエノ1デスタ7に接続
されている。ウェハテスタ7からの良、不良情報は、信
号線8を介してインクマーク操作部30のアンド操作部
31ζこ送出さイ1.るようになっている。アンド操作
部31の出力はインクジェット駆動部32、信号線33
を介してインク供給機構34に接続されている。インク
供給機構34にはインクだめ35とジェットノズル36
とが設けられている。
An embodiment of the present invention will be described below with reference to FIG. Note that parts with the same structure and function as those in Figure 1 are designated by the same reference numerals. The wafer 1 is suctioned and fixed to a wafer chuck 3 placed and fixed on an XYZ moving table 2, and is index-fed back and forth, left and right at a predetermined pitch by the XYZ moving table 2, and can be moved up and down. This vertical movement causes the wafer 1 to come into contact with the probe needles 4, and the necessary inspection is performed for each IC chip. Although not shown, the probe needle 4 is attached to the test plate and connected to the tester 7 via a signal line, as in FIG. Good/bad information from the wafer tester 7 is sent to the AND operation section 31ζ of the ink mark operation section 30 via the signal line 8. It has become so. The output of the AND operation section 31 is sent to the inkjet drive section 32 and the signal line 33.
It is connected to the ink supply mechanism 34 via. The ink supply mechanism 34 includes an ink reservoir 35 and a jet nozzle 36.
and is provided.

XYZ移動テーブル2には、マイクロブlコセツザ部3
7、XY7.$動座標発生部38およびXY2テーブル
操作部39から描成されたウエハプローバ制御部40が
接続されている。マイクロプロセッサ部37およびxY
Z8動座標発生部38はそれぞれ信号線41.42を介
してチップ座標パターン記憶処理部431こ接続され、
更に信号線44を介してアンド操作部31をこ接続され
ている。チップ座標パターン記憶処理部43は、入力情
報として、第5図に示すようなウェハ1ユで検査する必
要があるチップの座標情報を記憶させておくためのデツ
プ座標情報記憶部45を備えている。
The XYZ moving table 2 has a micro block setting section 3.
7, XY7. A wafer prober control section 40 drawn from the $ moving coordinate generation section 38 and the XY2 table operation section 39 is connected. Microprocessor section 37 and xY
The Z8 dynamic coordinate generation section 38 is connected to the chip coordinate pattern storage processing section 431 via signal lines 41 and 42, respectively.
Furthermore, the AND operation section 31 is connected via a signal line 44. The chip coordinate pattern storage processing section 43 includes a depth coordinate information storage section 45 for storing, as input information, coordinate information of chips that need to be inspected on a single wafer as shown in FIG. .

次lこ本実施例の装置によりインクマークされる手順を
説明する。ウエハプローバ制御部40では、第4図に示
すような座標を従来通りマイクロプロセッサ部37で計
算しておき、この座標情報をXYZ移動座標発生部38
から信号線42を介してデツプ座標パターン記憶処理部
43に与える。またマイクロプロセッサ部37からもマ
ーキングイネーブル信号、狸々のタイミング信号、ステ
ィタス信号を(N号腺41を介してチップ座標パターン
記憶処理部43に送出する。これらの情報と、チップ座
標情報記憶部45に記憶されているチップ座標パターン
情報とを処理した結果を信号線44に送出する。これを
受けたインクマーク操作部30は、ウェハテスタ7から
出された良、不良信号情報と共にアンド操作部3■で処
理し、インクマーク機構の動作信号を発生させ、Cの信
号を基にしてインクジェット駆動部32が動作し、イン
ク供給H構34を制御する1、インクだめ35を出たイ
ンクはインク供給機構34により加圧、方向制御され、
ジエ゛ソトノス゛ル36から射出されてウェハ1−J:
+、’z不良表示のためのマークを(’J’−/jする
。第6図は以−4二のようにしてマーク付けされたパタ
ーン例を示す。
Next, the procedure for making an ink mark using the apparatus of this embodiment will be explained. In the wafer prober control section 40, the microprocessor section 37 calculates coordinates as shown in FIG.
The data is supplied to the depth coordinate pattern storage processing section 43 via the signal line 42. The microprocessor section 37 also sends a marking enable signal, a timing signal, and a status signal to the chip coordinate pattern storage processing section 43 via the No. N gland 41.These information and the chip coordinate information storage section 45 The result of processing the chip coordinate pattern information stored in the wafer tester 7 is sent to the signal line 44.The ink mark operation section 30 receives this and sends the result to the AND operation section 3. 1, the ink jet drive section 32 operates based on the signal C, and controls the ink supply H mechanism 34. The ink discharged from the ink reservoir 35 is sent to the ink supply mechanism. Pressurized and direction controlled by 34,
Wafer 1-J is ejected from the wafer 36:
+,'z A mark for indicating a defect is set as ('J'-/j. Fig. 6 shows an example of a pattern marked as shown in -42 below.

信号線44(・こおけるパターン情報は第5図に示すよ
うな階段形のパターンであるが、インクジエ゛ソ1−駆
動部32から43号#33に出される情報は第6図の斜
線で示した不良インクマークパターンとなる。従って、
本実施例によれば、ウェハ上以外の部分ではインク供給
機構34が全く動作せず、不必要な場所でのインクの射
出を完全に防市することができる。また無駄な電力消費
をなくすこともできる。
The pattern information on the signal line 44 is a stair-step pattern as shown in FIG. This results in a defective ink mark pattern.
According to this embodiment, the ink supply mechanism 34 does not operate at all in areas other than on the wafer, making it possible to completely prevent ink from being ejected in unnecessary areas. It is also possible to eliminate unnecessary power consumption.

次に不発明の他の実施例について説す]する。前記実施
例においては、インクジェットのマーク動作が第5図の
座標パターン内に限定でき合理的であるが、ブローバ装
置洸としては、XYZ移動テーブル2がウェハ上以外の
位置ζこも移動するので、動作&c pA駄がある。本
実施例はこの点を改良したものであり、信号の流れを第
3図の破線で示すように変えたものである。即ぢ、チッ
プ座標パターン’frr2 +、α処理部43の適当な
情報を破線で示された信号腺46に乗せ、XYZテーブ
ル操作部39に送り、処理した結果により第4図に示す
座標パターン内で、XYZ移動テーブル2、即ぢウェハ
1をピッチ送りさせる。従って、ウェハ1−ヒ(7) 
測定検査したいチップ上のみ検査されるようにウェハl
が移動する。
Next, other embodiments of the invention will be described. In the above embodiment, the marking operation of the inkjet can be limited to the coordinate pattern shown in FIG. 5, which is reasonable.However, as the blower device, the XYZ moving table 2 moves to other positions than on the wafer, so the operation is limited. &c pA is useless. This embodiment is an improvement on this point, and the signal flow is changed as shown by the broken line in FIG. Immediately, appropriate information from the chip coordinate pattern 'frr2 +, α processing section 43 is placed on the signal gland 46 indicated by the broken line, and sent to the XYZ table operation section 39. Based on the processed result, the coordinate pattern shown in FIG. Then, the XYZ moving table 2 immediately moves the wafer 1 by pitch. Therefore, wafer 1-hi(7)
Wafer l so that only the chips to be measured and inspected are inspected.
moves.

ウェハ1がピッチ送りされると、マイクロプロセッサ部
37からマークイネーブル信号が信号、lカ47を通じ
てアンド操作部311こ送られ、インクジェット駆動部
32が作動するので、本実施例においても、第6図に示
した不良マークツクターン例と同様のものが得られる。
When the wafer 1 is pitch-feeded, a mark enable signal is sent from the microprocessor section 37 to the AND operation section 311 through the signal input driver 47, and the inkjet drive section 32 is operated. The result is similar to the defective mark-to-turn example shown in .

本実施例によれば、インクマーク機構の動作およびXY
Z移動テーブル2のピッチ送り動作が゛′ノエハ而面の
みで行なわれるので、XYZ移動テーブルの駆動電力と
インクジェット駆動部の駆動電力が低減できる。またウ
エノ1全体での移動時間を短縮さぜる効果を有する。
According to this embodiment, the operation of the ink mark mechanism and the
Since the pitch feeding operation of the Z-moving table 2 is performed only on the ground plane, the driving power for the XYZ-moving table and the driving power for the inkjet driving section can be reduced. It also has the effect of shortening the travel time for the entire Ueno 1.

なお、上記実施例においてはインクマーク機構としてイ
ンクジェット方式を採用した例について述べたが、従来
の押印方式を採用してもよい。
In addition, in the above embodiment, an example was described in which an inkjet method was adopted as the ink mark mechanism, but a conventional stamping method may also be adopted.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、インクジェット方式のインクマーク機
構の動作範囲がウエノ\上に限定できるので、従来問題
であったウエノ1外でインク射出するという不都合を解
消することができる。また従来の押印方式のインクマー
ク機構を採用した場合でも無駄押し動作が無くなり、全
体として合理的な不良チップインクマークシステムを構
成できる。
According to the present invention, since the operating range of the inkjet type ink mark mechanism can be limited to the area above the wafer, the conventional problem of ink ejecting outside the wafer 1 can be solved. Further, even when a conventional stamping type ink mark mechanism is adopted, unnecessary pressing operations are eliminated, and a rational defective chip ink mark system can be constructed as a whole.

またチップ座標パターン記憶処理部からの出力信号をX
YZテーブル操作部に加えることにより、XYZ移動テ
ーブルのピッチ移動動作およびテスト回数の適正化を図
ることができ、省エネルギ効果とウェハ全体の検査時間
の大幅な短縮効果が得られる。
In addition, the output signal from the chip coordinate pattern storage processing section is
By adding it to the YZ table operating section, it is possible to optimize the pitch movement operation of the XYZ moving table and the number of tests, resulting in an energy saving effect and a significant shortening of the inspection time for the entire wafer.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のインクマーク制御装置の説明図、第2図
は従来のX Y 7.移動座標発生部の座標情報を示す
説明図、第3図は本発明のインクマーク制御装置の2つ
の実施例を同時に示す説明図、第4図はXYZ移動座標
発生部におけるXYZテーブル移動情報の一例を示す説
明図、第5図はチ゛ツブ座標情報記憶部の座標情報パタ
ーンの説明図、第6図は不良インクマーク結果のパター
ン例を示す+t8F、明図である。 l・・・ウェハ、 2・・・XYZ移動テーブル、7・
・・ウェハテスタ、 30・・・インクマーク操作部、
 31・・・アンド操作部、 32・・・インクシェツ
ト駆動部、 34・・・インク供給機構、38・・・X
YZ移動座標発生部、40・・・ウニ/’tプローバ制
御部、 43・・・チ′ツブ座標/ NOターン記憶処
理部。 第1図 第2図 第4図 第5図 第6図
FIG. 1 is an explanatory diagram of a conventional ink mark control device, and FIG. 2 is an explanatory diagram of a conventional ink mark control device. FIG. 3 is an explanatory diagram showing coordinate information of a moving coordinate generating section. FIG. 3 is an explanatory diagram simultaneously showing two embodiments of the ink mark control device of the present invention. FIG. 4 is an example of XYZ table moving information in the XYZ moving coordinate generating section. FIG. 5 is an explanatory diagram of the coordinate information pattern of the tube coordinate information storage section, and FIG. 6 is a clear diagram of +t8F showing an example of a pattern resulting from a defective ink mark. l...Wafer, 2...XYZ movement table, 7.
...Wafer tester, 30...Ink mark operation section,
31...AND operation unit, 32...Ink sheet drive unit, 34...Ink supply mechanism, 38...X
YZ movement coordinate generation unit, 40... Uni/'t prober control unit, 43... Chi'tsubu coordinate/NO turn storage processing unit. Figure 1 Figure 2 Figure 4 Figure 5 Figure 6

Claims (1)

【特許請求の範囲】[Claims] XYZ移動テーブルを制御するウエハプローバ制御部と
、このウエハブローバ制御部からの信号とウェハテスタ
力1らの信号と力)らインクマーク信号を発生するイン
クマーク操作部と、前記インクマーク信号により不良チ
ップ上lこ不良表示マークを付与するインクマーク部と
を備えたウエハプローバ用インクマーク制御装置におい
て、チップ座標パターン情報を記憶しかつ所定の処理を
行なうチップ座標パターン記憶処理部を備え、前記ウエ
ハプローバ制御部内−こ設けられた。1(YZテーブル
移動座標発生部の移動パターン情報と、前記チップ座標
パターン記憶処理部のチップ座標パターン情報と、ウェ
ハテスタから得られる不良情報信号とを処理して得られ
る信号によりインクマ〜り動作させるようlこしたこL
を特徴とするウエハプローバ用インクマーク制御装置。
a wafer prober control section that controls the XYZ moving table; an ink mark operation section that generates an ink mark signal from signals from the wafer prober control section and signals from the wafer tester force 1; In the ink mark control device for a wafer prober, the ink mark control device includes an ink mark section for applying a defective indication mark. This is located inside the control section. 1 (Ink mapping is performed by a signal obtained by processing the movement pattern information of the YZ table movement coordinate generation section, the chip coordinate pattern information of the chip coordinate pattern storage processing section, and the defect information signal obtained from the wafer tester. l Kotoko L
An ink mark control device for a wafer prober, characterized by:
JP20580483A 1983-11-04 1983-11-04 Controller for ink mark for wafer prober Granted JPS6098636A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20580483A JPS6098636A (en) 1983-11-04 1983-11-04 Controller for ink mark for wafer prober

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20580483A JPS6098636A (en) 1983-11-04 1983-11-04 Controller for ink mark for wafer prober

Publications (2)

Publication Number Publication Date
JPS6098636A true JPS6098636A (en) 1985-06-01
JPH0516179B2 JPH0516179B2 (en) 1993-03-03

Family

ID=16512957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20580483A Granted JPS6098636A (en) 1983-11-04 1983-11-04 Controller for ink mark for wafer prober

Country Status (1)

Country Link
JP (1) JPS6098636A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244643A (en) * 1987-03-30 1988-10-12 Tokyo Electron Ltd Wafer-mounting stage

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683045A (en) * 1979-12-10 1981-07-07 Nippon Maikuronikusu:Kk Wafer probe
JPS5734344A (en) * 1980-08-08 1982-02-24 Mitsubishi Electric Corp Testing method of semiconductor device
JPS5817631A (en) * 1981-07-24 1983-02-01 Hitachi Ltd Inspecting device for semiconductor device
JPS5821838A (en) * 1981-07-31 1983-02-08 Nec Corp Wafer test system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683045A (en) * 1979-12-10 1981-07-07 Nippon Maikuronikusu:Kk Wafer probe
JPS5734344A (en) * 1980-08-08 1982-02-24 Mitsubishi Electric Corp Testing method of semiconductor device
JPS5817631A (en) * 1981-07-24 1983-02-01 Hitachi Ltd Inspecting device for semiconductor device
JPS5821838A (en) * 1981-07-31 1983-02-08 Nec Corp Wafer test system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63244643A (en) * 1987-03-30 1988-10-12 Tokyo Electron Ltd Wafer-mounting stage

Also Published As

Publication number Publication date
JPH0516179B2 (en) 1993-03-03

Similar Documents

Publication Publication Date Title
US4761607A (en) Apparatus and method for inspecting semiconductor devices
DE69605949D1 (en) Procedure for testing a dynamic RAM matrix
KR20010046454A (en) Apparatus and Method of Inspecting Cell Defect of Liquid Crystal Display Device
JPS6098636A (en) Controller for ink mark for wafer prober
US5521516A (en) Semiconductor integrated circuit fault analyzing apparatus and method therefor
CN204666564U (en) The ultrasonic nondestructive testing device of low-voltage electrical apparatus electrical contact brazing quality
ES8600531A1 (en) Computer programme-controlled contour inspection method.
JP3138700B2 (en) Marking prober device and inker control method
JPS6020917B2 (en) Electrode inspection device
JPS6184029A (en) Semiconductor inspecting device
JP2002186892A (en) Applicator
JPH0622254B2 (en) Inspection device for semiconductor integrated circuit
JPH062694U (en) Semiconductor measuring device
JP2575030B2 (en) Semiconductor wafer prober
KR0131810Y1 (en) Semiconductor badness chip ink design system
KR19990025032A (en) Device for defect inspection of cell for plasma display panel
JPS6246540A (en) Measuring method and equipment therefor
JPH105655A (en) Paste applicator
CN117012664A (en) Efficient dotting structure and device
JPS6468939A (en) Probing machine
JPS58108741A (en) Electron beam patterning device
JPS624334A (en) Checking system with wafer prober
JPH05142293A (en) Testing method of ic and tester therefor
JPH08227925A (en) Probing method
JPH0126536B2 (en)