JPS6089108A - Field effect transistor amplifier device - Google Patents

Field effect transistor amplifier device

Info

Publication number
JPS6089108A
JPS6089108A JP19653783A JP19653783A JPS6089108A JP S6089108 A JPS6089108 A JP S6089108A JP 19653783 A JP19653783 A JP 19653783A JP 19653783 A JP19653783 A JP 19653783A JP S6089108 A JPS6089108 A JP S6089108A
Authority
JP
Japan
Prior art keywords
voltage
bias voltage
amplifiers
shift circuit
microwave signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19653783A
Other languages
Japanese (ja)
Inventor
Fumio Miyazawa
宮沢 文夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP19653783A priority Critical patent/JPS6089108A/en
Publication of JPS6089108A publication Critical patent/JPS6089108A/en
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To simplify the bias voltage supply circuit by converting directly a trigger signal to a gate bias voltage in FET amplifiers connected in cascade amplifying a pulse microwave signal. CONSTITUTION:The pulse microwave signal is fed to the FET amplifiers 1-4 connected in cascade. On the other hand, a trigger signal inputted in a TTL level is converted into a negative voltage by a voltage shift circuit 15. Then an output voltage of the voltage shift circuit 15 is fed to resistance voltage dividing circuits 16-19, and the divided voltage is fed respectively as a gate bias voltage of the FET amplifiers 1-4. The voltage dividing ratio of the voltage dividing circuits 16-19 is set respectively so as to generate an optimum gate bias voltage when the amplifiers 1-4 are operated for amplification. The bias voltage supply circuit is simplified in this way.

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、パルス状のマイクロ波信号を増幅する。電
界効果型トランジスタ(以下FKTと称す)増幅装置、
特にそのバイアス電圧供給の仕方に特徴を有する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention amplifies pulsed microwave signals. Field effect transistor (hereinafter referred to as FKT) amplifier device,
In particular, it is characterized by the way the bias voltage is supplied.

−[従来技術] 第1図はパルス状のマイクロ波信号を増幅する。- [Prior art] FIG. 1 amplifies a pulsed microwave signal.

従来のFIT増幅装置の構成例を示すブロック図であり
1図において(1)から(4)はカスケード接続された
FF1T増幅器、(5)は上記FF1T増幅器を非動作
状態にする電圧vcを発生ずるカットオフ′電圧発生器
、(6)から(9)は(1)から(4)のFET増幅器
それぞれが最適増幅動作するためのバイアス電圧vG1
からV。4を発生するためのバイアス亀圧発生器、(1
窃から(」りはスイッチ回路であり、マイクロ波信号が
存在している時間はVGlからvG4のバイアス電圧を
(11から+4)Q) F I T増幅器のゲート端子
へ供給し。
This is a block diagram showing an example of the configuration of a conventional FIT amplifier, and in Figure 1, (1) to (4) are cascade-connected FF1T amplifiers, and (5) is a voltage that generates a voltage vc that turns the FF1T amplifiers into a non-operating state. The cutoff voltage generator (6) to (9) is the bias voltage vG1 for each of the FET amplifiers (1) to (4) to perform optimal amplification operation.
From V. Bias tortoise pressure generator for generating 4, (1
The switch circuit supplies the bias voltage from VGl to vG4 to the gate terminal of the (11 to +4) Q FIT amplifier during the time when the microwave signal is present.

マイクロ波信号が存在していない時間は、カットオフ電
圧vcを(I+から(4)のF” Tjfffi’iA
器のゲート端子へ供給している。u4)はスイッチドラ
イバであり。
During the time when the microwave signal is not present, the cutoff voltage vc is (I+ to (4) F"Tjfffi'iA
is supplied to the gate terminal of the device. u4) is a switch driver.

上記(IQから■のスイッチ回路の切1奥動作を制n1
il している、 通常、第2図(a)に示すようなパルス状のマイクロ波
信号を増幅するFF1T増幅器のバイアスIMEはその
電源谷j社及び発熱量を減らす目的でドレインバイアス
1[(圧又はゲートバイアス電圧を〕くルス状に印加し
て(・るが、第1図ではゲートバイアスなハルヌ状に印
加している。
The above (from IQ to
Normally, the bias IME of the FF1T amplifier that amplifies the pulsed microwave signal as shown in Figure 2 (a) is set to the power source and the drain bias 1 [(voltage) for the purpose of reducing the amount of heat generated. Alternatively, the gate bias voltage is applied in a curve shape (in FIG. 1, the gate bias voltage is applied in a Harune shape).

ここで、FF!T増幅器に使用しているFEiTのバイ
アス特性は第3図に示す通りであり、FITのドレイン
電流はゲート電圧によって制御されるので、マイクロ波
信号が存在している時間はゲート電圧をドレイン電流が
液滴状態となる電圧vGに設定し、マイクロ波信号が存
在しない時間はゲート電圧をドレイン電流が流れず、F
KTが非動作状態となる電圧vcに設定している。
Here, FF! The bias characteristics of the FEiT used in the T amplifier are shown in Figure 3, and the drain current of the FIT is controlled by the gate voltage, so during the time when the microwave signal is present, the gate voltage and drain current are The voltage vG is set to be a droplet state, and during the time when there is no microwave signal, no drain current flows through the gate voltage, and F
The voltage vc is set at which KT becomes inactive.

なおりcは、第3図に示′1−FEiTのピンチオフ電
圧Vp以上であり、かつPETのゲー ト、ソース間の
最大定格電圧VGSO以下であればよい。
Note c should be at least the pinch-off voltage Vp of the '1-FEiT shown in FIG. 3 and at most the maximum rated voltage VGSO between the gate and source of the PET.

この(5R子を示したのか第2図(a) 、 (b)で
あり、第2図(b)のゲートバイアス電圧が、第1図+
11から(4)のFEiT増幅器のゲート端子に印加さ
れている。
This (5R element is shown in Figure 2 (a) and (b), and the gate bias voltage in Figure 2 (b) is +
It is applied to the gate terminals of FEiT amplifiers 11 to (4).

一方、第1図111から(131のスイッチ回路はスイ
ッチドライバ(14によって制御されているがスイッチ
ドライバ(141の人力には第2図(c)に示す様なマ
イクロ波信号の有無に同期したトリガ信号が外部から印
加されて(・る。外部とのインタフェースで使用するこ
のイ!1!のトリガ信号は通常第2図(C)に示す様な
TTLレベルの信号で送られてくるかマイクロ波信号が
存在する時間9例えばトリガ信号をTTLHレベル、マ
イクロ波信号が存在しない時間、トリガイd号をTTL
 Eルベルというような設定にしておけばスイッチ回路
u(1から叫の出力電圧vGo1からvGo4はマイク
ロ波信号の有無に同期してFET増幅器(1)から(4
)をjijj作状態にするバイアス電圧VG1からVO
2と非動作状Jπにする磁圧vcとに切り換えられるこ
とになる。
On the other hand, from the switch circuit 111 in FIG. A signal is applied from the outside.The trigger signal used for the interface with the outside is usually a TTL level signal as shown in Figure 2 (C) or a microwave signal. The time when the signal exists 9 For example, the trigger signal is at TTLH level, and the time when the microwave signal is not present, the trigger signal d is at TTL level.
If the settings are set such as E level, the output voltages vGo1 to vGo4 of the switch circuit u(1) will change from FET amplifier (1) to (4) in synchronization with the presence or absence of the microwave signal.
) to the jijj operation state from bias voltage VG1 to VO
2 and the magnetic pressure vc to set it to the non-operating state Jπ.

以上説明したようなFF1T増幅装置は、その応用面の
制約上小型である必要性が太き(、FET増幅器等装置
のマイクロ波部分はMMIO技術等を用いることにより
、ある程度小型化を計れるが。
The FF1T amplifier device as described above needs to be small due to its application constraints (although the microwave part of the device such as the FET amplifier can be made smaller to some extent by using MMIO technology etc.

直流やパルスをあつかうバイアス電圧供給回路部分がH
IG技術等を用いてもマイクロ波部分に比較して大ぎく
なってしまうのが実情であり、装置の小型化をさまたげ
る一つの要因となっている。
The bias voltage supply circuit that handles DC and pulses is H.
Even if IG technology or the like is used, the actual situation is that the part is larger than the microwave part, and this is one of the factors that hinders miniaturization of the device.

[発明の1lj(I四] この発明は、ゲートバイアス電圧供給回路の簡略化を行
ない、かかる欠点を改善する目的でなされたものであり
、その特長は、FET増幅器を動作状態にしたり、非動
作状態にしたりするゲートバイアス電圧の切り換えを従
来のスイッチ回路を用いることなしにトリガ信号の極性
を利用し、トリガ信号を直接ゲートバイアス電圧に変換
してしまうところにある。
[1lj (I4) of the invention] This invention was made for the purpose of simplifying the gate bias voltage supply circuit and improving the above drawbacks. The problem is that the polarity of the trigger signal is used to switch the gate bias voltage that changes the state, without using a conventional switch circuit, and the trigger signal is directly converted into the gate bias voltage.

[発明の実施例1 第4図はこの発明の一実施例を示すブロック図であり(
1)から(4)および装置に入力されるマイクロ波信号
及びトリガ信号は上記従来の装置と全く同一のものであ
る。
[Embodiment 1 of the Invention Fig. 4 is a block diagram showing an embodiment of the invention (
1) to (4) and the microwave signal and trigger signal input to the device are exactly the same as in the conventional device.

′電圧シフト回路n引! T T Lレベルのトリガ信
号を負のrb1圧のパルス信号に変換しており、抵抗分
圧回路(1(Dから(19は、上記磁圧シフト回路f1
ωの出力電圧を分圧し、それぞれ(1)から(4)のF
ET増幅器のゲート端子に出力電圧を供給している。
'Voltage shift circuit n-subtraction! The T T L level trigger signal is converted into a negative rb1 pressure pulse signal, and the resistance voltage divider circuit (1 (from D to (19) is the above magnetic pressure shift circuit f1
Divide the output voltage of ω and calculate F of (1) to (4) respectively.
The output voltage is supplied to the gate terminal of the ET amplifier.

第4図において、TTLレベルで入力されるトリガ信号
は磁圧シフト回路(11によって、第5図(c)に示す
ように、負の磁圧に変換されろ。
In FIG. 4, the trigger signal input at the TTL level is converted into a negative magnetic pressure by the magnetic pressure shift circuit (11) as shown in FIG. 5(c).

この目的は、ゲートバイアス電圧が負の電圧であること
、さらにトリガ信号のイヴ性を、そのままゲートバイア
ス電圧の極性に利用するためである。
The purpose of this is to ensure that the gate bias voltage is a negative voltage, and to use the emissivity of the trigger signal as it is for the polarity of the gate bias voltage.

電圧シフト回路119の出力電圧は4つの抵抗分圧回路
f1.Gから(11へ送られるが、抵抗分圧回路Ilυ
はFET増幅器(1)が増幅動作する際、最適となるゲ
 トバイアス電圧vG1が発生する様分圧比を設定して
いる。また同様に抵抗分圧回路(1ηからflIはFE
T増幅器(2)から(3)のそれぞれの特性に応じて、
それぞれ分圧比を設定している。一方、抵抗分圧回路1
1Qから(11の分圧比はFET増幅器+11から(4
)が増幅動作する状態を優先して設定しているが、これ
は。
The output voltage of the voltage shift circuit 119 is transmitted through four resistance voltage divider circuits f1. It is sent from G to (11, but resistor voltage divider circuit Ilυ
The voltage division ratio is set so that the optimum gate bias voltage vG1 is generated when the FET amplifier (1) performs an amplification operation. Similarly, the resistance voltage divider circuit (from 1η to flI is FE
Depending on the characteristics of each of the T amplifiers (2) to (3),
The partial pressure ratio is set for each. On the other hand, resistor voltage divider circuit 1
1Q to (11 voltage division ratio is FET amplifier +11 to (4
) is set to give priority to the state in which the amplification works, but this is.

FET増幅器を非動作にするための電圧vcは前述した
とおり、第3図においてVpがら■Gsoの・lii”
4囲であればとの磁圧でもよいからである。
As mentioned above, the voltage vc for disabling the FET amplifier is calculated from Vp to ■Gso・lii'' in Figure 3.
This is because a magnetic pressure of 4 is sufficient.

なお、電圧シフト回路Itsはその一例を第6図に示す
ように、 l−ランジスタ(1)、ツェナーダイオード
(イ)、抵抗(つ)等により簡単に構成できる。
Incidentally, the voltage shift circuit Its can be easily constructed from an L-transistor (1), a Zener diode (A), a resistor (T), etc., as an example of which is shown in FIG.

なお、この発明の詳細な説明するブロック1ゾ1では説
明の都合上FF1T増幅器を4ケカスケード接続した例
を示したが、FE′T増幅器が何ヶあるFInT増幅装
置であっても、この発明に同様の効果があることは明ら
かである。
In addition, in Block 1 Zo 1, which explains the present invention in detail, an example is shown in which four FF1T amplifiers are connected in cascade for the sake of explanation, but the present invention can be applied to any FInT amplifier device having any number of FE'T amplifiers. It is clear that there is a similar effect.

[発明の効果] この発明は以上説明したとt6す、トリガ信号を直接ゲ
ートバイアスtV圧に変換しているので、従来の構成に
比べてバイアス電圧供給回路が非常に簡略化されており
、装置の小型化に大きく貢献する効果がある。
[Effects of the Invention] As described above, this invention converts the trigger signal directly into the gate bias tV voltage, so the bias voltage supply circuit is greatly simplified compared to the conventional configuration, and the device This has the effect of greatly contributing to the miniaturization of.

【図面の簡単な説明】[Brief explanation of the drawing]

41各図の1ハ゛j単な説明 第1図は従来のパルス状のマイクロ波信号を増幅するF
 Iii T増幅装置のブロック図、第2図は第1図を
説明するだめの各部波形図、第3図はF E Tの動作
説明図、第4図はこの発明の一実施例を示す装置のブロ
ック図、第5図は第4図を説明するための各部波形図、
第6図は′電圧シフト回路の一例を示す接続図である。 図において(11から(4)はFET増幅器、(5)は
カットオフ電圧発生器(6)から(9)はバイアス屯圧
発生器。 (10から(1剌まスイッチ回路、Oaはスイッチドラ
イバ。 (151は電圧シフト回路、11eから11翳ま抵抗分
圧回路である。 なお9図中間−祠号は同一または相当部分を示す。 代理人大岩増雄 第1 [/、1 第2図、 第3F15 テ )− 第4図 第5図 ’A> rj図
41 Simple explanation of each figure Figure 1 shows a conventional F for amplifying pulsed microwave signals.
A block diagram of the Iiii T amplifier device, FIG. 2 is a waveform diagram of each part to explain FIG. 1, FIG. 3 is an explanatory diagram of the operation of FET, and FIG. Block diagram, Figure 5 is a waveform diagram of each part to explain Figure 4,
FIG. 6 is a connection diagram showing an example of a voltage shift circuit. In the figure, (11 to (4) are FET amplifiers, (5) is a cut-off voltage generator, (6) to (9) are bias voltage generators. (10 to (1) are switch circuits, and Oa is a switch driver. (151 is the voltage shift circuit, and 11e to 11 are the resistor voltage divider circuits. The numbers in the middle of Figure 9 indicate the same or equivalent parts. Agent Masuo Oiwa No. 1 [/, 1 Figure 2, 3F15 te) - Figure 4 Figure 5 'A> rj diagram

Claims (1)

【特許請求の範囲】 パルス状のマイクロ波信号を増幅するたのカスケード接
続された複数の電界効果型トランジスタと、上記マイク
ロ波信号と同期したTTLレベルのトリガ信号を負の電
圧にレベル変換する電圧シフト回路と、上記複数の電界
効果型トランジスタによる増幅器それぞれのゲート端子
に接続され。 上記電圧シフト回路の出力電圧を分圧する複数の抵抗分
圧回路とで構成された′電界効果型トランジスタ増幅装
置。
[Claims] A plurality of cascade-connected field effect transistors for amplifying a pulsed microwave signal, and a voltage for level-converting a TTL level trigger signal synchronized with the microwave signal to a negative voltage. The shift circuit is connected to the gate terminal of each of the amplifiers formed by the plurality of field effect transistors. A field-effect transistor amplifier comprising a plurality of resistor voltage divider circuits that divide the output voltage of the voltage shift circuit.
JP19653783A 1983-10-20 1983-10-20 Field effect transistor amplifier device Pending JPS6089108A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19653783A JPS6089108A (en) 1983-10-20 1983-10-20 Field effect transistor amplifier device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19653783A JPS6089108A (en) 1983-10-20 1983-10-20 Field effect transistor amplifier device

Publications (1)

Publication Number Publication Date
JPS6089108A true JPS6089108A (en) 1985-05-20

Family

ID=16359387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19653783A Pending JPS6089108A (en) 1983-10-20 1983-10-20 Field effect transistor amplifier device

Country Status (1)

Country Link
JP (1) JPS6089108A (en)

Similar Documents

Publication Publication Date Title
US3336518A (en) Sample and hold circuit
JPS6089108A (en) Field effect transistor amplifier device
JPS611117A (en) Constant current pulse drive circuit
JP2624809B2 (en) Gate drive circuit of double gate IGBT
JPH06169225A (en) Voltage current conversion circuit
JPH0311037B2 (en)
JPH01125108A (en) Fet load amplifier circuit
JP3169721B2 (en) Function generator
JPH0564036A (en) Gamma offset adjustment circuit
JPS6156506A (en) Signal output circuit
JPS63121313A (en) Voltage comparator
SU566345A1 (en) Pulse-width converter
GB1348397A (en) Balanced type amplifier circuit
JPH04271505A (en) High frequency amplifier circuit
JPH0413887B2 (en)
JPS6054511A (en) Pulse generating circuit
JPS619008A (en) Constant current circuit
JPH01293710A (en) Level variable circuit
JP2000196389A (en) Clamp circuit
JPS58225711A (en) Electronic volume control device
JPH079682B2 (en) Recording current rising waveform equalizing method and rising waveform equalizing device
JPS6130812A (en) Josephson sampling circuit
JPH04207222A (en) Level converting circuit
JPH05152910A (en) Comparator
JPS60219962A (en) Constant-current pulse source circuit