JPS6087687A - Ｄｃモ−タの複数台制御方法 - Google Patents
Ｄｃモ−タの複数台制御方法Info
- Publication number
- JPS6087687A JPS6087687A JP19416683A JP19416683A JPS6087687A JP S6087687 A JPS6087687 A JP S6087687A JP 19416683 A JP19416683 A JP 19416683A JP 19416683 A JP19416683 A JP 19416683A JP S6087687 A JPS6087687 A JP S6087687A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- speed
- motors
- encoder
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P5/00—Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors
- H02P5/46—Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors for speed regulation of two or more dynamo-electric motors in relation to one another
- H02P5/50—Arrangements specially adapted for regulating or controlling the speed or torque of two or more electric motors for speed regulation of two or more dynamo-electric motors in relation to one another by comparing electrical values representing the speeds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Multiple Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はそれぞれエンコーダ（位置検出器）を備えた複
数台ＤＣモータの制御に係わシ、特にその速度を制御す
る方法に関するものである。
数台ＤＣモータの制御に係わシ、特にその速度を制御す
る方法に関するものである。
従来の複写機は、ＡＣモータにチェーン、クラッチ等機
械的連動によシ、１台のモータで、ドラム、定着ローラ
等の駆動を行なっていたが、最近光学系駆動、ドラム駆
動、定着ローラ駆動等、各ユニット毎に、各々独立のモ
ータ（特に、エンコーダを備えたＤＣモータ）を使用す
ることが多くなってきている。しかし、現在のエンコー
ダ付ＤＣモータの主流はＰＬＬ制御であシ、位相差検出
器の性能より各々のモータ速度の異なる場合、それぞれ
回路定数を合わせ、１台のモータを１台の１７トローラ
で制御しなけｎばならなかった。
械的連動によシ、１台のモータで、ドラム、定着ローラ
等の駆動を行なっていたが、最近光学系駆動、ドラム駆
動、定着ローラ駆動等、各ユニット毎に、各々独立のモ
ータ（特に、エンコーダを備えたＤＣモータ）を使用す
ることが多くなってきている。しかし、現在のエンコー
ダ付ＤＣモータの主流はＰＬＬ制御であシ、位相差検出
器の性能より各々のモータ速度の異なる場合、それぞれ
回路定数を合わせ、１台のモータを１台の１７トローラ
で制御しなけｎばならなかった。
第１図に従来知られているＰＬＬ制御の基本構成を示す
。この図面に示すようなＰＬＬ制御では、モータの指令
速成に応じた基準周波数信号の位相に該制御モータのエ
ンコーダよシのフィードバック信号の位相を追従させる
ことによシ、モータは一定の速度で回転する。
。この図面に示すようなＰＬＬ制御では、モータの指令
速成に応じた基準周波数信号の位相に該制御モータのエ
ンコーダよシのフィードバック信号の位相を追従させる
ことによシ、モータは一定の速度で回転する。
しかし、速度の異なる複数台のモータを制御するには基
準パルスと、フィードバックパルスの周波数に差が出る
ため、位相という概念が困難になシ、不安定現象が起こ
シ得る。このため、複数台のモードルを制御する−には
、各々、そのモータの速度に合致した、基準周波数、回
路定数を決め、各々１台ずつの制御器で駆動しなければ
ならず、回路規模が大きくなってしまうものである。
準パルスと、フィードバックパルスの周波数に差が出る
ため、位相という概念が困難になシ、不安定現象が起こ
シ得る。このため、複数台のモードルを制御する−には
、各々、そのモータの速度に合致した、基準周波数、回
路定数を決め、各々１台ずつの制御器で駆動しなければ
ならず、回路規模が大きくなってしまうものである。
本発明は、この複写機の各機構のユニット化に対応する
ため、エンコーダ信号をデジタルで処理し、速度計測お
よび速度制御することによシ、速度の異なる複数台のモ
ータを、１個のマイクロコンピュータで、同時に制御し
、小規模で簡便な回路を提供しようとするものである。
ため、エンコーダ信号をデジタルで処理し、速度計測お
よび速度制御することによシ、速度の異なる複数台のモ
ータを、１個のマイクロコンピュータで、同時に制御し
、小規模で簡便な回路を提供しようとするものである。
位相を比較するものではなく、モータのフィードバック
信号（エンコーダ信号）よル、モータ速度を検出し、設
定速度との偏差によシモータヘ印加するパルス幅を決め
るＰＷＭ全デジタル処理を行なうことにより、マイクロ
コンピュータでの演算を可能とし、１個のマイクロコン
ピュータで、複数台のモータの速度計測、演算、デユー
ティ（パルス幅）出力を制御するものである。
信号（エンコーダ信号）よル、モータ速度を検出し、設
定速度との偏差によシモータヘ印加するパルス幅を決め
るＰＷＭ全デジタル処理を行なうことにより、マイクロ
コンピュータでの演算を可能とし、１個のマイクロコン
ピュータで、複数台のモータの速度計測、演算、デユー
ティ（パルス幅）出力を制御するものである。
即ち、測定しようとするモータのエンコーダ信号をセレ
クト信号により選択し、速度計測を行ない、指令速度と
、計測速度との偏差に応じた、パルス幅分、モータに電
圧を印加し、次に、セレクト信号を変え、他のエンコー
ダを選択し、以下同様にく）返し、複数台のモータを制
御するものである。
クト信号により選択し、速度計測を行ない、指令速度と
、計測速度との偏差に応じた、パルス幅分、モータに電
圧を印加し、次に、セレクト信号を変え、他のエンコー
ダを選択し、以下同様にく）返し、複数台のモータを制
御するものである。
第２図は本発明構成の一例を示す制御ブロック図、第３
図はそのフローチャート、第４図はそのタイムチャート
である。
図はそのフローチャート、第４図はそのタイムチャート
である。
第２図は、３台のモータを制御する例を示す。
３台のモータＭム＊ Ｍｍ ＊ Ｍｅには、各々エンコ
ーダ信号１−ｈｉ ｅ ＥＣが装着されており、モータ
の回転に伴ってパルスを発生する。モータＭａ。
ーダ信号１−ｈｉ ｅ ＥＣが装着されており、モータ
の回転に伴ってパルスを発生する。モータＭａ。
Ｍｍ 、Ｍｃは一方を電源に接続され、各々トランジス
タＴＲ＾、ＴＲｍ 、ＴＲｃによシ通電を制御され、ト
ランジスタＴ几ム、Ｔ几ｍ、ＴＲ’ｃは、それぞれ、７
リツプフロツプＦ’Ｆム、ＦＦ’ｍ。
タＴＲ＾、ＴＲｍ 、ＴＲｃによシ通電を制御され、ト
ランジスタＴ几ム、Ｔ几ｍ、ＴＲ’ｃは、それぞれ、７
リツプフロツプＦ’Ｆム、ＦＦ’ｍ。
ＦＦｃ、のＱａ 、Ｑ、、Ｑａ端子に接続されている。
７リツプ７０ツブＦＦａ −ＦＦｍ 、ＦＰａのリセッ
ト端子几＾、Ｒａ、几Ｃは各々のカウンタＣＴム。
ト端子几＾、Ｒａ、几Ｃは各々のカウンタＣＴム。
ＣＴｍ 、ＣＴｃのキャリー出力端子ＣＡ ＠ Ｃｍ
＊Ｃｃに接続される。一方、フリップフロップＦＦｈ。
＊Ｃｃに接続される。一方、フリップフロップＦＦｈ。
ＦＦｍ、ＦＦ、ｃのセット端子ａｍ 、 Ｓｍ 、８ｃ
および、カウンタＣＴ＾、 Ｃ’Ｉ’ｓ 、 ＣＴｃの
ロード端子Ｌａ 、Ｌｍ 、Ｌａは、分周器ＣＴＤの分
周出力Ｑ、に接続される。分局器の入力Ｐおよび各々の
カウンタＣＴａ 、ＣＴｍ 、ＣＴｃのアップカウント
端子Ｕ＾、Ｕｉ、Ｕｃは、発振器ｏｓｃに接続され、同
時に、ＭＣＰＵにも接続され、ＭＣＰＵの基準クロック
となる。各々のカウンタＣＴム。
および、カウンタＣＴ＾、 Ｃ’Ｉ’ｓ 、 ＣＴｃの
ロード端子Ｌａ 、Ｌｍ 、Ｌａは、分周器ＣＴＤの分
周出力Ｑ、に接続される。分局器の入力Ｐおよび各々の
カウンタＣＴａ 、ＣＴｍ 、ＣＴｃのアップカウント
端子Ｕ＾、Ｕｉ、Ｕｃは、発振器ｏｓｃに接続され、同
時に、ＭＣＰＵにも接続され、ＭＣＰＵの基準クロック
となる。各々のカウンタＣＴム。
ＣＴｍ、ＣＴａにロードされるデータＤａ ｓ Ｄｍ
ｅＤａは、マイクロコンピュータＭＣＰＵに接続され、
マイクロコンピュータで、演算された、モータへの通磁
される幅のデータとなる。
ｅＤａは、マイクロコンピュータＭＣＰＵに接続され、
マイクロコンピュータで、演算された、モータへの通磁
される幅のデータとなる。
一方、エンコーダＥ＾、、Ｅ４．Ｅｃは、データセレク
タＤＳに入力され、マイクロコンピュータＭＣＰＵより
の選択信号ＳＡＧにより、いずれかの１信号が、マイク
ロコンピュータＭＣＰＵに入力される形となる。
タＤＳに入力され、マイクロコンピュータＭＣＰＵより
の選択信号ＳＡＧにより、いずれかの１信号が、マイク
ロコンピュータＭＣＰＵに入力される形となる。
マタ、マイクロコンピュータには、各々のモータの速度
指令ＳＣ及び、運転停止指令８ＷＡ。
指令ＳＣ及び、運転停止指令８ＷＡ。
ＳＷａ、ｆ１３Ｗｃが入力される。
かかる構成において、今、運転、停止指令、ＳＷａ 、
８．Ｗｊ、８Ｗｃが総てＯＮＬ、、３台のモータに運転
指令が出ている場合につ匹て述べる。
８．Ｗｊ、８Ｗｃが総てＯＮＬ、、３台のモータに運転
指令が出ている場合につ匹て述べる。
マイクロコンピュータＭＣＰＵは、運転指令Ｓ Ｗａ
。
。
Ｓ ’ｖＶｍ 、 Ｓ Ｗｃが入力されると、各々のモ
ータＭム＋ Ｍｍ ＠ Ｍｅの指令速度ＳＣを読み、選
択信号ＳＳＧによシ、まず、モータＭ、のエンコーダＥ
＾のみマイクロコンピュータＭＣＰＵに入力される様に
する。すると、マイクロコンピュータは、エンコーダパ
ルスト次のエンコーダパルスの間の時間を、発振器Ｏ８
Ｃのパルスで計測するか、あるいは、一定サンプリング
時間内でのエンコーダパルスの故を数える方法によシ、
第３図フローチャー）Ｋ示す様に、モータ￥Ａの速度を
計測する。
ータＭム＋ Ｍｍ ＠ Ｍｅの指令速度ＳＣを読み、選
択信号ＳＳＧによシ、まず、モータＭ、のエンコーダＥ
＾のみマイクロコンピュータＭＣＰＵに入力される様に
する。すると、マイクロコンピュータは、エンコーダパ
ルスト次のエンコーダパルスの間の時間を、発振器Ｏ８
Ｃのパルスで計測するか、あるいは、一定サンプリング
時間内でのエンコーダパルスの故を数える方法によシ、
第３図フローチャー）Ｋ示す様に、モータ￥Ａの速度を
計測する。
マイクロコンピュータは、モータの設定速ｅＳＣの、モ
ータＭａの速度とエンコーダよシ計測した実際の速度と
の偏差によシ、演算した値を、必要なデユーティＤ４と
して、出力する。次に、選択信号ＳＳＧのデータを変え
、モータＭｍのエンコーダーＥｍのみマイクロコンピュ
ータＭＣＰＵに入力される様にし、モータＭ１１の速度
を計測し、演算結果によ）必要デユーティＤ！Ｉを出力
する。同様にして、モータＭｅの必要デユーティＤａも
出力される。
ータＭａの速度とエンコーダよシ計測した実際の速度と
の偏差によシ、演算した値を、必要なデユーティＤ４と
して、出力する。次に、選択信号ＳＳＧのデータを変え
、モータＭｍのエンコーダーＥｍのみマイクロコンピュ
ータＭＣＰＵに入力される様にし、モータＭ１１の速度
を計測し、演算結果によ）必要デユーティＤ！Ｉを出力
する。同様にして、モータＭｅの必要デユーティＤａも
出力される。
一方、第４図に示す様に電源をＯＮすると、発振器Ｏ８
Ｃは潜時パルスを発生し、分周器ＣＴ。
Ｃは潜時パルスを発生し、分周器ＣＴ。
も、常に、Ｎ分周されたパルス信号をＱ、よシ出力して
いる。分局信号ＱＮが出力されると、各７リツプ７０ツ
ブｌ！”Ｆａ 、ＦＦＭ −ＦＰｃのリセット端子几ム
、几ｍ、Ｒａにリセット信号が入力され、出力Ｑ、、Ｑ
、、ＱｃはｒＬＪとなり、トランジスタＴＲＡ、Ｔ几
、ＴＲａが［ＯＦ’Ｆ’ＪＬ、モータＭＡ１Ｍ膳、Ｍｃ
に連成がｒＯＦ’Ｌｉ”Ｊされる。
いる。分局信号ＱＮが出力されると、各７リツプ７０ツ
ブｌ！”Ｆａ 、ＦＦＭ −ＦＰｃのリセット端子几ム
、几ｍ、Ｒａにリセット信号が入力され、出力Ｑ、、Ｑ
、、ＱｃはｒＬＪとなり、トランジスタＴＲＡ、Ｔ几
、ＴＲａが［ＯＦ’Ｆ’ＪＬ、モータＭＡ１Ｍ膳、Ｍｃ
に連成がｒＯＦ’Ｌｉ”Ｊされる。
同時に、Ｎ分周出力ＱＮは、カウンタＣＴ＾。
ＣＴｍ 、ＣＴｃのロード端子ＬＡ、Ｌｍ 、Ｌｃへも
入力される。すると、カウンタＣＴＡ −ＣＴａ 。
入力される。すると、カウンタＣＴＡ −ＣＴａ 。
ＣＴｃには、マイクロコンピュータＭＣＰＵで計算され
た、各モータへの必要デユーティＤｈ 、 Ｉ）ａ −
１）ｃが常時出力されているので、その値ＤａｓＤＩ１
．ＤＣがプリセットされる。カウンタは、発掘器Ｏ８Ｃ
の信号がアップカウント端子Ｕ＾。
た、各モータへの必要デユーティＤｈ 、 Ｉ）ａ −
１）ｃが常時出力されているので、その値ＤａｓＤＩ１
．ＤＣがプリセットされる。カウンタは、発掘器Ｏ８Ｃ
の信号がアップカウント端子Ｕ＾。
Ｕｓ 、Ｕａに入力されているので、計数を始め、カウ
ントアツプすると、キャリー信号Ｃ＾ＩＣＩＩＣｃを出
力し、フリップフロップＦ Ｆ Ａ、 Ｆ Ｆ’ Ｂ。
ントアツプすると、キャリー信号Ｃ＾ＩＣＩＩＣｃを出
力し、フリップフロップＦ Ｆ Ａ、 Ｆ Ｆ’ Ｂ。
Ｆ？’ｃのセット端子に入力Ｓａ 、Ｓａ 、Ｓｃに入
力される。すると、トランジスタＴ Ｒ＾、ＴＲａ。
力される。すると、トランジスタＴ Ｒ＾、ＴＲａ。
ＴＲｃがｒＯＮＪ ｔ、、モータＮｌａ ＋ Ｎｌｉ
＋ Ｍｃに通電が開始され、次の分周出力ＱＮの出力信
号でｒＯＦＬｒＪする。これをくシ返し、速度の１ａす
御を行なう。モータＭＡ １Ｍｍ 、Ｍｅは設定速度、
実際の回転数共に異なるので、デユーティＤＡ。
＋ Ｍｃに通電が開始され、次の分周出力ＱＮの出力信
号でｒＯＦＬｒＪする。これをくシ返し、速度の１ａす
御を行なう。モータＭＡ １Ｍｍ 、Ｍｅは設定速度、
実際の回転数共に異なるので、デユーティＤＡ。
Ｄａ 、Ｄｃも異なシ、モードルへの通電時間も異なる
。
。
また、第３図に示す様に、モータを２台運転する場合、
１台運転する場合は、必要なモーぞのみ速度計測、デユ
ーティ計算を行なえば良い。
１台運転する場合は、必要なモーぞのみ速度計測、デユ
ーティ計算を行なえば良い。
８２図に示すカウンタおよび、フリップフロップ、分周
器、発振器は、マイクロコンピュータの一性能によって
は、内部で処理することも可能である。
器、発振器は、マイクロコンピュータの一性能によって
は、内部で処理することも可能である。
本発明によれば、ａ数台のモータの制御を１個のマイク
ロコンピュータで制御することができ、複数台制御の回
路を極めて小規模にすることができ、しかもデジタル処
理のため、耐ノイズ性に優れ、信頼性の高い制御回路を
提供することができる。
ロコンピュータで制御することができ、複数台制御の回
路を極めて小規模にすることができ、しかもデジタル処
理のため、耐ノイズ性に優れ、信頼性の高い制御回路を
提供することができる。
第１図は従来ＰＬ、［、制御方式のブロック図、第２図
は本発明による制御の回路図、第３図は同じくフローチ
ャートを示す図、第４図は同じくタイミングチャートを
示す図である口 ＭＡ 、 Ｍｍ 、 Ｍｅ ・・・モータ、ＥＡ ＠
Ｅ ｍ 、＠ ｈ Ｃ・・”エンコーダ、ＴＩ（ム、Ｔ
几ｍ、ＴＲｃ用トランジスタ、ＦＦＡ、ＦＦｉ＋ 、Ｆ
Ｆｃ・・・フリップフロップ、Ｑム＊ Ｑｍ ｓ Ｑｃ
・・・フリップ７０ツブの出力ｍ子、ＳＡ 、Ｓｍ 、
８ｃ・・・フリップフロップのセット入力端子、几＾、
ａｍ、几Ｃ・・・フリップフロップのリセット入力端子
、ＣＴａ 、 ＣＴ’ａ 、ＣＴｃ・・・カウンタ、Ｃ
＾、Ｃｍ 、Ｃｃ・・−カウンタのキャリー出力、Ｌム
＊ Ｌｍ 、Ｌｃ・・・カウンタのロード入力、Ｕａ
ｅ Ｕ−ｍ 、 Ｕｃ・・・カウンタのアップカウント
入力、ＣＴＤ・・・分局器、ＱＮ・・・分周器のＮ分周
出力、Ｐ・・・分周器の入力、Ｏ２０・・・発振器、Ｄ
ム、 Ｄ’ｉ＋ 、 ＤＣ・・・モータへのデユーティ
出力、ＭＣＰＵ・・・マイクロコンピュータ、ＤＳ・・
・データセレクター、ＳＳＧ・・・データ選択信号、Ｓ
ＷＡ 。
は本発明による制御の回路図、第３図は同じくフローチ
ャートを示す図、第４図は同じくタイミングチャートを
示す図である口 ＭＡ 、 Ｍｍ 、 Ｍｅ ・・・モータ、ＥＡ ＠
Ｅ ｍ 、＠ ｈ Ｃ・・”エンコーダ、ＴＩ（ム、Ｔ
几ｍ、ＴＲｃ用トランジスタ、ＦＦＡ、ＦＦｉ＋ 、Ｆ
Ｆｃ・・・フリップフロップ、Ｑム＊ Ｑｍ ｓ Ｑｃ
・・・フリップ７０ツブの出力ｍ子、ＳＡ 、Ｓｍ 、
８ｃ・・・フリップフロップのセット入力端子、几＾、
ａｍ、几Ｃ・・・フリップフロップのリセット入力端子
、ＣＴａ 、 ＣＴ’ａ 、ＣＴｃ・・・カウンタ、Ｃ
＾、Ｃｍ 、Ｃｃ・・−カウンタのキャリー出力、Ｌム
＊ Ｌｍ 、Ｌｃ・・・カウンタのロード入力、Ｕａ
ｅ Ｕ−ｍ 、 Ｕｃ・・・カウンタのアップカウント
入力、ＣＴＤ・・・分局器、ＱＮ・・・分周器のＮ分周
出力、Ｐ・・・分周器の入力、Ｏ２０・・・発振器、Ｄ
ム、 Ｄ’ｉ＋ 、 ＤＣ・・・モータへのデユーティ
出力、ＭＣＰＵ・・・マイクロコンピュータ、ＤＳ・・
・データセレクター、ＳＳＧ・・・データ選択信号、Ｓ
ＷＡ 。
Claims (1)
- １、それぞれエンコーダを備えたモータを制御し、それ
ぞれのエンコーダからの出力に基づいて、それぞれのモ
ータを予め設定された速度で運転させる装置を含むもの
において、セレクト信号にょシ、複数台の内制御しよう
とする１台のエンコーダ信号のみ有効とし、該モータの
速度を検出し、当該モータの速度制御を行ない、次に他
の制御しようとするエンコーダ信号のみを有効とし、該
モータの速度を検出し、当該モータの速度制御を行ない
、これらのステップを順次行うことを含むことを特徴と
するＤＣモータの複数台制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19416683A JPS6087687A (ja) | 1983-10-19 | 1983-10-19 | Ｄｃモ−タの複数台制御方法 |
| US06/662,012 US4644232A (en) | 1983-10-19 | 1984-10-18 | Method of and an apparatus for controlling a plurality of DC motors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19416683A JPS6087687A (ja) | 1983-10-19 | 1983-10-19 | Ｄｃモ−タの複数台制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6087687A true JPS6087687A (ja) | 1985-05-17 |
Family
ID=16320024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19416683A Pending JPS6087687A (ja) | 1983-10-19 | 1983-10-19 | Ｄｃモ−タの複数台制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6087687A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49128215A (ja) * | 1973-04-12 | 1974-12-09 | ||
| JPS57183295A (en) * | 1981-05-06 | 1982-11-11 | Hitachi Ltd | Speed controller |
-
1983
- 1983-10-19 JP JP19416683A patent/JPS6087687A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49128215A (ja) * | 1973-04-12 | 1974-12-09 | ||
| JPS57183295A (en) * | 1981-05-06 | 1982-11-11 | Hitachi Ltd | Speed controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4644232A (en) | Method of and an apparatus for controlling a plurality of DC motors | |
| EP0059727B1 (en) | Head position system for a disc data store | |
| JPH036745B2 (ja) | ||
| US20070241712A1 (en) | Method and apparatus for digital control of a motor | |
| JP2007151356A (ja) | モータ制御回路及びモータ制御方法 | |
| GB2025092A (en) | Electric motorspeed regulation | |
| JPS6087687A (ja) | Ｄｃモ−タの複数台制御方法 | |
| EP0572161B1 (en) | AGC with non-linear gain for PLL circuits | |
| JPH04121085A (ja) | ディジタルパルス処理装置 | |
| US4815013A (en) | Variable speed film transport interlock system and method using same | |
| JP2807710B2 (ja) | ディジタルサーボ制御装置 | |
| JPH11178380A (ja) | モータ速度制御装置 | |
| JPS61120213A (ja) | 位置決め制御装置 | |
| US4933881A (en) | Variable speed film transport interlock system | |
| EP0392023A1 (en) | Tape transport | |
| CA1097737A (en) | Digital pulse width inverter control systems | |
| EP0200314A2 (en) | Electric motor control system | |
| Agarwal et al. | Synthesis and performance of digitally controlled current source | |
| JPH0716555B2 (ja) | ミシン制御装置 | |
| JPH0113317B2 (ja) | ||
| JP3341499B2 (ja) | テープメディア再生装置 | |
| GB2089072A (en) | Phase locked loop motor control system | |
| JPH06258097A (ja) | 変位測定装置 | |
| JP2649513B2 (ja) | 高精度位置決め装置 | |
| KR0147344B1 (ko) | 브이씨알의 캡스턴 위상 제어 방법 |