JPS6084966A - スイツチングレギユレ−タ - Google Patents
スイツチングレギユレ−タInfo
- Publication number
- JPS6084966A JPS6084966A JP19136883A JP19136883A JPS6084966A JP S6084966 A JPS6084966 A JP S6084966A JP 19136883 A JP19136883 A JP 19136883A JP 19136883 A JP19136883 A JP 19136883A JP S6084966 A JPS6084966 A JP S6084966A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- wave
- switching
- switching regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、スイッチングレギュレータに関する。
従来例のスイッチングレギュレータには、第１図に示す
ものがある。このスイッチングレギュレータは、所定の
周波数で発振する発振回路１と、。
ものがある。このスイッチングレギュレータは、所定の
周波数で発振する発振回路１と、。
この発振回路１の出力を積分する回路２と、前記積分回
路１の出力をエラー電圧と比較しパルス列を発生する回
路３と、前記比較回路３の出力に応答してスイッチング
素子を駆動するプリドライブ段４と、プリドライブ段４
の出力により出力電流を直接スイッチング制御する手段
５と、前記スイッチング制御手段５の出力を平滑する手
段６と、同じく前記制御手段５の出力の一部と基準電圧
７４とを比較し、これらの間の誤差を増幅し前記エラー
電圧を出力する帰還回路７とを有する。平滑回路６はイ
ンダクタンス６１とコンデンサ６２とを含み、帰還回路
７は、平滑回路６の出力を分圧する抵抗７１．７２と、
この分電圧と基準電圧との誤差を増幅するエラーアンプ
７３とを含む。ところで、このスイッチングレギュレー
タは、第２図（、）に示すように発振回路１がら矩形波
出力Ｓ１を出力し、積分回路２はこの矩形波出力Ｓ１に
応答して第２図（ｂ）に示すような三角波出力Ｓ２を出
力する。比較回路３は三角波出力Ｓ２とエラー電圧Ｓ３
とを比較して第２図（ｃ）に示すような比較出力Ｓ４を
出力する。この比較出力Ｓ４はプリドライブ段４に与え
られ、このプリドライブ段４は第２図（ｄ）に示すよう
な出力Ｓ５を出力し、これによりスイッチング制御手段
５は出力電流をスイッチング制御して第２図（ｅ）に示
すような制御出力Ｓ６を平滑手段６に与える。このスイ
ッチング素子５は負荷電流を直接スイッチングするため
、大電流容量、高速スイッチング可能なパイボーラトラ
ンシ゛スタまたはＭＯＳ）ランジスタが望ましい。帰還
回路７は平滑手段６の平滑出力と基準電圧７４との差に
応じたエラー電圧Ｓ３を出力し、これにより出力Ｓ４の
スイッチングのパルス幅を制御して一定の出力電圧Ｖ
ｒｅｇが得られるよ、うにしている。ところが、このよ
うなスイッチングレギュレータでは電源電圧Ｖｃｃや出
力電圧Ｖ ｒｅｇ、負荷電流の大きさによってはエラー
アンプ７３の一方の入力端子への入力が変動し、これに
よりエラー電圧Ｓ３が第２図（ｂ）の破線や鎖線に示す
ように三角波Ｓ２のピークの絶対値近傍またはこれを越
えることにより比較出力Ｓ４の幅が極端に狭くなるかあ
るいはその逆にθつたり、または比較出力Ｓ４がハイレ
ベルかローレベルのままとなった場合には正常なスイッ
チング動作（オンオフ駆動）が行なえなくなる。即ち、
帰還回路のフィルタ時定数やループ利得の選びがたにて
エラー電圧Ｓ３にンッタ成分があるとき、負荷電流を制
御するスイッチング素子５の遅延によるスイッチング制
御幅の誤差、積分回路出力の三角波Ｓ２の不揃い、ノイ
ズ等によりスイッチングが異常を起こす。
路１の出力をエラー電圧と比較しパルス列を発生する回
路３と、前記比較回路３の出力に応答してスイッチング
素子を駆動するプリドライブ段４と、プリドライブ段４
の出力により出力電流を直接スイッチング制御する手段
５と、前記スイッチング制御手段５の出力を平滑する手
段６と、同じく前記制御手段５の出力の一部と基準電圧
７４とを比較し、これらの間の誤差を増幅し前記エラー
電圧を出力する帰還回路７とを有する。平滑回路６はイ
ンダクタンス６１とコンデンサ６２とを含み、帰還回路
７は、平滑回路６の出力を分圧する抵抗７１．７２と、
この分電圧と基準電圧との誤差を増幅するエラーアンプ
７３とを含む。ところで、このスイッチングレギュレー
タは、第２図（、）に示すように発振回路１がら矩形波
出力Ｓ１を出力し、積分回路２はこの矩形波出力Ｓ１に
応答して第２図（ｂ）に示すような三角波出力Ｓ２を出
力する。比較回路３は三角波出力Ｓ２とエラー電圧Ｓ３
とを比較して第２図（ｃ）に示すような比較出力Ｓ４を
出力する。この比較出力Ｓ４はプリドライブ段４に与え
られ、このプリドライブ段４は第２図（ｄ）に示すよう
な出力Ｓ５を出力し、これによりスイッチング制御手段
５は出力電流をスイッチング制御して第２図（ｅ）に示
すような制御出力Ｓ６を平滑手段６に与える。このスイ
ッチング素子５は負荷電流を直接スイッチングするため
、大電流容量、高速スイッチング可能なパイボーラトラ
ンシ゛スタまたはＭＯＳ）ランジスタが望ましい。帰還
回路７は平滑手段６の平滑出力と基準電圧７４との差に
応じたエラー電圧Ｓ３を出力し、これにより出力Ｓ４の
スイッチングのパルス幅を制御して一定の出力電圧Ｖ
ｒｅｇが得られるよ、うにしている。ところが、このよ
うなスイッチングレギュレータでは電源電圧Ｖｃｃや出
力電圧Ｖ ｒｅｇ、負荷電流の大きさによってはエラー
アンプ７３の一方の入力端子への入力が変動し、これに
よりエラー電圧Ｓ３が第２図（ｂ）の破線や鎖線に示す
ように三角波Ｓ２のピークの絶対値近傍またはこれを越
えることにより比較出力Ｓ４の幅が極端に狭くなるかあ
るいはその逆にθつたり、または比較出力Ｓ４がハイレ
ベルかローレベルのままとなった場合には正常なスイッ
チング動作（オンオフ駆動）が行なえなくなる。即ち、
帰還回路のフィルタ時定数やループ利得の選びがたにて
エラー電圧Ｓ３にンッタ成分があるとき、負荷電流を制
御するスイッチング素子５の遅延によるスイッチング制
御幅の誤差、積分回路出力の三角波Ｓ２の不揃い、ノイ
ズ等によりスイッチングが異常を起こす。
特に、制御出力Ｓ６のパルス幅が非常に短いときスイッ
チング素子５の遅延による制御幅広がりの性質から幅の
広いパルスと幅の狭いパルスとか交互に繰り返され安定
し、ｊｌな場合には１つおきに制御出力のパルスが欠落
してしまう場合がある。
チング素子５の遅延による制御幅広がりの性質から幅の
広いパルスと幅の狭いパルスとか交互に繰り返され安定
し、ｊｌな場合には１つおきに制御出力のパルスが欠落
してしまう場合がある。
ところが、一般に、周辺回路の悪影響を考慮し発振周波
数をある一定した値に選ぶ場合か多く、このようなパル
スの欠落は制御出力において更に低い周波数成分を発生
することとなる。これは、平滑回路でも完全にとりきれ
ないことがあ１）、電源を通じて新たな悪影響を与える
こととなる。
数をある一定した値に選ぶ場合か多く、このようなパル
スの欠落は制御出力において更に低い周波数成分を発生
することとなる。これは、平滑回路でも完全にとりきれ
ないことがあ１）、電源を通じて新たな悪影響を与える
こととなる。
本発明は、前記変動があっても常に正常なスイッチング
動作が行なえるようにすることを目的とする。
動作が行なえるようにすることを目的とする。
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第３図は、この実施例の回路図であり、第１図と
対応する部分には同一の符号を付す。第３図において、
１は発振回路、２は積分回路、３は比較回路、４はプリ
ドライブ段、５はスイッチング制御手段、６は平滑手段
、７は帰還回路である。この実施例は発振回路１の出力
を該出力の半サイクル毎に微分して波形整形する微分回
路８を有する。この微分回路８はこの微分により第１の
微分出力Ｓ７１を前記積分回路２の出力の最大ピーク時
に、また第２の微分出力Ｓ７２を前記積分回路２の出力
の最小ピーク時にそれぞれ出力する。また、この実施例
は、前記両微分出力Ｓ７１、Ｓ７２を前記比較回路３の
出力とともに前記スイッチング手段４に与えるゲート制
御回路９を有する。このゲート制御回路９はオア回路″
９１◆ と、イン八−タ回路９２と、アンド回路９３とを有する
。
する。第３図は、この実施例の回路図であり、第１図と
対応する部分には同一の符号を付す。第３図において、
１は発振回路、２は積分回路、３は比較回路、４はプリ
ドライブ段、５はスイッチング制御手段、６は平滑手段
、７は帰還回路である。この実施例は発振回路１の出力
を該出力の半サイクル毎に微分して波形整形する微分回
路８を有する。この微分回路８はこの微分により第１の
微分出力Ｓ７１を前記積分回路２の出力の最大ピーク時
に、また第２の微分出力Ｓ７２を前記積分回路２の出力
の最小ピーク時にそれぞれ出力する。また、この実施例
は、前記両微分出力Ｓ７１、Ｓ７２を前記比較回路３の
出力とともに前記スイッチング手段４に与えるゲート制
御回路９を有する。このゲート制御回路９はオア回路″
９１◆ と、イン八−タ回路９２と、アンド回路９３とを有する
。
次に、動作を第４図を参照しながら説明する。
第４図（、）は発振回路１の矩形波出力Ｓ１を示し、第
４図（ｌ］）は積分回路２の三角波出力Ｓ２を示す。
４図（ｌ］）は積分回路２の三角波出力Ｓ２を示す。
先ず、比較回路３に入力されるエラー電圧Ｓ３か第４図
（１〕）の実線に示すレベルにある場合は比較回路３の
比較出力Ｓ４中に微分回路８の第２微分出力Ｓ７２か含
まれるのでゲート制御回路９のオア回路９１の出力は比
較出力Ｓ ４があられれる。
（１〕）の実線に示すレベルにある場合は比較回路３の
比較出力Ｓ４中に微分回路８の第２微分出力Ｓ７２か含
まれるのでゲート制御回路９のオア回路９１の出力は比
較出力Ｓ ４があられれる。
また、インバータ回路９２の出力は第１微分出力Ｓ７１
を反転してなる出力であるので、アンド回路９３の出力
は前記比較出力Ｓ４があられれることになる。したかっ
て、この場合は従来例と同様になる。ところが、前記エ
ラー電圧Ｓ３のレベルか例えば第４図（１，）の破線に
まで下かってとだ場合には比較回路３の比較出力Ｓ４か
パルス幅が極端に長くなるかまたは完全にローレベルと
なってあられれなくなりオア回路９１の一方の入力部に
はこの比較出力Ｓ４が入力されなくなる。このような場
合、オア回路９１の他方の入力部には第２微分出力３７
２か入力されているのでアンド回路９３の一方の入力部
にはこの第２微分出力Ｓ７２か入力される。したがって
、アンド回路９３の出力部からは第２微分出力Ｓ７２が
出力Ｓ４゛（パルス幅は第２＠分出力Ｓ７２に等しい）
として出力され、プリドライブ段４はこの出力Ｓ４’に
よりオンオフ駆動され、スイッチング制御手段を駆動す
る。他方、前記エラー電圧Ｓ３のレベルが例えば第４図
（ｂ）の鎖線にまで」二がってきた場合には比較回路３
の比較出力Ｓ４はパルス幅が極端に長くなるかまたはす
べてハイレベルとなり、アンド回路９３の一方の入力部
にはハイレベルの期間か非常に長いかまたはすべてハイ
レベルの比較出力Ｓ４が入力されるが、その他方の入力
部にはインバータ回路９２の出力が入力される。したか
って、アンド回路９３の出力部からは第１微分出力Ｓ７
１を反転してなる出力Ｓ４゛（パルス幅の長さは発振回
路１の矩形波出力Ｓ１の１サイクルよりも第１徽分出力
３７１分たけみじかい）が出力される。
を反転してなる出力であるので、アンド回路９３の出力
は前記比較出力Ｓ４があられれることになる。したかっ
て、この場合は従来例と同様になる。ところが、前記エ
ラー電圧Ｓ３のレベルか例えば第４図（１，）の破線に
まで下かってとだ場合には比較回路３の比較出力Ｓ４か
パルス幅が極端に長くなるかまたは完全にローレベルと
なってあられれなくなりオア回路９１の一方の入力部に
はこの比較出力Ｓ４が入力されなくなる。このような場
合、オア回路９１の他方の入力部には第２微分出力３７
２か入力されているのでアンド回路９３の一方の入力部
にはこの第２微分出力Ｓ７２か入力される。したがって
、アンド回路９３の出力部からは第２微分出力Ｓ７２が
出力Ｓ４゛（パルス幅は第２＠分出力Ｓ７２に等しい）
として出力され、プリドライブ段４はこの出力Ｓ４’に
よりオンオフ駆動され、スイッチング制御手段を駆動す
る。他方、前記エラー電圧Ｓ３のレベルが例えば第４図
（ｂ）の鎖線にまで」二がってきた場合には比較回路３
の比較出力Ｓ４はパルス幅が極端に長くなるかまたはす
べてハイレベルとなり、アンド回路９３の一方の入力部
にはハイレベルの期間か非常に長いかまたはすべてハイ
レベルの比較出力Ｓ４が入力されるが、その他方の入力
部にはインバータ回路９２の出力が入力される。したか
って、アンド回路９３の出力部からは第１微分出力Ｓ７
１を反転してなる出力Ｓ４゛（パルス幅の長さは発振回
路１の矩形波出力Ｓ１の１サイクルよりも第１徽分出力
３７１分たけみじかい）が出力される。
したがって、この場合にも、ブ１７ ト’ライフ段４は
この出力Ｓ４’によ；リンオフ駆動される。−このよう
にし−ζ、この実施例によればエラー電圧ｓ３のレベル
がどのように変動しても微分回路８とゲート制御回路つ
とにより必ずスイッチング手段４をオンオフ駆動させる
ことができる。
この出力Ｓ４’によ；リンオフ駆動される。−このよう
にし−ζ、この実施例によればエラー電圧ｓ３のレベル
がどのように変動しても微分回路８とゲート制御回路つ
とにより必ずスイッチング手段４をオンオフ駆動させる
ことができる。
以上のように、本発明によれば一定の周波数を持つ三角
波または鋸歯状波を発生させる手段とこの三角波または
鋸歯状波出力とエラー電圧とを比較し、パルス波を発生
させる比較回路と出カバルス列により電源電流をスイッ
チング制御するスイッチング手段およびこれを平滑し出
方とする手段と、この平滑出力の一部を基準電圧と比較
し前記エラー電圧を発生するエラーアンプを具備したス
イッチングレギュレータにおいて、前記比較回路の出力
と三角波または鋸歯状波の頂点に同期したパルス列をゲ
ート制御回路に加え、前記ケ：−ト制御回路の出力をス
仁ンチング手段に加えるようにしたので、電源電圧や出
方電流が変動してエラー電圧のレベルかどのように変化
してもスイッチング手段を必ずオンオフ駆動させること
がでとることとなり、正常にスイッチングレギュレータ
を動作させることができる。尚、この微分回路出力のパ
ルス幅を効果のある範囲で充分に短かくすることにより
負荷電流の制御範囲の低下は殆ど起こらない。
波または鋸歯状波を発生させる手段とこの三角波または
鋸歯状波出力とエラー電圧とを比較し、パルス波を発生
させる比較回路と出カバルス列により電源電流をスイッ
チング制御するスイッチング手段およびこれを平滑し出
方とする手段と、この平滑出力の一部を基準電圧と比較
し前記エラー電圧を発生するエラーアンプを具備したス
イッチングレギュレータにおいて、前記比較回路の出力
と三角波または鋸歯状波の頂点に同期したパルス列をゲ
ート制御回路に加え、前記ケ：−ト制御回路の出力をス
仁ンチング手段に加えるようにしたので、電源電圧や出
方電流が変動してエラー電圧のレベルかどのように変化
してもスイッチング手段を必ずオンオフ駆動させること
がでとることとなり、正常にスイッチングレギュレータ
を動作させることができる。尚、この微分回路出力のパ
ルス幅を効果のある範囲で充分に短かくすることにより
負荷電流の制御範囲の低下は殆ど起こらない。
また、デート回路に付加する所定のパルス列は第１およ
び第２のパルス出力のいずれかだけでも効果かある。
び第２のパルス出力のいずれかだけでも効果かある。
第１図は、従来例の回路図、第２図は第１図の回路の動
作の説明に供する波形図、第３図は本発明の実施例の回
路図、第４図は第３図の回路の動作の説明に供する波形
図である。 １１９０発振回路、２１９．積分回路、３１．。 比較回路、４００．プリドライブ段、５２６．スイッチ
ング制御手段、６３１．平滑手段、７９．。 帰還回路、８０３．微分回路、９１８．デート制御回路 出願人 ローム株式会社 ＾ ＾ ＾ ＾ ＾ ｒｔｓ ｐ （１）−ｑ Φ ゝ′ −ノ ζノ −ノ −ノ
作の説明に供する波形図、第３図は本発明の実施例の回
路図、第４図は第３図の回路の動作の説明に供する波形
図である。 １１９０発振回路、２１９．積分回路、３１．。 比較回路、４００．プリドライブ段、５２６．スイッチ
ング制御手段、６３１．平滑手段、７９．。 帰還回路、８０３．微分回路、９１８．デート制御回路 出願人 ローム株式会社 ＾ ＾ ＾ ＾ ＾ ｒｔｓ ｐ （１）−ｑ Φ ゝ′ −ノ ζノ −ノ −ノ
Claims (4)
- （１）一定の周波数を持つ三角波または鋸歯状波を発生
させる手段とこの三角波または画面状波出力とエラー電
圧とを比較し、パルス波を発生させる比較回路と出力パ
ルス列により電源電流をスイッチング手段す゛るスイッ
チング手段およびこれを平滑し出力とする手段と、この
平滑出力の一部を基準電圧と比較し前記エラー電圧を発
生するエラーアンプを具備したスイッチングレギュレー
タにおいて、前記比較回路の出力、と三角波または鋸歯
状波の頂点に同期したパルス列をゲート制御回路に加え
、前記ゲート制御回路の出力をスイ・ンチング手段に加
えることを特徴とするスイ、ンチングレギュレー夕。 - （２）前記特許請求の範囲第１項に記載のスイ・ンチン
グレギュレータにおいて、スイ・ンチング手段には三角
波または鋸歯状波の上下の頂点に同期した所定のパルス
幅を持つパルス列を加えることによってスイッチングパ
ルスの最大幅および最小幅の制限を行なうスイッチング
レギュレータ。 - （３）前記特許請求の範囲第１項に記載のスイッチング
レギュレータにおいて、スイッチング手段には三角波ま
たは鋸歯状波の上または下の頂点に同期した所定のパル
ス幅を持つパルス列を加えることによってスイッチング
パルスの最大幅または最小幅の制限を行なうスイッチン
グレギュレータ。 - （４）前記特許請求の範囲第１項に記載のスイッチング
レギュレータにおいて、三角波または鋸歯状波を発生さ
せる手段は矩形波発振器出力の積分によりまた三角波ま
たは鋸歯状波の頂点に同期した所定のパルス幅を持つパ
ルス列は前記矩形波発振器出力の微分により発生させる
スイッチングレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191368A JPH0691738B2 (ja) | 1983-10-12 | 1983-10-12 | スイッチングレギュレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58191368A JPH0691738B2 (ja) | 1983-10-12 | 1983-10-12 | スイッチングレギュレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6084966A true JPS6084966A (ja) | 1985-05-14 |
| JPH0691738B2 JPH0691738B2 (ja) | 1994-11-14 |
Family
ID=16273417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58191368A Expired - Lifetime JPH0691738B2 (ja) | 1983-10-12 | 1983-10-12 | スイッチングレギュレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691738B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63206159A (ja) * | 1987-02-18 | 1988-08-25 | Nec Corp | スイツチング電源制御回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53101650A (en) * | 1977-02-16 | 1978-09-05 | Hitachi Ltd | Switching regulator |
-
1983
- 1983-10-12 JP JP58191368A patent/JPH0691738B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53101650A (en) * | 1977-02-16 | 1978-09-05 | Hitachi Ltd | Switching regulator |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63206159A (ja) * | 1987-02-18 | 1988-08-25 | Nec Corp | スイツチング電源制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691738B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4825144A (en) | Dual channel current mode switching regulator | |
| DE60204899D1 (de) | Invertoroszillatorschaltung mit niedrigem verbrauch | |
| US6025757A (en) | Piezoelectric oscillator circuit | |
| JPS6084966A (ja) | スイツチングレギユレ−タ | |
| EP1496608A2 (en) | Spindle motor drive controller | |
| JPH05127761A (ja) | 安定化電源回路 | |
| US4847549A (en) | Switching voltage regulator with stabilized loop gain | |
| JPH05219730A (ja) | 電源装置 | |
| JPS59114908A (ja) | 発振回路を有する集積回路装置 | |
| JPH06335238A (ja) | 電源装置 | |
| JP3296079B2 (ja) | バイアス回路 | |
| US6087903A (en) | Voltage-controlled oscillator with variable output frequency from oscillation circuit | |
| JP3212354B2 (ja) | 電圧形インバータ制御方法及びその装置 | |
| JP2000134690A (ja) | 超音波機器の出力制御装置 | |
| JPS62178171A (ja) | 高圧電源装置 | |
| JPH0279603A (ja) | 発振回路 | |
| JPH0733599Y2 (ja) | ステッピングモータ駆動装置 | |
| JPS6261110A (ja) | 直流安定化電源装置 | |
| JPH05207751A (ja) | インバータの制御装置 | |
| JP2001037229A (ja) | 交流電圧安定化装置 | |
| JP2005057919A (ja) | 電源装置 | |
| JPH04372570A (ja) | 降圧チョッパ回路 | |
| JPS63206159A (ja) | スイツチング電源制御回路 | |
| JPH084383B2 (ja) | 電圧変換装置 | |
| JPH02228107A (ja) | ゲート式リニアアンプのバイアス源回路及び発振回路 |