JPS6076137A - 半導体ペレツトの位置検出装置 - Google Patents
半導体ペレツトの位置検出装置Info
- Publication number
- JPS6076137A JPS6076137A JP18477583A JP18477583A JPS6076137A JP S6076137 A JPS6076137 A JP S6076137A JP 18477583 A JP18477583 A JP 18477583A JP 18477583 A JP18477583 A JP 18477583A JP S6076137 A JPS6076137 A JP S6076137A
- Authority
- JP
- Japan
- Prior art keywords
- bit pattern
- horizontal
- window
- circuit
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体ペレットの位置検出装置、特に金属製リ
ングに固定された粘着性シート上に一定間隔を保ちマト
リックス状に配列された半導体ペレットの位置決めおよ
びベレーノト列の傾き修正全行なうだめの半導体ペレッ
トの位置検出装置に関する。
ングに固定された粘着性シート上に一定間隔を保ちマト
リックス状に配列された半導体ペレットの位置決めおよ
びベレーノト列の傾き修正全行なうだめの半導体ペレッ
トの位置検出装置に関する。
〔従来技術〕
従来、１０． 半導体ペレット等の自動組立装置の中で
、特にＩＣ，半導体ペレット葡リードフレーム上に溶融
金箔又は銀ペースト１−媒介として固着させる装置（ダ
イボンディング装置）において。
、特にＩＣ，半導体ペレット葡リードフレーム上に溶融
金箔又は銀ペースト１−媒介として固着させる装置（ダ
イボンディング装置）において。
ペレットの位置決め認識方式として例えば％特願昭５６
−１２３２７１明細書記載の認識方法が提案されている
。
−１２３２７１明細書記載の認識方法が提案されている
。
この方法はＩＣ，半導体ベレツ）１−光学系全弁してＩ
ＴＶカメ２で撮歇し、得られた映像信号音ある一定の閾
値によシ２値化画像信号に変換し。
ＴＶカメ２で撮歇し、得られた映像信号音ある一定の閾
値によシ２値化画像信号に変換し。
第１図に示すようなベレット像ｌＯの４辺にＵ。
Ｄ、几、Ｌのウィンドウ全それぞれ配置し、各辺に設定
されたウィンドウ内の白ビツト計数（ＦＬ （以下２値
化画Ｓ信号の論理値“ｌ″を白ビット、論理値“０“全
黒ビットと称す。）會基準直と比較して、基準値以上ｔ
″（ＪＮ、それ以外ｆｊ）ＯＦＦとして、各ウィンド、
つの０Ｎ１０ＦＦ状態全判別し。
されたウィンドウ内の白ビツト計数（ＦＬ （以下２値
化画Ｓ信号の論理値“ｌ″を白ビット、論理値“０“全
黒ビットと称す。）會基準直と比較して、基準値以上ｔ
″（ＪＮ、それ以外ｆｊ）ＯＦＦとして、各ウィンド、
つの０Ｎ１０ＦＦ状態全判別し。
このＵ Ｎ１０ Ｆ Ｆの状態ｔもとに予め定められた
移動量、移動方向にベレット１−移動させて、４辺のウ
ィンドウがすべて（ＪＮと判定される状態にペレットの
粗位置決め全行なう。
移動量、移動方向にベレット１−移動させて、４辺のウ
ィンドウがすべて（ＪＮと判定される状態にペレットの
粗位置決め全行なう。
その後、第２図に示すよりにベレット像１０の４辺にＡ
、Ｂ、Ｃ，Ｄ、Ｅ、Ｆの各ウィンドウを設定し、これら
のウィンドウの内、ＡとＢ％ＣとＤ％ ＥとＦの各組の
ウィンドウ内の白ビツト計数値の差からそれぞれＸ方向
、Ｙ方向および角度θの修正移動量全算出し、精密位置
決めｔ行なう方法である。
、Ｂ、Ｃ，Ｄ、Ｅ、Ｆの各ウィンドウを設定し、これら
のウィンドウの内、ＡとＢ％ＣとＤ％ ＥとＦの各組の
ウィンドウ内の白ビツト計数値の差からそれぞれＸ方向
、Ｙ方向および角度θの修正移動量全算出し、精密位置
決めｔ行なう方法である。
しかしながら、第３図に示すような関係位置にＡ、Ｂ、
Ｃ，Ｄ、Ｅ、Ｆの各ウィンドウと半導体ベレッ）１０が
あるような場合、それぞれのウィンドウＡ、Ｂ、Ｃ，Ｄ
はＯＮと見なせることから粗位置決めは完了したものと
判定され、精密位置決めにおいてはウィンドウＡとＢ、
ＣとＤは平衡状態にあ凱ウィンドウＥとＦにおいて差が
生じていることから角度０の修正移動量が算出され。
Ｃ，Ｄ、Ｅ、Ｆの各ウィンドウと半導体ベレッ）１０が
あるような場合、それぞれのウィンドウＡ、Ｂ、Ｃ，Ｄ
はＯＮと見なせることから粗位置決めは完了したものと
判定され、精密位置決めにおいてはウィンドウＡとＢ、
ＣとＤは平衡状態にあ凱ウィンドウＥとＦにおいて差が
生じていることから角度０の修正移動量が算出され。
算出結果に応じて角度θを修正する誤紹識が生じる。従
って、従来方法では最初にペレツトと各ウィンドウとの
位置決めを必要とした。
って、従来方法では最初にペレツトと各ウィンドウとの
位置決めを必要とした。
また、従来方法によると、粘着性シート上のペレット列
が傾いた状態では、個々のベレットの位置決めに時間を
要し１必然的にトータルインテックスが長くなるという
ことから、初期のスタート位置となるペレ・・・トの位
置合わせ、及びペレット列の傾き全作業者がモニターテ
レビに写し出された画面をもとに調整全行なう必要があ
った。
が傾いた状態では、個々のベレットの位置決めに時間を
要し１必然的にトータルインテックスが長くなるという
ことから、初期のスタート位置となるペレ・・・トの位
置合わせ、及びペレット列の傾き全作業者がモニターテ
レビに写し出された画面をもとに調整全行なう必要があ
った。
〔発明の目的Ｊ
本発明の目的は１作業者にとって煩わしいペレット列の
傾きの調整や、ペレヅ）１−所定の位置に位置決めする
作業を解消するため、自動的に半導体ペレット群の中か
ら任意の半導体ペレッ）１−選択し所定の位置に位置決
めする位置修正装置、および更にペレット列の傾＠を修
正するためのペレット位置検出装置を提供するものであ
る。
傾きの調整や、ペレヅ）１−所定の位置に位置決めする
作業を解消するため、自動的に半導体ペレット群の中か
ら任意の半導体ペレッ）１−選択し所定の位置に位置決
めする位置修正装置、および更にペレット列の傾＠を修
正するためのペレット位置検出装置を提供するものであ
る。
本第１の発明によるとマトリックス状に配列された半導
体ベレッ）１−撮像する撮像装置と、該撮像装置よシの
アナログ映像信号全所定の閾値にて２値化画慮信号に変
換する２値化回路と、互に直交しその中心が一致するよ
う配置され２値化された画像信号の限定された領域内の
白及び黒の連なシ状態を水平方向と垂直方向にそれぞれ
抽出する友めの水平ビットパター／ウィンドウと垂直ビ
ットパターンウィンドウト、該垂直ビットパターンウィ
ンドウ内の白および黒の画像信号の連なり状態全垂直方
向に２値（“ｌ“、“０“）の連続パターンとして検出
するための垂直ビットパターン抽出回路と、前記水平ビ
ットパターンウィンドウ内の画像信号の白および黒の画
像の連なシ状態を水平方向に２値（“１ｍ、０“）の連
続パターンとして検出するための水平ビットパターン抽
出回路と、前記水平および垂直ビットパターン抽出回路
によシ得られた画像信号ｔもとに所定の演算処理を行な
う演算処理回路とを含むこと全特徴とする半導体ペレッ
トの位置検出装置が得、られる。
体ベレッ）１−撮像する撮像装置と、該撮像装置よシの
アナログ映像信号全所定の閾値にて２値化画慮信号に変
換する２値化回路と、互に直交しその中心が一致するよ
う配置され２値化された画像信号の限定された領域内の
白及び黒の連なシ状態を水平方向と垂直方向にそれぞれ
抽出する友めの水平ビットパター／ウィンドウと垂直ビ
ットパターンウィンドウト、該垂直ビットパターンウィ
ンドウ内の白および黒の画像信号の連なり状態全垂直方
向に２値（“ｌ“、“０“）の連続パターンとして検出
するための垂直ビットパターン抽出回路と、前記水平ビ
ットパターンウィンドウ内の画像信号の白および黒の画
像の連なシ状態を水平方向に２値（“１ｍ、０“）の連
続パターンとして検出するための水平ビットパターン抽
出回路と、前記水平および垂直ビットパターン抽出回路
によシ得られた画像信号ｔもとに所定の演算処理を行な
う演算処理回路とを含むこと全特徴とする半導体ペレッ
トの位置検出装置が得、られる。
本第２の発明によるとマトリックス状に配列された半導
体ペレッ）１−撮像する撮像装置と、撮像装置よルのア
ナログ映像信号を所定の閾値にて２値化画像信号に変換
する２値化回路と、互に直交しその中心が一致するよう
配置され２値化された画像信号の限定された領域内の白
及び黒の連なり状態全水平方向と垂直方向にそれぞれ抽
出するだめの水平ビットパターンウィンドウと垂直ビッ
トパターンウィンドウと、前記垂直ビットパターンウィ
ンドウ内の白および黒の画像信号の連なり状態を垂直方
向に２値（“ｌ”、“０°）の連続パターンとして検出
するための垂直ビットパター／抽出回路と、前記水平ビ
ットパターンウィンドウ内の画は信号の白および黒の画
像の連なり状態全水平方向に２値（１″、“０”〕の連
続パターンとして検出するための水平ビットパターン抽
出回路と、前記水平ビットパターンウィンドウと垂直ビ
ットパター７ウインドウの叉点と半導体ペレットの二値
化画像中心が位置合わせされた時に該半導体ベレットの
二値化画像の一辺上に位置するよう配置された複数個の
ウィンドウと、該複数個のウィンドウ内のそれぞれの白
ビツト計数値を得る計数回路と、前記水平および垂直ビ
ットパターン抽出回路および計数回路によシ得られた画
像信号をもとに所定の演算処理を行なう演算処理回路と
を含むことを特徴とする半導体ベレットの位置検出装置
が得られる。
体ペレッ）１−撮像する撮像装置と、撮像装置よルのア
ナログ映像信号を所定の閾値にて２値化画像信号に変換
する２値化回路と、互に直交しその中心が一致するよう
配置され２値化された画像信号の限定された領域内の白
及び黒の連なり状態全水平方向と垂直方向にそれぞれ抽
出するだめの水平ビットパターンウィンドウと垂直ビッ
トパターンウィンドウと、前記垂直ビットパターンウィ
ンドウ内の白および黒の画像信号の連なり状態を垂直方
向に２値（“ｌ”、“０°）の連続パターンとして検出
するための垂直ビットパター／抽出回路と、前記水平ビ
ットパターンウィンドウ内の画は信号の白および黒の画
像の連なり状態全水平方向に２値（１″、“０”〕の連
続パターンとして検出するための水平ビットパターン抽
出回路と、前記水平ビットパターンウィンドウと垂直ビ
ットパター７ウインドウの叉点と半導体ペレットの二値
化画像中心が位置合わせされた時に該半導体ベレットの
二値化画像の一辺上に位置するよう配置された複数個の
ウィンドウと、該複数個のウィンドウ内のそれぞれの白
ビツト計数値を得る計数回路と、前記水平および垂直ビ
ットパターン抽出回路および計数回路によシ得られた画
像信号をもとに所定の演算処理を行なう演算処理回路と
を含むことを特徴とする半導体ベレットの位置検出装置
が得られる。
２の発明の一実施例の構成図を示す。すな抄ち、ＩＴＶ
カメ２４０から出力されたアナログ映像信号は２値化回
路４１にて２値化画像信号に変換され、該２値化画慮信
号は水平ビットパターンウィンドウ回路４２．垂直ビッ
トパターンウィンドウ回路４３．ウィンドウ回路４４に
それぞれ入力する。
カメ２４０から出力されたアナログ映像信号は２値化回
路４１にて２値化画像信号に変換され、該２値化画慮信
号は水平ビットパターンウィンドウ回路４２．垂直ビッ
トパターンウィンドウ回路４３．ウィンドウ回路４４に
それぞれ入力する。
前記水平ビットパターンウィンドウ回路４２は第６図（
ｂ）に図示されたウィンドウ６１ｔ−設定して構成され
るものであり、設定されたウィンドウ６１内の２値化画
像の図形情報のみ全次段の水平ビットパターン抽出回路
４５に入力する。又、垂直ビットパターンウィンドウ回
路４３は第６図（ｂ）に図示されたウィンドウ６２′ｔ
−設定して構成されるものであり、設定されたウィンド
ウ６２内の２値化画像の図形情報のみを次段の垂直ビッ
トパターン抽出回路４６に入力する。そして、ウィンド
ウ回路４４は第６図（ｂ）に図示されたウィンドウ６３
．６４ｔ″設定して構成されるものであシ、設定された
ウィンドウ６３．６４内の２値化画像の図形情報のみを
次段の計数回路４７に入力する。
ｂ）に図示されたウィンドウ６１ｔ−設定して構成され
るものであり、設定されたウィンドウ６１内の２値化画
像の図形情報のみ全次段の水平ビットパターン抽出回路
４５に入力する。又、垂直ビットパターンウィンドウ回
路４３は第６図（ｂ）に図示されたウィンドウ６２′ｔ
−設定して構成されるものであり、設定されたウィンド
ウ６２内の２値化画像の図形情報のみを次段の垂直ビッ
トパターン抽出回路４６に入力する。そして、ウィンド
ウ回路４４は第６図（ｂ）に図示されたウィンドウ６３
．６４ｔ″設定して構成されるものであシ、設定された
ウィンドウ６３．６４内の２値化画像の図形情報のみを
次段の計数回路４７に入力する。
水平ビットパターン抽出回路４５は入力された２値化画
像の図形情報の白、黒の連なシ状態を白を“ｌ“、黒を
“０”として水平方向に“１“。
像の図形情報の白、黒の連なシ状態を白を“ｌ“、黒を
“０”として水平方向に“１“。
“０”のビットパターン列として抽出する。又。
垂直ビットパターン抽出回路４６においても、水平ビッ
トパターン抽出回路４５と同様に、入力された２値化画
像の図形情報の白、黒の連なり状態を垂直方向にｌ“、
１０′″のとットバター／列として抽出する。計数回路
４７は２進カウ／りの集積回路を用い構成し、入力され
た２値化画像の図形情報の白ビットの個数を計数する。
トパターン抽出回路４５と同様に、入力された２値化画
像の図形情報の白、黒の連なり状態を垂直方向にｌ“、
１０′″のとットバター／列として抽出する。計数回路
４７は２進カウ／りの集積回路を用い構成し、入力され
た２値化画像の図形情報の白ビットの個数を計数する。
演算回路４８は、ＮＥＣＩＩμＦＤ８０８５ＡＤ 等の
集積回路を用いて構成した演算装置で、水平ビットパタ
ーン抽出回路４５． 垂直ビットパターン抽出回路４６
．計数回路４７の出力データをもとに、所定の演算処理
プログラムに従ってＸ、Ｙ。
集積回路を用いて構成した演算装置で、水平ビットパタ
ーン抽出回路４５． 垂直ビットパターン抽出回路４６
．計数回路４７の出力データをもとに、所定の演算処理
プログラムに従ってＸ、Ｙ。
σテーブルの移動量を算出するようにしたものである。
次に本発明の動作を図面を参照して更に詳しく説明する
。
。
第５図は前述した水平ビットパターン抽出回路４５、垂
直ビットパターン抽出回路４６による水平ビットバター
ｙ列、垂直ビットパターン列ｔ−抽出する状態を表わし
たものである。垂直ビットパターン列の抽出方法として
１図中垂直ビットパター／クィンドク６２の画家情報を
走査ライン方向（水平方向９図示Ｘｗ方向）の１走査線
ごとに白ビット（“ｌ“〕の個数を計数して、その計数
値を規定値１例えばＩ垂直ビットパターンウィンドウ幅
に相当する画素数の１ ／ ２の値、と比較して。
直ビットパターン抽出回路４６による水平ビットバター
ｙ列、垂直ビットパターン列ｔ−抽出する状態を表わし
たものである。垂直ビットパターン列の抽出方法として
１図中垂直ビットパター／クィンドク６２の画家情報を
走査ライン方向（水平方向９図示Ｘｗ方向）の１走査線
ごとに白ビット（“ｌ“〕の個数を計数して、その計数
値を規定値１例えばＩ垂直ビットパターンウィンドウ幅
に相当する画素数の１ ／ ２の値、と比較して。
規定値以上の場合を“１“、規定値未満の場合を０′″
として得られた“１１ ａｔｏ“のビットパターン列を
順次レジスタまたは、メモリ等に格納する。
として得られた“１１ ａｔｏ“のビットパターン列を
順次レジスタまたは、メモリ等に格納する。
次に、水平ビットパターン列の抽出方法として。
図中水平ビットパターンウィンドウ６１の画１象情報ｔ
″１ｆｆｉ査線上の各ビットの走査順に対応した６各の
番地に存在する白ビット（“ｌ“）全同一アドレス毎に
順次加算して行くことにより、各アドレス毎（垂直方向
９図示Ｙｗ方向）の白ビットの個数をめ、その個数を各
アドレス毎に規定値２例えばｌ水平ビットパターンウィ
ンドウ幅に相当する画素数の１／２の値と、比較して、
規定値以上の場合を“ビ、規定値未満の場合上“０“と
じて、順次レジスタまたはメモリ等に格納する。
″１ｆｆｉ査線上の各ビットの走査順に対応した６各の
番地に存在する白ビット（“ｌ“）全同一アドレス毎に
順次加算して行くことにより、各アドレス毎（垂直方向
９図示Ｙｗ方向）の白ビットの個数をめ、その個数を各
アドレス毎に規定値２例えばｌ水平ビットパターンウィ
ンドウ幅に相当する画素数の１／２の値と、比較して、
規定値以上の場合を“ビ、規定値未満の場合上“０“と
じて、順次レジスタまたはメモリ等に格納する。
図中、Ｐｖｓは１本発明にょシ抽出された垂直ビットパ
ターン列を示し、Ｐｈｘは本発明により抽出された水平
ビットパターン列を示す。
ターン列を示し、Ｐｈｘは本発明により抽出された水平
ビットパターン列を示す。
第６図（ａ）、 （ｂ）、 （Ｃ）は本実施例の動作説
明図で。
明図で。
第６図（ａ）、 （Ｃ）は半導体ペレットが位置決めさ
れる −前の状態を示し、第６図（ｂ）は半導体ペレッ
トが位置決めされた状態を示す。図中６０ Ｆｉ１半導
体ベレットの２値化画慮、６１は水平ビットパターンウ
ィンドウ、６２は垂直ビットパターンウィンドウを表わ
し、６３．６４はウィンドウ全表わす。
れる −前の状態を示し、第６図（ｂ）は半導体ペレッ
トが位置決めされた状態を示す。図中６０ Ｆｉ１半導
体ベレットの２値化画慮、６１は水平ビットパターンウ
ィンドウ、６２は垂直ビットパターンウィンドウを表わ
し、６３．６４はウィンドウ全表わす。
またＰｖｉは垂直ビットパターン抽出回路４６にて抽出
された垂直ビットパターン列、Ｐｈｘは水平ビットパタ
ーン抽出凹路４５にて抽出された水平ビットパターン列
をそれぞれ表わす。
された垂直ビットパターン列、Ｐｈｘは水平ビットパタ
ーン抽出凹路４５にて抽出された水平ビットパターン列
をそれぞれ表わす。
次にｂ第６図１８）、 ｌｂ、、 （Ｃ）ｔ−もとに３
ツＯＸ ｆ ｙプに分けて半導体ペレットの位置決め
方法について説明する。
ツＯＸ ｆ ｙプに分けて半導体ペレットの位置決め
方法について説明する。
山 水子ビットパターンウィンドウｓｔ内ｏ画僚信号を
水平ビットパターン抽出回路４５にて抽出した水平ビッ
トパターン列Ｐｌｕの中心（図中ｈｅ ）の論理値（“
１″、“０″）と。
水平ビットパターン抽出回路４５にて抽出した水平ビッ
トパターン列Ｐｌｕの中心（図中ｈｅ ）の論理値（“
１″、“０″）と。
垂直ビットパターンウィンドウ６２内の画家信号１−、
垂直ビットパターン抽出回路４６にて抽出した垂直ビッ
トパターン列ＰＹＩの中心（図中ｖｅ ）の論理値（１
”−”０”）の論理和をめる。そして、ヤの論理和か“
１″であれば、被位置決め対象となる半導体ペレットの
Ｉｍｍ倍信号一部分が水平ビットパターンウィンドウ６
１．垂直ビットパターンウィンドウ６２の交点下に位置
してしるものと判定し、論理和が“０“であれば、水平
ビットパターンウィンドウ６１と垂直ビットパター−ン
ウィンドウ６２の交点下に半導体べＶットの画家信号が
存在しないものと判定する。
垂直ビットパターン抽出回路４６にて抽出した垂直ビッ
トパターン列ＰＹＩの中心（図中ｖｅ ）の論理値（１
”−”０”）の論理和をめる。そして、ヤの論理和か“
１″であれば、被位置決め対象となる半導体ペレットの
Ｉｍｍ倍信号一部分が水平ビットパターンウィンドウ６
１．垂直ビットパターンウィンドウ６２の交点下に位置
してしるものと判定し、論理和が“０“であれば、水平
ビットパターンウィンドウ６１と垂直ビットパター−ン
ウィンドウ６２の交点下に半導体べＶットの画家信号が
存在しないものと判定する。
（リ 論理和が“１“の場合は、抽出された水平。
垂直ビットパターン列の中心の論理値がｌ“と検出され
た方向のビットパターン列についてのみ、そのビットパ
ターン列の中心から両側に“１′″が連続して′０“に
変化するまでのｌ“の個数上計数して、白の連続長をめ
る。その連続長金第６図（ａ）に示すよう垂直ビットパ
ターン列Ｐｖｓではその中心Ｗｅから両側の白の連続長
ｉＶｕ、Ｖｄとし、また水平ビットパターン列Ｐｔｕで
はその中心り、から両側の白の連続長をＨｎ−Ｈｔ、、
Ｌ−す入−ｒのＶｕ、 Ｖｄ、 ＨＲ，Ｈｔ カラ、下
記演算式（１）（２）ＩＣよシ、半導体ペレットの修正
移動量が算出される。
た方向のビットパターン列についてのみ、そのビットパ
ターン列の中心から両側に“１′″が連続して′０“に
変化するまでのｌ“の個数上計数して、白の連続長をめ
る。その連続長金第６図（ａ）に示すよう垂直ビットパ
ターン列Ｐｖｓではその中心Ｗｅから両側の白の連続長
ｉＶｕ、Ｖｄとし、また水平ビットパターン列Ｐｔｕで
はその中心り、から両側の白の連続長をＨｎ−Ｈｔ、、
Ｌ−す入−ｒのＶｕ、 Ｖｄ、 ＨＲ，Ｈｔ カラ、下
記演算式（１）（２）ＩＣよシ、半導体ペレットの修正
移動量が算出される。
また、抽出されたビットパターン列の中心が０“と検出
された方向には、半導体ベレットが存在しないものと見
なし、前述したＶｕ、 ＶｄまたはＨＲ，ＨＡＯ値ｔ″
ｏ”とｆる。
された方向には、半導体ベレットが存在しないものと見
なし、前述したＶｕ、 ＶｄまたはＨＲ，ＨＡＯ値ｔ″
ｏ”とｆる。
Ｙｕ −Ｖｄ
ｌＶＭｌ＝ヒーＴ−」 ・・・（１）
ｎ −Ｈｔ
ｌ ＨＭ ｌ ＝ １２−＋ ・・・（２）なお、修正
移動方向については、ＶｕとＶｄの値の大きい方、Ｈａ
とＨｔの値の大きい方と定める。又、前記修正移動方向
を下記のように符号付けしておく。すなわちＶｕの方向
ｔ−Ｘ＋、Ｖｄ Ｃ）方向ｋＸ＋、ＨＲＯ方向ｔＹ＋、
ＨＬの方向ｔ−Ｙ−と符号付けする。
移動方向については、ＶｕとＶｄの値の大きい方、Ｈａ
とＨｔの値の大きい方と定める。又、前記修正移動方向
を下記のように符号付けしておく。すなわちＶｕの方向
ｔ−Ｘ＋、Ｖｄ Ｃ）方向ｋＸ＋、ＨＲＯ方向ｔＹ＋、
ＨＬの方向ｔ−Ｙ−と符号付けする。
面 前述した演算式＋ＩＨ２）によシ得られたＩＶＭＩ
。
。
ＩＨＭＩの値全下記（３）（４）式に基づ＠ｖｉ、ｖｚ
と比較し平衡状態の有無を判定する。
と比較し平衡状態の有無を判定する。
ｌ ＶＭ ｌ ＜ Ｙｌ ＝１３）
Ｉ ＨＭ ｌ ＜ ＶＭ −（４）
但し、Ｖｌ、ＶＭは許容誤差の値となる例えば、ｌ、２
． ３などの極力小サイ値で、ｌ ＶＭ ｌ。
． ３などの極力小サイ値で、ｌ ＶＭ ｌ。
ＩＨＭＩがそれぞれＶｌ、 Ｖ２以下の時は補正の処理
は行なわない。
は行なわない。
＋３）、 ＋４）式の関係式が２式とも満たされないと
きは、不平衡状態にあるものと見なし、（１）式（２）
弐にで得られｆｔ：、、 ｌＶＭｌ 、１ＨＪｆ７）ｒ
ｆｉｋ４とに位置補正上行なう。すなわち＊ （９１１
えば、第６図１８）のような場合水平ビットパターン抽
出回路４５にて、２値化画像信号の白、黒の連な夛状態
を抽出した水平ビットパターン列Ｐｂ１の中心り、から
両側臼の連続長ｊｉＨｔ、 ＝２２、ＨＲ＝１７そして
、垂直ビットパターン抽出回路４６にて２値化画像信号
の白、黒の連なり状態を抽出した垂直ビットパターン列
Ｐｖ１の中心Ｗｅから両側臼の連続長ｆ Ｖ ｕ＝１２
．Ｖｄ＝２７とすると。
きは、不平衡状態にあるものと見なし、（１）式（２）
弐にで得られｆｔ：、、 ｌＶＭｌ 、１ＨＪｆ７）ｒ
ｆｉｋ４とに位置補正上行なう。すなわち＊ （９１１
えば、第６図１８）のような場合水平ビットパターン抽
出回路４５にて、２値化画像信号の白、黒の連な夛状態
を抽出した水平ビットパターン列Ｐｂ１の中心り、から
両側臼の連続長ｊｉＨｔ、 ＝２２、ＨＲ＝１７そして
、垂直ビットパターン抽出回路４６にて２値化画像信号
の白、黒の連なり状態を抽出した垂直ビットパターン列
Ｐｖ１の中心Ｗｅから両側臼の連続長ｆ Ｖ ｕ＝１２
．Ｖｄ＝２７とすると。
ＩＨ，１＝−Ｊ二１１＝ ２．５
１ ＶＭ ｌ ＝ ４１≦１ｉ ＝ ７． ｓとなり、
ｌＨＭｌ＝２．５．ｌＶＭｌ＝７．５とＶｌ＝ｌ、ｖ４
＝ｌと比較するとＩＨＭＩはＶｌ より、又ｌＶＭｌ
はｖ２より大きいので不平衡状態と判定すｔＬ、ｌＨＭ
Ｉ＝２．５． ｌＶＭｌ＝７．５が修正移動量となる。
ｌＨＭｌ＝２．５．ｌＶＭｌ＝７．５とＶｌ＝ｌ、ｖ４
＝ｌと比較するとＩＨＭＩはＶｌ より、又ｌＶＭｌ
はｖ２より大きいので不平衡状態と判定すｔＬ、ｌＨＭ
Ｉ＝２．５． ｌＶＭｌ＝７．５が修正移動量となる。
そして修正移動方向はＨＬ ＞ＨＲ，Ｖｄ ＞ Ｖｕ
テｊ：＋ルＣとからＹ−。
テｊ：＋ルＣとからＹ−。
Ｘ−の方向となる。
以上説明したような（１）、 （ＩＩ）、 ｔａの処理
を位置補正毎に繰り返し行ない、（３）、 （４３式の
関係式が満だされた所をもって平衡状態に達したものと
し、位置決め終了か否かの判定のため Ｖｔ＝Ｖｕ＋Ｖｄ Ｈｚ＝Ｈｕ＋Ｈｄ 全算出する。前記Ｖｔ、 Ｈｔの値を下記の（５）、（
６）式からＹａ、Ｗｂ、 ｈａ、 Ｔｈｂと比較し、半
導体ペレットの位置決めの終了、未終了を判定する。
を位置補正毎に繰り返し行ない、（３）、 （４３式の
関係式が満だされた所をもって平衡状態に達したものと
し、位置決め終了か否かの判定のため Ｖｔ＝Ｖｕ＋Ｖｄ Ｈｚ＝Ｈｕ＋Ｈｄ 全算出する。前記Ｖｔ、 Ｈｔの値を下記の（５）、（
６）式からＹａ、Ｗｂ、 ｈａ、 Ｔｈｂと比較し、半
導体ペレットの位置決めの終了、未終了を判定する。
ｖ ＠＜ Ｖ ｔ ＜ Ｖ ｂ＝・（５）ｈ ａ （Ｈ
Ａ ＜ ｈ ｂ −（６）但しｋ ％’ ａ 、 ｈ
ａはベレット外形寸法より定まる垂直方向、水平方向の
最小値、ｖｂ、ｈｂは、ベレットの傾き検出限界値から
定められる垂直方向。
Ａ ＜ ｈ ｂ −（６）但しｋ ％’ ａ 、 ｈ
ａはベレット外形寸法より定まる垂直方向、水平方向の
最小値、ｖｂ、ｈｂは、ベレットの傾き検出限界値から
定められる垂直方向。
水平方向の最大値で第６図（ｂ）に示されたｖｂ、 ｈ
ｂである。
ｂである。
（５）、 （６３式の関係が満たされたとき半導体ペレ
ットが位置決めされたものと判定され、第６図（ｂ）の
よりな状態となる。
ットが位置決めされたものと判定され、第６図（ｂ）の
よりな状態となる。
＋５）、 （６）式の関係又は（３）、 １４）式の平
衡条件が予め定められた処理回数、又は、一定の時間内
に完了しない場合は、半導体ペレットの位置決め不能と
判定し、隣接ベレットの位置にピッチ送シされる。
衡条件が予め定められた処理回数、又は、一定の時間内
に完了しない場合は、半導体ペレットの位置決め不能と
判定し、隣接ベレットの位置にピッチ送シされる。
次に、第６図（Ｃ）の様に抽出された水平ビットバター
ｙ列、垂直ビットパターン列の中心の論理値（“１′″
、Ｏ′″）の論理和か“０“の場合は、水平ピットパタ
ーン列Ｐ石の中心ｈｅ と垂直ビットパターン列Ｐｖｌ
の中心Ｖ６からそれぞれ両側のようにする。ノにおいて
、“０“（黒）から“Ｉ“（白）への変化点が存在する
方向のみを選択する。
ｙ列、垂直ビットパターン列の中心の論理値（“１′″
、Ｏ′″）の論理和か“０“の場合は、水平ピットパタ
ーン列Ｐ石の中心ｈｅ と垂直ビットパターン列Ｐｖｌ
の中心Ｖ６からそれぞれ両側のようにする。ノにおいて
、“０“（黒）から“Ｉ“（白）への変化点が存在する
方向のみを選択する。
そして、選択された各方向の内で、水平ビットパターン
列Ｐｈ１の中心ｈｅ、および垂直ビットパターン列Ｐｖ
ｌの中心Ｖｅから“０“が連続して。
列Ｐｈ１の中心ｈｅ、および垂直ビットパターン列Ｐｖ
ｌの中心Ｖｅから“０“が連続して。
“ｌ“に変化するまでの“０“の個数を計数して、その
計数値が最小値、言らなれば、黒の最短長を有する方向
を選定し、更に黒の最短長と、最初に“０“から“１０
に変化した時までの“０“を加算して得られた値を修正
移動量として算出する。
計数値が最小値、言らなれば、黒の最短長を有する方向
を選定し、更に黒の最短長と、最初に“０“から“１０
に変化した時までの“０“を加算して得られた値を修正
移動量として算出する。
この場合、同一長さの“０“の連続した最短長が２つ以
上存在するときは、優先順位の高い方に準じて一方向を
選択し、移動方向を定める。第６図に図示したＸ＋→Ｙ
−→Ｘ−→Ｙ＋の順にその優先度を定める。
上存在するときは、優先順位の高い方に準じて一方向を
選択し、移動方向を定める。第６図に図示したＸ＋→Ｙ
−→Ｘ−→Ｙ＋の順にその優先度を定める。
以上のような処理に基づ８、第６図（Ｃ）の、様な場合
、位置補正すべき黒の最短長はＸ−の方向に存在し、算
出された修正移動量をもとに半導体ペレッｌ−に移動せ
しめると１図中位置決め対象となる半導体ベレットの端
（図示Ｐ）が、水平ビットパターンウィンドウ６１と垂
直ビットパターンウィンドウ６２の交点下に位置決めさ
れる。
、位置補正すべき黒の最短長はＸ−の方向に存在し、算
出された修正移動量をもとに半導体ペレッｌ−に移動せ
しめると１図中位置決め対象となる半導体ベレットの端
（図示Ｐ）が、水平ビットパターンウィンドウ６１と垂
直ビットパターンウィンドウ６２の交点下に位置決めさ
れる。
このようにして、抽出された水平ビットパターン列、垂
直ビットバグ−７列の中心の論理匝（“１“、“０“）
の論理和が“０“の場合は、水平ビットパターンウィン
ドウ６１と垂直ビットバター／ウィンドウ６２の交点下
に、その交点よシ４方向の内で最短距離にある半導体ペ
レットの端が配置されるように半導体ペレッ）ｋ移動さ
せた後、前述した水平ビットバター７列と、垂直ビット
パターン列の中心値の論理和がｌ“となるアルゴリズム
に従って、半導体ペレットの位置決めがなされる。
直ビットバグ−７列の中心の論理匝（“１“、“０“）
の論理和が“０“の場合は、水平ビットパターンウィン
ドウ６１と垂直ビットバター／ウィンドウ６２の交点下
に、その交点よシ４方向の内で最短距離にある半導体ペ
レットの端が配置されるように半導体ペレッ）ｋ移動さ
せた後、前述した水平ビットバター７列と、垂直ビット
パターン列の中心値の論理和がｌ“となるアルゴリズム
に従って、半導体ペレットの位置決めがなされる。
以上が本第１の発明の実施例の動作の説明であるが、本
第２の発明では第１の発明の処理を行なった後次の処理
を行なう。すなわち半導体ペレットの位置決めが終了し
たら、半導体ペレットの傾き量θを算出する。それは、
半導体ペレットが位置決めされたと＠、半導体ペレット
慮の１辺に配置されるように第ｑ図（ｂ）に図示された
ウィンドウ６３とウィンドウ６４’に設定しておき、設
定されたウィンドウ６３とウィンドウ６４の領域内に占
める２値化画像の白ビット金計数回路４５にて計数する
。今計数したウィンドウ６３の白ビット計数値ｔ″Ｓム
、ウィンドウ６４の白ビツト計数値を８ｍ、 第６図（
ｂ）に示すようウィンドウ６３とウィンドウ６４０間隔
ｔＷ、ウィンドウ６３とウィンドウ６４の縦の長さ’ｔ
Ｈとすると、下記の計算式によシ、半導体ベレットの傾
き量０は算出される。
第２の発明では第１の発明の処理を行なった後次の処理
を行なう。すなわち半導体ペレットの位置決めが終了し
たら、半導体ペレットの傾き量θを算出する。それは、
半導体ペレットが位置決めされたと＠、半導体ペレット
慮の１辺に配置されるように第ｑ図（ｂ）に図示された
ウィンドウ６３とウィンドウ６４’に設定しておき、設
定されたウィンドウ６３とウィンドウ６４の領域内に占
める２値化画像の白ビット金計数回路４５にて計数する
。今計数したウィンドウ６３の白ビット計数値ｔ″Ｓム
、ウィンドウ６４の白ビツト計数値を８ｍ、 第６図（
ｂ）に示すようウィンドウ６３とウィンドウ６４０間隔
ｔＷ、ウィンドウ６３とウィンドウ６４の縦の長さ’ｔ
Ｈとすると、下記の計算式によシ、半導体ベレットの傾
き量０は算出される。
＃＝ｔＯｎ”’退旦
但し、１ｅｌ＝１８ムーＳＢｌ
なお、傾き方向十〇、−〇はＳＡとＳＢの大小によシ判
定され、８Ａ＞８ａ の場合＋〇、ＳＡ ＜８８の場合
−〇となる。
定され、８Ａ＞８ａ の場合＋〇、ＳＡ ＜８８の場合
−〇となる。
以上説明したように２本第１の発明によれば、半導体ペ
レットの位置を検出で＠１本第２の発明によると半導体
ベレット列の傾き量も検出され。
レットの位置を検出で＠１本第２の発明によると半導体
ベレット列の傾き量も検出され。
検出された量をもとに、位置と傾きの補正を施すことに
より、作業者にとって煩しかった半導体ペレットの位置
決め、更にはペレット列の傾きの調整が容易に達成でき
るすぐれた効果がある。
より、作業者にとって煩しかった半導体ペレットの位置
決め、更にはペレット列の傾きの調整が容易に達成でき
るすぐれた効果がある。
第１図、第２図は従来の方式による位置決め時のマスク
配置の説明図、第３図は半導体ペレットとマスクの配置
が不適切である為誤った位置決めがなされることを説明
した図、第４図は本発明の一実施例の構成図、第５図は
水平ビットパターン列と垂直ビットパターン列と全説明
する説明図、第６図（ａ）、 （Ｃ）は本発明において
半導体ペレットが位置決めされる前の状態を示した説明
図、第６図（ｂ）はＩ半導体ペレットが位置決めされた
状態を示した説明図である。 ４２・・・・・・水平ビットパターンウィンドウ回路。 ４３・・・・・・垂直ビットパターンウィンドウ回路、
４４・・・・・・マスク回路、４５・・・・・・水平ビ
ットパターン抽出回路、４６・・・・・・垂直ビットパ
ターン抽出回路、４７・・・・・・カウンタ回路、４８
・・・・・・論理演算回路、１０．６０・・・・・・ペ
レッ）像、６１・旧・・水平ビットパターンウィンドウ
、６２・旧・・垂直ピットバターンウィンドウ、Ｐｖｌ
・・・・・・垂直ビ、ソトバター７列、 Ｐｈｘ・・・
・・・水平ビットパターン列、Ｗｅ ・・・・・・垂直
ビットパターン列の中心、ｈｅ−・・・・・水平ビット
パターン列の中心、 Ｕ、Ｄ、几、ｂ・・・・・・粗位
置決め用マスク、 Ａ、Ｂ、 Ｃ，Ｄ、Ｅ、Ｆ・・・・
・・精密位置決め用マスク。 ｖ・５回 ）ｔ ｈ回
配置の説明図、第３図は半導体ペレットとマスクの配置
が不適切である為誤った位置決めがなされることを説明
した図、第４図は本発明の一実施例の構成図、第５図は
水平ビットパターン列と垂直ビットパターン列と全説明
する説明図、第６図（ａ）、 （Ｃ）は本発明において
半導体ペレットが位置決めされる前の状態を示した説明
図、第６図（ｂ）はＩ半導体ペレットが位置決めされた
状態を示した説明図である。 ４２・・・・・・水平ビットパターンウィンドウ回路。 ４３・・・・・・垂直ビットパターンウィンドウ回路、
４４・・・・・・マスク回路、４５・・・・・・水平ビ
ットパターン抽出回路、４６・・・・・・垂直ビットパ
ターン抽出回路、４７・・・・・・カウンタ回路、４８
・・・・・・論理演算回路、１０．６０・・・・・・ペ
レッ）像、６１・旧・・水平ビットパターンウィンドウ
、６２・旧・・垂直ピットバターンウィンドウ、Ｐｖｌ
・・・・・・垂直ビ、ソトバター７列、 Ｐｈｘ・・・
・・・水平ビットパターン列、Ｗｅ ・・・・・・垂直
ビットパターン列の中心、ｈｅ−・・・・・水平ビット
パターン列の中心、 Ｕ、Ｄ、几、ｂ・・・・・・粗位
置決め用マスク、 Ａ、Ｂ、 Ｃ，Ｄ、Ｅ、Ｆ・・・・
・・精密位置決め用マスク。 ｖ・５回 ）ｔ ｈ回
Claims (2)
- （１） マトリックス状に配列された半導体ペレットを
撮像する撮像装置と、該撮Ｕ装置よりのアナログ映像信
号を所定の閾値にて２値化画像信号に変換する２値化回
路と、互に直交しそ９中心が一致するよう配置され２＠
化された画像信号の限定された領域内の白及び黒の連な
夕状態を水平方向と垂直方向にそれぞれ抽出するための
水平ビットバター／ウィンドウと垂直ビットバター／ウ
ィンドウと、該垂直ビットパターンウィンドウ内の白お
よび黒の画像信号の連なル状態を垂直方向に２値（ｌ“
、０“）の連続パターンとして検出するための垂直ビッ
トパターン抽出回路と、前、記水平デッドパターンウィ
ンドウ内の画像信号の白および黒の画像の連なり状態を
水平方向に２値（“ｌ“、０“）の連続パターンとして
検出するための水平ビットパターン抽出回路と、前記水
平および垂直ビットパターン抽出回路により得られた画
像信号をもとに所定の演算処理を行なう演算処理回路と
ｔ含む仁と１１−特徴とする！Ｐ導体ベレットの位置検
出装置。 - （２） マトリックス状に配列された半導体ペレットを
撮像する撮像装置と、撮像装置よりのアナログ映像信号
を所定の閾値にて２値化画像信号に変換する２値化回路
と、互に直交しその中心が一致するよう配置され２値化
された画像信号の限定された領域内の白及び黒の連なり
状態全水平方向と垂直方向にそれぞれ抽出するための水
平ビットパターンウィンドウと垂直ビットパターンウィ
ンドウと、前記垂直ビットパターンウィンドウ内の白お
よび黒の画像信号の連なり状態を垂直方向に２値（１“
、“θ″）の連続パター／として検出するための垂直ビ
ットパターン抽出回路と、前記水平ビットパターンウイ
ンドウ内の画像信号の白および黒の画像の連なり状態を
水平方向に２値（“ｌ”、０“ンの連続パターンとして
検出するための水平ビットパターン抽出回路と、前記水
平ビットノくターンウィンドウと垂直ビットパターンウ
ィンドウの交点と半導体ペレットの二値化画像中心が位
置合わせされた時に該半導体ペレットの二値化画像の一
辺上に位置するよう配置された複数個のウィンドウと、
該複数個のウィンドウ内のそれぞれの白ビット計数値？
得る計数回路と、前記水平および垂直ビットパターン抽
出回路および計数回路により得られた画像信号ケもとに
所定の演算処理全行なう演算処理回路と金含むことｔ−
特徴とする半導体ペレットの位置検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18477583A JPS6076137A (ja) | 1983-10-03 | 1983-10-03 | 半導体ペレツトの位置検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18477583A JPS6076137A (ja) | 1983-10-03 | 1983-10-03 | 半導体ペレツトの位置検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6076137A true JPS6076137A (ja) | 1985-04-30 |
Family
ID=16159089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18477583A Pending JPS6076137A (ja) | 1983-10-03 | 1983-10-03 | 半導体ペレツトの位置検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076137A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62210638A (ja) * | 1986-03-11 | 1987-09-16 | Fujitsu Ltd | チツプ位置認識方法 |
| JPS6356934A (ja) * | 1986-08-28 | 1988-03-11 | Nikon Corp | アライメント装置 |
| JPH05259262A (ja) * | 1992-03-11 | 1993-10-08 | Nec Corp | 半導体ペレット配列状態の検出装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538061A (en) * | 1976-07-09 | 1978-01-25 | Mitsubishi Electric Corp | Automatic positioning apparatus of articles |
| JPS54105470A (en) * | 1978-02-06 | 1979-08-18 | Matsushita Electric Ind Co Ltd | Automatic wire bonding unit |
-
1983
- 1983-10-03 JP JP18477583A patent/JPS6076137A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS538061A (en) * | 1976-07-09 | 1978-01-25 | Mitsubishi Electric Corp | Automatic positioning apparatus of articles |
| JPS54105470A (en) * | 1978-02-06 | 1979-08-18 | Matsushita Electric Ind Co Ltd | Automatic wire bonding unit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62210638A (ja) * | 1986-03-11 | 1987-09-16 | Fujitsu Ltd | チツプ位置認識方法 |
| JPS6356934A (ja) * | 1986-08-28 | 1988-03-11 | Nikon Corp | アライメント装置 |
| JPH05259262A (ja) * | 1992-03-11 | 1993-10-08 | Nec Corp | 半導体ペレット配列状態の検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8144255B2 (en) | Still subtitle detection apparatus and image processing method therefor | |
| US4736443A (en) | Pattern discriminator | |
| US11521327B2 (en) | Detection target positioning device, detection target positioning method, and sight tracking device | |
| CN102595061A (zh) | 图像处理装置、图像处理方法和程序 | |
| US9779477B2 (en) | Image enlarging apparatus, image enlarging method, surveillance camera, program and recording medium | |
| EP0468652B1 (en) | Image processing apparatus and method | |
| JPH10198809A (ja) | 輪郭線トレーシング方法 | |
| US4628533A (en) | Pattern recognition apparatus | |
| JP4659793B2 (ja) | 画像処理装置及び画像処理方法 | |
| JPS6076137A (ja) | 半導体ペレツトの位置検出装置 | |
| US4866783A (en) | System for detecting edge of image | |
| US7532773B2 (en) | Directional interpolation method and device for increasing resolution of an image | |
| US10404936B2 (en) | Method and apparatus for processing video signal | |
| US20080165277A1 (en) | Systems and Methods for Deinterlacing Video Data | |
| US6181437B1 (en) | Image processing apparatus capable of producing images without jaggies at edges | |
| EP2261855A1 (en) | Detection of non-uniform spatial scaling of an image | |
| JPH04309078A (ja) | ビデオデータの動き検出装置および方法 | |
| US20120106648A1 (en) | Image processing device and video reproducing device | |
| US7215380B2 (en) | Method for detecting video frame types with median filtering | |
| JP6467940B2 (ja) | 画像処理装置、画像処理方法及びプログラム | |
| US11195251B1 (en) | Image processing apparatus and method capable of rapidly determining bounding box for motion objects without iteration | |
| US8358850B2 (en) | Determination method of edge direction | |
| WO2019066642A2 (en) | SYSTEM AND METHOD FOR DETECTION OF LICENSE PLATE | |
| JPH07200830A (ja) | 欠陥検査装置 | |
| CN110647866B (zh) | 一种检测文字笔画的方法 |