JPS6069752A

JPS6069752A - エラ−処理方式

Info

Publication number: JPS6069752A
Application number: JP58178463A
Authority: JP
Inventors: Teruo Aizawa; 相沢　照男
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1983-09-27
Filing date: 1983-09-27
Publication date: 1985-04-20
Also published as: JPS6367692B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（ａ）発明の技術分野本発明は、エラー検出結果を記憶するエラーランチ回路
を複数（１！Ｊ有し、且つ複数個のエラーラ・イチ回路
には固有のコードが定義されており、前記エラーコード
の組合せテーブルを利用して主原因となったエラーコー
ドを優先表示する情報処理装置のエラー処理方式に関す
る。

（ｂ）技術の背景情報処理装置の利用が高度化、複雑化して来るに従って
、情報処理装置の安定した稼働の維持が強く要請される
ように成って来た。情報処理装置の安定した稼働を維持
する為には、定期的な事前保守の確実な実行とエラー発
生時の早急な処理が要求される。しかし、エラー発生時
の早急な処理を行う為には、エラーの主原因を早急に発
見し処理することである。

従来の情報処理装置においても種々のエラー情報を出す
よう工夫されて来ているが、更に確実で的確なエラー情
報収集方法の実現が要望されている。

（Ｃ）従来技術と問題点情報処理装置のエラー処理方式で、従来実施されている
エラー表示方法の１つとして、エラー検出結果を記憶す
る複数のエラーラッチ回路を０１１１え。

その個々のエラーラッチ回路には固有のエラーコードが
定義されており、エラー検出時エラーランチ回路の状態
をスキャンアウト（試験及び保守の為に、正規の回路と
は別の回路を通してハードウェアの内部状態を一連のデ
ータとして収集すること）シ、エラーランチ回路の中で
エラーを検出したことを示している回路の中でエラーラ
ッチ回路に対応するコードの内置若番の１つのコードを
表示するエラー処理方式がある。

上記のようなエラー処理方式の場合、現在の情報処理装
置は高速なりロックで動作している為。

エラーを検出して情報処理装置の進行を停止するまでの
間にエラー検出がハードウェア的につぎつぎと伝播して
行き、その為に原因が１つであっても複数のエラーが検
出される可能性が高く、更に最若番の１つのコード表示
では、最初にエラーを検出した個所が的確に表示されな
いと言う欠点がある。

（ｄ）発明の目的本発明は、上記欠点を解消した新規なエラー処理方式を
提供することを目的とし、特にエラー処理方式にコード
組合せテーブルを定義し、このコード組合せテーブルと
発生した複数の１ラーコードと比較検索することにより
、複数個所で検出されたエラーの主原因を決定し、その
エラーラッチ回路に対応するコードを表示し、的確な故
障個所の情報を提供出来るエラー処理方式を実現するご
とにある。

（ｅ）発明の構成本発明は、エラー検出結果を記憶するエラーランチ回路
を複数個有し、且つ複数個のエラーラッチ回路には固有
のコードが定義されており２複数個のエラー検出時には
最若番エラーコーＦを表示する情報処理装置のエラー処
理方式であって、複数のエラーが発生した際に前記複数
のエラーの関連性を示す組合せテーブルと、前記組合せ
テーブルにより主原因となったエラーを検出して前記エ
ラーのエラーコードを表示優先コードとして決定する手
段とを設け、該表示優先コードを表示するようにするこ
とにより、的確な故障個所の情報を確保出来ることを特
徴とするエラー処理方式により達成することが出来る。

（ｆ）発明の実施例以下本発明を図面を参照して説明する。

第１図は本発明に係るエラー処理方式の一実施例を示す
。

図において、１はエラーランチ部、２はコード化処理部
、３はコード索引部、４はコード組合せテーブル、５は
表示部をそれぞれ示す。

尚■、■、■はコード化処理部２でコード化ささたエラ
ー情報、ａはコード組合せテーブル４の制御ピント部分
、ｂはコード組合せテーブル４の３つのパート部分を持
つコード部分、Ｃはコード部分すの第１バート部分、ｄ
はコード部分すの第２パート部分、ｅはコード部分すの
第３パート部分を示し、第１パート部分Ｃ〜第３バート
部分ｅは情報処理システム（図示してない）に対する影
響度の高いエラーコードから表示し５１つのコード組合
せテーブル４は制御ピント部分ａとコード部分すで構成
する項がｎ個で１つのコード組合せテーブル４を構成し
ているものとする。

又コード組合せテーブル４は情報処理システム（図示し
てない）毎に作成され、１つのコード組合せテーブル４
におけるｎ個からなる各項の組合せ順序は情報処理シス
テム（図示してない）により相違し１発生するエラーの
各情報処理システム（図示してない）に対する影響度に
より順番に組合せられる。従って、最初の項の第１パー
ト部分Ｃのエラーコードがその情報処理システム（図示
してない）における最重要度のエラーコードを示すこと
になる。

エラーコードは１６進数４桁で表示する。又制御ビット
ａは７桁で表示され、各桁の表示が“０”の場合は表示
なし、“１”の場合は表示在りを示す。制御ビットａの
１桁目はコート部分すに表示されているものの優先度合
を示し、２桁目はコード部分すに表示されるコードが１
ワード　（１列）以上続くことを示し、３桁目は続いて
いる表示コードがその列で終わることを示す。従って、
１列で終わる場合は″０″表示となる。４，５桁目は第
１パート部分Ｃの１ワード目のコードから２ワード目の
コードまでの範囲の連続コード番号を示し、６，７桁目
は第２パート部分ｄの１ワード目のコードから２ワード
目のコードまでの範囲の連続コード番号を示す。

次にコード組合せテーブル４で定義されている内容につ
いて数例を説明する。

〔例−１〕（制御ビットａ）：ｏｏｏｏｏｏ。

（コードｂ、第１バートＣ，）：００１０（Ｄ−Ｆｂ、
第２パートｄ、）：００１４（コードｂ、第３バー）ｅ
）：００００（説明）：これを基本型■とし、制御ビッ
トａ：ｏｏｏｏｏｏｏは第１パート部分Ｃのコード番号
が表示優先コードであることを示す。即ち、コード組合
せテーブル４を順番に索引してエラー発生コードが００
１０−００１４のパターンと一致すれば００１０のエラ
ーコードを表示する。

〔例−２〕（制御ビットａ）：０００００００（コードｂ、第１パートｃ）：００４−０（コードｂ、
第２パートｄ）：００５２（コードｂ、第３パートｅ）
：０００５（説明）：これを基本型■とし、コード組合
せテーブル４の００４０−００５２−０００５のパター
ンと一致するエラー発生コードであれば００４０のエラ
ーコードを表示する。

〔例−３〕（制御ビットａ）：１００００ｏ。

（コードｂ、第１パートＣ）：００２０（コードｂ、第
２パートｄ）：００００（コードｂ、第３パートｅ）：
０ＯＯＯ（説明）：制御ビットａ：１００００００は他
にいかなるエラーコードがあっても第１パート部分Ｃの
エラーコード００２０が最優先コードであることを示す
。尚制御ビン）ａ　：　１００００００で指定されるエ
ラーコードは特殊で少数のエラーコードであり主計算機
（図示してない）の中で他に一番影響を与えるハード部
分の障害を示す。又制御ビットａ：０００００００との
優先度は情報処理システム（図示してない）毎に相違す
るが、一般的に制御ピッ）ａ　：　０００００００は情
報処理システム（図示してない）から見て影響度の高い
障害、制御ビン）ａ　：　１００００００は情報処理シ
ステム（図示してない）の中の主計算機（図示してない
）の中で他に一番影響度の高いものを示す。

〔例−４〕（制御ビットａ）：０１０１０１０：００１０１０１（コードｂ、第１バー１−ｃ）：０２００　（１列）：
０２０３（２列）（コーＦｂ、第２バー　１−ｄ）　：　０４００　（１
列）：０４０２（２列）（：Ｉ−トｂ、第３バートｅ）：００００　（１列）：
００００（２列）（説明）：制御ビットａ：０１０１０１０：００１０１
０１は第１パートｃの第１ワード目（１列目）から第２ワー
ド目（２列目）の範囲のコード番号対第２パートｄの第
１ワード目（１列目）から第２ワード目（２列目）の範
囲のコード番号の組合せ、即ち０２００から０２０３対
０４００から０４０２のグループ間で組合せテーブル４
との一致コートをさがし、第１パートｃｏ２００〜０２
０３の内一番若いものを表示コードとする。

次に表示コード決定の経過を第１図により説明する。

尚本実施例は運用保守用に４ａＯｉｌＩされているザー
ビスプロセソサのプログラムにより実現されるものとす
る。

（ステップ−１）：エラーラッチ回路１の状態をスキャ
ンアウトして情報をコート化処理部２に収集する。

（ステップ−２）：収集したエラーラッチ回路１からの
情報により、エラーを検出しているエラーランチ回路１
のエラー情報をコード化処理部２でコード化する。尚本
実施例に示すコード化例はく０Ｆ３２＞　・　＜０ＣＯ
Ｉ＞　・　＜２０４２＞　とする。

本例のコード組合せテーブル４の定義は下記の通りであ
る。

（制御ビットａ＞　：０ＯＯ００００（コードｂ、第１パートＣ）：２０４２（コードｂ、第
２パートｄ）：０Ｆ３２（コードｂ、第３バートｅ）：
０ＣＯ１（ステップ−３）二次にコード化処理部２でコ
ード化された情報をコード索引部３に送り、コード化さ
れたエラー情報によって、コード組合せテーブル４を若
番項（１〜Ｎまでの項あり）から順番に索引する。

面この時制御ビットａの示す定義に従って索引する。又
制御ビットａの示ず定義は前述の通り第１パートＣのコ
ードを優先表示することを定義している。

（ステップ−４）：コード化された情報（く叶３２〉　
・　＜０ＣＯＩ＞　・　＜２０４２＞　）の全てが１つ
の項のテーブルコードと一致しなければ１次の項のテー
ブルに移り、順次索引して行（。

（ステップ−５）：コード化された情報（＜０Ｆ３２〉
　・　＜０ＣＯＩ）　・　＜２０４２＞　）の全てが１
つの項のテーブルコードと一致し、更にコードの数も一
致した時に索引は中止されテーブルの定義に従って。

表示コード＜２０４２＞を決定する。

（ステップ−６）：決定された表示コード＜２０４２〉
は表示部５に送られコード＜２０４２＞を表示する。

（ステップ−７）：コード化された情報（＜０Ｆ３２〉
　・　＜０ＣＯＩ＞　・　＜２０４２＞　）がＮ項まで
索引しても全てのテーブルと一致しなかった場合には９
点線で示すようにコード化された情報の中で最若番のコ
ード＜０ＣＯＩ＞が表示される。

尚コード化された情報が１個のみの場合は、テーブルを
索引することなくコード化された１個のコードが表示さ
れる。

（ｇ）発明の効果以上のように、複数個所で検出されたエラーの内最初に
エラーを検出した個所（エラーの主原因個所）を決定し
、そのエラー情報のコードを表示することにより、エラ
ーの主原因個所情報を的６（ｒに提供することが出来る
効果がある。

【図面の簡単な説明】

第１図は本発明に係るエラー処理機構の一実施例を示す
。図において、１はエラーランチ部、２はコード化処理部
、３はコード索引部、４はコード組合せテーブル、５は
表示部をそれぞれ示す。

Claims

【特許請求の範囲】

エラー検出結果を記憶するエラーラッチ回路を複数個有
し、且つ複数個のエラーランチ回路には固有のコードが
定義されており、複数個のエラー検出時には最若番エラ
ーコードを表示する情報処理装置のエラー処理方式であ
って、複数のエラーが発生した際に前記複数のエラーの
関連性を示す組合せテーブルと、前記組合せテーブルに
より主原因となったエラーを検出して前記エラーのエラ
ーコードを表示優先コードとして決定する手段とを設け
、該表示優先コードを表示するようにしたことを特徴と
するエラー処理方式。