JPS606826A - 放電記録計 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、放電記録割に係り、さらに詳しくいえば、
放電記録紙の送り方向と直交する方向に並設された多数
の放電電極を有する放電記録泪に関するものである。

本出願人は、この種の多針電極型放電、ｉｉｌ！録橿に
ついてすでにいくつかの出願をしている。そのうちの例
えば特願昭５５−６５７４７号（特開昭５６−１６１１
７６号）には、多針電極通電制御素子（サイリスタ）を
順番に走査するための計数器と、逐次比較型Ａ／Ｄ変換
器とを用い、このＡ／Ｄ変換器の変換終了後に上記計数
器の計数を開始し、Ａ／Ｄ変換器の出力とｉｌ数器とを
比較し、その一致時点で上記サイリスタに発色信号を供
給する記録電極の選択方式が開示されている。これによ
れば、デジタル処理のみにて記録電極の選択を高速度に
行なうことができ、また、多チャンネル化、すなわち同
一時間軸上に複数の入力信号を重ね書きする上において
有利であるが、入力信号のサンプリング時間をより速め
て波形の再現性を高めるについては、次の点に留意する
必要がある。すなわち、上記サイリスタの走査速度を高
速化することにより、結果的にサンプリング時間の短縮
化が図れるのであるが、放電記録紙の安定発色には７μ
ｓ以上の電圧印加時間が必要であり、また、サイリスタ
の点弧に要する時間は人体において０．７〜１．０μｓ
である。さらには、記録紙の送り速度を１００ｃｍ／ｓ
と以上にする場合には、記録紙上において放電破壊を十
分に行なわせるための電流値が低速時の数倍に達する。

このため、サイリスタのターンオフ時間を十分に長くと
る必要があり、この時間が不足するとすべてのサイリス
タが導通状態のままとなり記録不能となる。

この発明は、上記した種々の制約を克服して、例えば毎
秒２００　ｃｍの速さで紙送りされる放電記録紙上に、
入力信号を高速かつ高精度に記録し得る放電記録計を提
供することにある。

以下、この発明を添付図面に示さオシた実施例を参照し
ながら詳細に説明する。

この放電記録計は、第１図のブロック図に示されている
ように、例えば６チヤンネルの信号を同時記録可能とす
るための６つの入力アンプユニソ１〜１と、この入力ア
ンプユニノＩ−］の各々に対応して接続された６つのア
ナログ入力パルス位置変換ユニット２と、タロツクパル
ス発振器を含みこのユニット２に対して動作制御信号を
出力するカウンタユニット３と、このカウンタユニノ１
−３と同期して作動し記録電極走査用の１−リガパルス
を発生するデコーダユニット４と、このユニット４の出
力側に接続された上記記録電極のためのヘッドドライバ
ユニット５と、上記各アナログ入力パルス位置変換ユニ
ット２の出力をパルス列としてヘッドドライバユニット
５に供給するオア回路６を含むパワースイッチユニット
７とを備えている。

なお、上記記録電極は、第３図において参照符号８で示
されており、この実施例では放電記録紙Ｐの紙送り方向
と直面する方向に沿って例えば０．５ｎｕｎピツチで２
００本並設されているものとする。

また、図示されていないがこの放電記録計は、記録紙Ｐ
を所定の速度で紙送りするための紙送りユニットを備え
ている。

上記アナログ入力パルス位置変換ユニツ１〜２は、デコ
ーダユニッ１−４により零位置から最大目盛位置（１９
９）の記録電極８が順次通電可能な状態に走査されてい
る場合において、カウンタユニット３の計数値と、アン
プユニット１を介して入力されるアナログ入力レベルと
が対応した時点で記録電極８を介して記録紙Ｐに記録電
流を供給するだめのパルスを発生するユニットであり、
Ａ／Ｄ変換器１０と、このＡ／Ｄ変換器１０の出力値を
一時的に保持するラッチ回路ＩＸと、ランチ回路１１に
保持された出力値とカウンタユニット３のＨ１数値とを
比較する比較回路１２と、この比較回路１２の出力を受
けて動作するワンショットマルチバイブレータ１３とか
ら構成されている。

上記カウンタユニツ１〜３は、クロックパルスを発生す
る発振器１４を含んでいる。この場合、」二記Ａ／Ｄ変
換器１０の出力はバイナリコード信号であるため、これ
を制御するカウンタもバイナリコード出力形のカウンタ
であることが望ましい。

そこでこの実施例においては、カウンタユニツ１〜３は
８ビツト２５６進のバイナリカウンタからなり、また、
クロックパルスの周波数は１．　ＯＭ　Ｉ−１ｚに設定
されている。したがって、このカウンタユニッ１〜３の
１計数周期は２５．６μｓである。

上記デコーダユニット４は、１０ｍ１−リガパルスを形
成してサイリスタ１５の各ゲートを順次走査し、これら
のサイリスタを通電可能にするためのものである。この
場合、」１記カウンタユニット３からのバイナリ出力を
１０進化しようとすると、一般には複雑なゲート回路を
必要とし、かつ、その変換時間も遅いため、その１〜リ
ガパルスと上記アナログ入力パルス位置変換ユニット２
から出力される印字指令用のパルスとの間に同期関係が
成り立たたなくなり、記録は不正確なものとなる。

そこでこの発明におけるデコーダユニット４においては
、第５図に示されているように、クロックパルスを直接
引数する例えば３個のＢＣＤカウンタ２０，２１．２２
と、これらのカウンタの計数出力を０番から１９９番ま
での記録電極８のおのおのに対応して２００個のトリガ
パルスに変換するＢＣＤ−１０進変換回路２３とを備え
ている。

すなわち、上記カウンタ２０ないし２２は１例えばカウ
ンタユニット３を介して端子ＣＰに加えられる発振器１
４からのクロックパルスを計数して、それぞれｘｉ、ｘ
ｌＯ，Ｘ１００の各桁の信号を出力するようにされたシ
ンクロナスカウンタであり、計数動作の一時停止あるい
はリセットなどは、例えば端子Ｓを介して加えられる制
御信吟によリカウンタユニット３と同期して行なわれる
ようになっている。

上記ＢＣＤ−１０進変換回路２３は、例えば図示しない
ＢＣＤ−１０進変換器と論理素子などで構成されており
、上記ＢＣＤカウンタから出力される１桁の信号０．］
、２．・・・・・９と２桁の信号０，１０，２０．・・
・・・９０と、３桁の信号０゜１００とがここで組み合
わされてＯから１９９までの２００個の信号に変換さｆ
Ｌる。これらの各信号は、上記０番から１９９番の各記
録電極８を走査するトリガパルスとしてヘット１−ライ
バユニット５へ出力される。

このように構成されたデコーダ二二ツｌ〜４によれば、
クロックパルスを高速で１０進化１−リガパルスに変換
できるので同期上の問題がなく、正確な信号記録が可能
である。

ここで、第２図のタイミングチャー１−を参照しながら
、アナログ入力パルス位置変換ユニット２とカウンタユ
ニット３との動作について説明する。

なお、同図において斜線又はドツトの表示部はデータ内
容が不変の状態を示いている。上記Ａ／Ｄ変換器１０は
例えば８ピツ１への逐次比較型Ａ／Ｄ変換器からなり、
カウンタユニット３の第１計数周期において計数値が「
０」のとき出力されるＡ／Ｄ変換指令信号により、アナ
ログ信号を８ビツトのデジタル信号に変換する。なお、
この変換に要する時間は約７．５μｓである。このＡ／
Ｄ変換値はラッチ回路１１に供給され、カウンタユニツ
１−の計数値が例えばｒ２４０Ｊ　となった時点でラッ
チ回路１１に読み込まれ保持される。このラッチ回路１
１に保持されたＡ／Ｄ変換値は、カウンタユニット３の
第２計数周期で比較回路１２によリカウンタユニット３
の計数値と比較され、その−数点でワンショットマルチ
バオブレータ１３が１．０μｓのパルスを発生する。Ａ
／、Ｄ変換器ＩＯはカウンタユニット３が第２の計数周
期に入りその計数値が「０」の時に再びＡ／Ｄ変換を行
ない、このＡ／Ｄ変換値は上記と同様にラッチ回路１１
に保持されたのち、カウンタユニット３の第３計数周期
においてその計数値と比較される。すなわち、このアナ
ログ入力パルス位置変換ユニット２においては、カウン
タユニツ１〜３の第ｎ　ｉｔ数同周期Ａ／Ｄ変換された
Ａ／Ｄ変換値はラッチ回路１１に一旦保持され、カウン
タユニツ１−３の第ｎ　＋１計数周期目に比較回路１２
にてその第ｎ　＋］　言１数周期の割数値と比較される
ことになる。この場合、カウンタユニット３の計数周期
は２５．６μｓであるが、このうち「０」からｒ１９９
Ｊまでの２００８１数期間は、これと連動して作動する
デコーダユニッ１〜４がそのＩ−リガパルスで記録電極
８を走査するために当てられており、残りのＥ５６」計
数期間（５，６μｓ）は休止期間に当てられている。こ
の休止期間はＡ／Ｄ変換器１０とラッチ回路１１間のデ
ータの入れ替えおよびｒｌ、９９Ｊ番目の記録電極８が
通電した場合の安定発色時間を補なうようにしている。

この実施例においては、上記カウンタユニット３の１計
数時間は０．１μｓであるが、この時間内にデコーダユ
ニット４からヘツ１−トライバユニット５の通電制御素
子であるサイリスタ１５のゲート（第３ゝ図参照）へト
リガパルスを供給しても、サイリスタ１５を確実に点弧
することが困難である。

このため、アナログ入力パルス位置変換ユニット２では
Ａ／Ｄ変換値とカウンタユニット３の計数値とが一致し
た時点で発生するワンショツ１−マルチバイブレータ１
３のパルスにより、このパルス発生期間である例えば１
．０μｓの間上記カウンタユニツ１〜３の動作を停止し
、その計数値を維持させる。これと同期してデコーダユ
ニット４屈走査をその時点で一時停止し、これにより、
サイリスタ１５は１．０μｓの点弧時間を得ている。こ
のため、上記カウンタユニッ１−３の１計数周期は、２
５．６＋０．９Ｘｎμｓ　（ｎ　：使用チャンネル数）
となり、６チヤンネル使用時においては、サンプリング
周期は３１μｓとなる。なお、上記の定数を０．９μｓ
としたのは、ワンショットマルチバイブレータ１３から
出力されるパルスの発生期間は１．０μｓであるが、カ
ウンタユニットット３から見た場合、その１．０μｓの
中に１計数時間０．１μＳが含まれていることによる。

次に、上記のパワースイッチュニッ１−７について説明
する。このユニツｌ−７の目的は、上記したカウンタユ
ニット３の動作によりデコーダユニット４を介して通電
可能となった記録電極８に安定発色を得る期間記Ｂ電流
を流すことと、パ、ワースイッチがオフとなった場合、
サイリスタ１５に十分なターンオフ時間を与えることに
ある。この安定発色に要する時間は放電記録紙の紙質、
すなわち発色性能にも関係するが、現在のところでは大
体において１０μｓの記録パルス印加時間を必要とする
。ところで１例えば６チヤンネル使用時に、その記録位
置が記録紙Ｐの全面にわたってほぼ均等に点在したと仮
定すると、記録パルスの［ＩＪは最大で２０＋Ｏ；９Ｘ
６＋１０＝３５．４μｓに達する。（なお、この式中給
１０μｓは１９９番目のサイリスタが選択された場合の
記録パルス印加時間である。）すなわち、カウンタユニ
ッｈ　３の計数周期である２５．６＋〇、９Ｘ６＝３１
μｓを越えることになり、この場合には最初に点弧され
た記録電極８には３５．４μｓの間記録電流が流れ続け
るばかりでなく、次の計数周期において最初に点弧され
る記録電極８の位置によってはそのサイリスタ１５は消
弧不可能となる。さらには、この状態において６チヤン
ネルの各入力が変動していたとすると、カウンタユニッ
ト３の１計数周期ごとに６本の記録電極が通電したまま
となり、３４周期で２００本のすべての記録電極８が通
電して記録計としての機能を失なう虞れがある。

そこで、この発明においては、上記した状態の発生を防
止するため、記録電極８とそれに対応するサイリスタ１
５とを例えば時系列順に５０本単位に４群に分け、その
群単位に１つのスイッチング素子を割り当てている。す
なわち、第３図に示されているように、上記ヘッドドラ
イバユニット５は、第１群５ａから第４群５ｄに分割さ
れており、これらの各群５８〜５ｄはそれぞれ大電力ス
イッチングトランジスタ１６ａ〜１６ｄを介して発色用
電源回路１７に接続されている。これに対応して、この
パワースイッチユニット７には、オア回路６から供給さ
れるパルス列をカウンタユニット３からの計数値に基い
て各群に振り分けるゲート回路１８と、このゲート回路
１８の出力側と上記したスイッチング１−ランジスタ］
、６ａ〜１６ｄの各ベースとの間に接続された４つのワ
ンショットマルチバイブレータ１９　ａ−１９ｄとを備
えている。

次に、このパワースイッチュニツ１−７の動作を第４図
に示されたタイミングチャートを参照しながら説明する
。なお、同図において斜線表示部分はカウンタユニッ１
へ３が計数動作を行なっている状態を示している。上記
したアナログ入力パルス位置変換ユニッ１〜２の各ワン
ショツ１−マルチバイブレータ１３から発生したパルス
はオア回路６を介してゲート回路１８の一方の入力端子
にパルス列として供給される。そこで、グー１〜回路１
８は、カウンタユニット３から他方の入力端子に加えら
れる計数値とオア回路６から供給されるパルス入力の時
点とによりそのパルス列を上記の如く４群に分けられた
記録電極８に応じて時系列順に振り分ける。このように
して分けられた信号により、４群のそれぞれに設けられ
たワンショットマルチバイブレータ１９ａ〜ｉ９ｄの該
当するものが１０μｓのパルスを発生し、このパルスの
発生期間中対応するスイッチングトランジスタがオンに
なる。

したがって、アナログ入力パルス位置変換ユニット２に
てＡ／Ｄ変換されたＡ／Ｄ変換値に相当する位置の記録
電極８にサイリスタ１５　（このサイリスタのゲートに
はデコーダユニット４から１．０ＩＩＳのトリガパルス
がかけられている。、）を介して記録電流が供給される
。なお、この実施例においては、ある１つのサイリスタ
１５に１．０μｓの１−リガパルスがかけられてそのサ
イリスクが導通状態になった場合、デコーダユニソ１〜
４は、上記したようにカウンタユニツ［・３ど同期して
その期間電極走査を一時停止し、他のサイリスタに０．
１μｓの１−リガパルスが出力されないようにして誤動
作防止がなされる。このように、ヘッドドライバユニッ
ト５を群単位に分けて、それぞれのスイッチングトラン
ジスタを互いに無関係にオン・オフさせることにより　
サイリスタのターンオフ時間を十分に長くとることがで
きる。より具体的に説明すると、例えば２チヤンネルを
使用している場合において、第１群５ａに属する第１位
置の記録電極と第５０位置の記録電極とが記録状態とな
った時には、５０本の記録電極の走査時間が５　／Ｊ　
Ｓ、２本の記録電極の点弧時間が０．９　Ｘ　２μｓ、
第５０位置の記録電極への記録パルス印加の残時間が９
μｓであるから、合計１５．８μｓとなる。

一方、２チャンネル時のカウンタユニツ１−３の１計数
周期は２５．６Ｘ０．９Ｘ２＝２７．４μｓであるから
、少なくとも１１．６μｓのターンオフ時間が得られる
。この１１．６μｓはターンオフとしては最小値であり
、この時間で十分にサイリスタを消弧することができる
。また、上記の説明から明らかなように、各群５ａ〜５
ｄの動作は互いに無関係であり、それぞれの群が前述し
たとおりのターンオフ時間を得ることができるため、き
わめて安定した記録動作を行なうことができる。

なお、上記実施例では、２００本の記録電極を５０本ず
つ４群に分けているが、この発明はこれに限定されるも
のではなく、例えば４０本ずつ５群に分けるようにして
もよい。また、スイッチングトランジスタ１６を制御す
るワンショク１〜マルチバイブレータ１９等のパルス発
生時間は、使用する放電記録紙の紙質や放電破壊に要す
る印加電流等に応じて適当に定めることができるもので
ある。

上記した実施例の説明から明らかなように、この発明に
よれば、記録電極の通電制御素子である例えばサイリス
タを上記の如く時系列順にしたがって、所定の数に群分
けするとともに、その各群ごとにスイッチング素子を接
続し、かつ、ゲート回路にてアナログ入力パルス位置変
換ユニットから出力される印字指令パルスをカウンタユ
ニットから供給される計数値との関係において上記各群
に属するスイッチング素子のいずれかに振り分けて該当
するスイッチング素子を一定時間オンさせるようにした
ことにより、他の群の動作状態とは無関係にサイリスタ
のターンオフ時間を十分に長くとることができる。また
、カウンタユニッ１−と同期して作動するデコーダユニ
ッ１−においては、クロックパルスをＢＣＤカウンタで
計数し、その出力から１０進化トリガパルスを得るよう
にしているので変換速度が速い。このため、１へリガパ
ルスと印字指令パルスとの同期要係が正確に保たれる。

したがって、安定した記録動作に加えて、サイリスタの
ターンオフ時間に制約されることなくより高速でかつ高
精度の記録が実現される。

【図面の簡単な説明】

第１図はこの発明による放電記録計の概略的なブロック
線図、第２図はその動作を説明するためのタイミングチ
ャーｈ、第３図はヘッドドライバユニットおよびパワー
スイッチユニットとが示されたブロック線図、第４図は
第３図のブロック線図に関するタイミングチャート、第
５図はデコーダユニッ１へのブロック線図である。 図中、１は入力アンプユニット、２はアナログ入力パル
ス位置変換ユニット、３はカウンタユニット、４はデコ
ーダユニット、５はヘッドドライバユニット、７はパワ
ースイッチュニッ１−１８は記録電極、１０はＡ／Ｄ変
換器、】１はラッチ回路、１２は比較回路、１３．１９
はワンショットマルチバイブレータ、１４はクロックパ
ルス発振器、】５はサイリスタ、１８はゲート回路、２
０゜２１．２２はＢＣＤカウンタ、２３はＢＣＤ−１０
進変換回路である。 特許出願人　日置電機株式会社 代理人　弁理士　大　原　拓　也

Claims (1)

1. 【特許請求の範囲】 連続的もしくは間欠的に送られる放電記録計の紙送り方
   向と直交する方向に沿って並設された多数の記録電極と
   、該記録電極の各々に接続されたサイリスタを含むヘッ
   ドドライバユニットと、所定周波数のクロックパイレス
   を発生する発振器と。 該発振器からのクロッ、クパルスを一定の計数周期で繰
   返し計数するカウンタユニットと、前記発振器からのク
   ロックパルスを１０進化して前記サイリスタの各々に順
   次トリガパルスを供給するデコーダユニットと、前記カ
   ウンタユニットの計数動作と同期してアナログ入力信号
   をデジタル信号に変換し、そのＡ／Ｄ変換値を前記カウ
   ンタユニットの各計数周期ごとにその計数値と比較して
   、一致した時点で印字指令パルスを出力するアナログ入
   力パルス位置変換ユニットと、前記印字指令パルスによ
   り前記ヘッドドライバユニットに対する記録電圧の印加
   をオンオフ制御するスイッチング素子を含むパワースイ
   ッチユニットとを備えてなる放電記録計において、 前記カウンタユニットはバイナリコート出力形カウンタ
   で構成されるとともに、前記デコーダユニットは、前記
   カウンタユニッ１−と同期して作動し前記発振器からの
   タロツクパルスをＲ１数してＢＣＤコードに変換するＢ
   ＣＤカウンタと、該１３　ＣＤカウンタからの計数出力
   により前記サイリスタ通電用のトリガパルスを形成する
   ＢＣＩ）−１０進変換回路とを有していることを特徴と
   する放電記録計。