JPS6065529A - スパッタリング用タ−ゲット - Google Patents

スパッタリング用タ−ゲット

Info

Publication number
JPS6065529A
JPS6065529A JP17295783A JP17295783A JPS6065529A JP S6065529 A JPS6065529 A JP S6065529A JP 17295783 A JP17295783 A JP 17295783A JP 17295783 A JP17295783 A JP 17295783A JP S6065529 A JPS6065529 A JP S6065529A
Authority
JP
Japan
Prior art keywords
target
target piece
film
silicon
piece
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17295783A
Other languages
English (en)
Inventor
Tamotsu Shimizu
保 清水
Katsuhiro Iwashita
岩下 克博
Hideki Tateishi
秀樹 立石
Hide Kobayashi
秀 小林
Masao Sakata
坂田 正雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17295783A priority Critical patent/JPS6065529A/ja
Publication of JPS6065529A publication Critical patent/JPS6065529A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はスパッタリングによってウェハ等の基板に合金
膜や化合物膜を形成するためのスパッタリング用ターゲ
ットに係り、特にメタルシリサイドを形成するのに好適
なスパッタリング用ターゲットに関するものである。
今日、mosmLsIのゲート電極材料には多結晶シリ
コンが一般的に用いられている。しかし信号伝達速度の
高速化をはかるためには。
多結晶シリコンの高いシート抵抗が大きな障害となる。
多結晶シリコンの比抵抗は、リン等の不純物を充分ドー
ピングしても、10Q/口 前後が限界である。
この様なことから、比抵抗の小さいモリプデーンやタン
グステン等の高融点金属のシリサイドがゲート電極材料
として用いられようとしている。こうした高融点金属シ
リサイド膜の形成方法としてはC7,D法やスパッタリ
ング法等が採用されており、特に膜形成が簡単なスパッ
タリング法が多用されている。スパッタリング法で高融
点金属シリサイドの膜を形成するには、一般に焼結法で
作られた高融点金属シリサイド製のターゲットを使用し
ている。しかしこのターゲットは焼結法で作られている
ため高純度化がU# L < 、ゲート電極の形成上大
きな問題となっている。そこで、高融点金属及びシリコ
ンのそれぞれ素材単体では、高純度化が容易に可能であ
ることから、今日、第1図、並びにそのA−A断面を描
いた第2図に示すごとく、高融点金属ターゲツト片1と
シリコンターゲツト片2とからなる複合的なターゲラ)
5を用いてスパッタリングを行ない、高融点金属シリサ
イド膜を形成している。
ここで簡単にプレーナマグネトロン型スパッタ電極につ
いて説明する。第6図は今日広く用いられている標準的
なスパッタ電極である。図においてカソードボックス6
内にE形の断面形状を有する如くに構成した永久磁石7
が配設されている。この永久磁石7の上面にはバッキン
グプレート4を介して成膜材料であるターゲット灸カ取
り付けられている。バッキングプレート4は、ターゲツ
ト片の機械的強度を補うと共に、その裏面が水冷され、
スパッタ時のターゲットの過熱を防止する。10は、冷
却水を給排するためのパイプである。カソードボックス
6には高圧直流電源(図示せず)により、高圧の負′眠
圧が印加されている。ターゲットの近傍にはアノード9
が設置され、アノード9はケーシング5に取り付けられ
、アース電位になっている。
カソードボックス6とケーシング5とは、絶縁物11に
よって・電気的に絶縁されている。
この様にターゲット5はバッキングプレート4を介して
負電圧が印加されている。
さて、第1図に示したように金属ターゲツト片1とシリ
コンターゲツト片2とによって構成された複合的な構造
のターゲット1においては、。
導体である金属部分のターゲツト片1を金属製のバッキ
ングプレート4にボルト締めし、半導体であるシリコン
ターゲツト片2を金属ターゲツト片1に形成したフラン
ジ部15で押えつけて固定している。このようにして金
属ターゲツト片1とシリコンターゲツト片2とがそれぞ
れバッキングプレート4に直接、導通して負電位を印加
されるようになっている。
上記の金属ターゲツト片1は一般に抵抗率が低く1例え
ばモリブデンの場合は比抵抗56×rΩ・aである。こ
のため該ターゲツト片1がバッキングプレート4に対向
している面は、接触状態が不均一であっても実用上等電
位面となる。
ところがシリコンターゲツト片2は金属に比して抵抗率
が大きい(例えばAIを5 X 10” a4含む場合
の比抵抗11.4X+0’Ω・α)。このため。
該シリコンターゲツト片2がバッキングプレート4に対
向している面において、双方の接触状態の不均一により
電位分布が一様とならない。
従ってソリコンタ−ゲット片2に対する負電位の印加状
態が変化する。この結果、ターゲットの破スパッタ面で
の電位状態が変化し、再現性のある安定したグロー放電
の維持が困難となる。
そして、シリコンターゲツト片2とバッキングプレート
4とを一様な圧力で直接、導通せしめることは欠配の理
由により実用上きわめて難かしい。すなわち、バッキン
グプレートとシリコンターゲツト片との接触状態は該タ
ーゲツト片の取り付は方に依存するだけでなく、スパッ
タリングによりターゲットの温度が上昇して変形シたり
、−1:た通常バンキングプレートは冷却水により冷却
されているが、その水圧を受けてバッキングプレートが
変形することによっても接触状態が変化する。したがっ
てバッキングプレートとシリコンターゲツト片との接触
状態を常に一定に保つことができず、結局、再現性のあ
る安定した放電を維持できない。
安定した放電が維持できないと、金属ターゲットとシリ
コンターゲットでのスパッタ率の変動が生じ、形成され
るシリサイド膜の金属とシリコンの組成比が変化し、安
定した膜質を得ることができない。
〔発明の目的〕
本発明は、ターゲットとバッキングプレートとの接触状
態に依存゛せず、ターゲットへの高電圧印加条件を常に
一定にして、再現性のある安定なグロー放電を行なわせ
、安定した膜質が得られるスパッタ用ターゲットを提供
することを目的とする。
〔発明の概要〕
上記の目的を達成するため1本発明は導体からなるター
ゲット部材と半導体からなるターゲット部材とを配設し
てなるスパッタリング用ターゲットにおいて、半導体か
らなるターゲット部材の被スパツタ面以外の面の少なく
とも一部分に導電膜を形成したことを特徴とする。
〔発明の実施例〕
第4図は本発明の1実施例を示し、従来装置における第
2図に対応する断面図である。
シリコンターゲツト片2がバッキングプレート4に接触
、導通している面に導電性の薄膜12を設ける。
本実施例は銅を蒸着せしめて上記の導電膜12を構成し
であるが1本発明を実施する場合に導電膜の材料は銅に
限られるものではなく半導体に比して格段に抵抗率の低
い材料を任意に選定することかでき1例えば金、銀など
も使用することができる。また、薄膜の形成方法につい
ても、塗布、無電解メッキ、溶射など、適宜の方法を選
定し得る。
シリコンターゲツト片2は金属ターゲツト片+[より縁
を押えつけるようにしてバッキングプレート4に取付け
てあり、その平面図は従来装置を描いた第1図と同様で
ある。
スパッタ操作の際、ターゲットはイオンの衝突により発
熱するので、ターゲツト片の長手方向は自由膨張できる
様にし、またシリコンターゲツト片と金属ターゲツト片
との間にはスキマ13を設け、ターゲツト片の熱膨張を
吸収している。
上述の実施例によれば、半導体からなるシリコンターゲ
ツト片2の底面に導電膜12が形成されているので、該
ターゲツト片2の取付状態や取付後の熱盃、および外力
(例えば冷却水圧や真空吸引)による変形の影響を受け
ることなく常に底面が等電位に保たれる。この結果、再
現性のある。安定したグロー放電を発生させることがで
き、この結果形成される膜の組成が安定し、膜質の良い
ものが得られる。
第5図は上記と異なる実施例を示す断面図である。シリ
コンターゲット片2′は、金属からなるターゲット基材
1′に対してアリ嵌合により取付けである。例えば基板
上にモリブデンシIJ サイドを形成する場合には上記
のターゲット基材1″を金属モリブデンで構成する。
シリコンターゲツト片2′の底面に導電膜12′を形成
する。本例における導電膜12′の形成方法や使用材料
については前例における導電膜12と同様である。ただ
し側面のテ〜パ部は、スパッタが進むにつれて露出する
のでこの面には導電膜を形成していない。本実施例の様
に金属ターゲット基材にシリコンターゲツト片を嵌合す
ると。
金属ターゲットの方が一般にシリコンよりも熱膨張率が
太きいため、スパッタによりターゲットが発熱しても、
シリコンターゲツト片に圧縮応力を与えて損傷せしめる
虞”れが無い。また。
加工に関してもシリコンターゲットにアリ溝を設けるこ
とは容易でないから金属ターゲツトにアリ溝を設けてそ
の中にシリコンターゲット片を挿入するのが適当である
第5図の実施例において金属ターゲット基材1′乞バツ
キングプレート4に取りつけるには。
第3図について説明したターゲツト片え8を用いろと好
都合である。
前述の実施例は金属ターゲットとシリコンターゲットと
によって構成される複合ターゲットについて述べたが1
本発明における半導体ターゲットはシリコンターゲット
に限らず、 Gt 。
GaAs 、 GaAsALなど各種の半導体と金属と
によって構成される複合ターゲットに適用することがで
きる。
さらに1本発明導体と半導体の各単一材料を配設してな
るスパッタリング用ターゲy)に適用が可能で、半導体
からなるターゲット部分の被スパツタ面以外の部分に導
電膜を形成し、半導体からなるターゲットの高電圧印加
部が等電位面になる様にすれば、同様の効果がある。
〔発明の効果〕
以上詳述したように1本発明を適用すれば。
ターゲットとバンキングプレートとの接触状態に依存せ
ず、ターゲットへの高電圧印加条件を常に一定にして、
再現性のある安定なグロー放電を行なわせ、安定した膜
質が得られるという優れた実用的効果を奏する。
【図面の簡単な説明】
第1図は従来のスパッタ用ターゲットの平面図、第2図
は第1図のA−A断面図、第3図はプレーナマグネトロ
ン型スパッタ電極の断面図第4図は本発明のスパッタリ
ング用ターゲットの1実施例の断面図、第5図は上記と
異なる実。 流側の断面図である。 1・・・金属ターゲット、2・・・シリコンターケント
。玄・・・ターゲット構造体、4.、、バッキングプレ
ート、5・・・ケーシング、6・・・カソードボックス
、7・・・永久磁石、8・・・ターゲット押え、9・・
・アノード、10・・・冷却水バイブ、11・・・碍子
、12・・・導電膜、13・・・スキマ、14・・・ボ
ルト。 代理人弁理士 高 橋 明 夫 第 / 団 第3囚 第40 3′ 第1頁の続き 0発 明 者 坂 1) 正 雄 横浜市戸塚区術研究
所内

Claims (1)

    【特許請求の範囲】
  1. 導体からなるターゲy)部材と半導体からなるターゲッ
    ト部材とを配設してなるスパッタリング用ターゲットに
    おいて、半導体からなるターゲット部材の被スパツタ面
    以外の面の少なくとも一部分に導電膜を形成したことを
    特徴とするスパッタリング用ターゲット。
JP17295783A 1983-09-21 1983-09-21 スパッタリング用タ−ゲット Pending JPS6065529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17295783A JPS6065529A (ja) 1983-09-21 1983-09-21 スパッタリング用タ−ゲット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17295783A JPS6065529A (ja) 1983-09-21 1983-09-21 スパッタリング用タ−ゲット

Publications (1)

Publication Number Publication Date
JPS6065529A true JPS6065529A (ja) 1985-04-15

Family

ID=15951494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17295783A Pending JPS6065529A (ja) 1983-09-21 1983-09-21 スパッタリング用タ−ゲット

Country Status (1)

Country Link
JP (1) JPS6065529A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63130771A (ja) * 1986-11-20 1988-06-02 Tokyo Electron Ltd スパツタ装置
US5066381A (en) * 1988-04-15 1991-11-19 Sharp Kabushiki Kaisha Target unit
GB2485603A (en) * 2010-11-22 2012-05-23 Plastic Logic Ltd Segmented target for vapour deposition process

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63130771A (ja) * 1986-11-20 1988-06-02 Tokyo Electron Ltd スパツタ装置
JPH0586475B2 (ja) * 1986-11-20 1993-12-13 Tokyo Electron Ltd
US5066381A (en) * 1988-04-15 1991-11-19 Sharp Kabushiki Kaisha Target unit
GB2485603A (en) * 2010-11-22 2012-05-23 Plastic Logic Ltd Segmented target for vapour deposition process
US9556509B2 (en) 2010-11-22 2017-01-31 Flexenable Limited Vapour deposition
GB2485603B (en) * 2010-11-22 2017-06-14 Flexenable Ltd Segmented target for vapour deposition process

Similar Documents

Publication Publication Date Title
US5331134A (en) Double-layered ceramic heater
US5897752A (en) Wafer bias ring in a sustained self-sputtering reactor
US4407708A (en) Method for operating a magnetron sputtering apparatus
JPH02297857A (ja) 伝導冷却マイクロチャネルプレート電子増倍装置
US11094514B2 (en) Rotatable sputtering target
JPS6065529A (ja) スパッタリング用タ−ゲット
US5126533A (en) Substrate heater utilizing protective heat sinking means
US3294661A (en) Process of coating, using a liquid metal substrate holder
KR20010015222A (ko) 구리 및 구리 합금 스퍼터링 타겟의 제조 및 접합 방법
JPH0215631B2 (ja)
JP3981967B2 (ja) 放熱性を有するプラズマエッチング用シリコン電極板
US3463715A (en) Method of cathodically sputtering a layer of silicon having a reduced resistivity
KR19980024894A (ko) 납땜 재료층을 갖는 반도체 바디
JPS59179784A (ja) スパツタ装置
JP4184829B2 (ja) 静電チャックの製造方法
CN100446649C (zh) 散热装置
JP4698055B2 (ja) 高周波マグネトロンスパッタリング装置
JPH02209476A (ja) スパッタリング方法
JP2001164361A (ja) スパッタリングターゲット冷却構造
GB2330591A (en) Sputtering cathode containing an elastomeric foil
JPS60161651A (ja) 半導体装置の製造方法
JPH0225987B2 (ja)
JPH11191534A (ja) ウエハ支持部材
JPS61104073A (ja) スパツタリング装置のスパツタガン
JP2613646B2 (ja) 低応力金属薄膜の形成方法