JPS60624B2 - インピーダンス―周波数変換回路 - Google Patents
インピーダンス―周波数変換回路Info
- Publication number
- JPS60624B2 JPS60624B2 JP6386377A JP6386377A JPS60624B2 JP S60624 B2 JPS60624 B2 JP S60624B2 JP 6386377 A JP6386377 A JP 6386377A JP 6386377 A JP6386377 A JP 6386377A JP S60624 B2 JPS60624 B2 JP S60624B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- impedance
- voltage
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Description
【発明の詳細な説明】
本発明は、インピーダンスの変化を直接発振周波数の変
化として敬出すことのできるインピーダンス一周波数変
換回路に関する。
化として敬出すことのできるインピーダンス一周波数変
換回路に関する。
従来より、あるインピーダンスの変化を基準となる他の
インピーダンスと比較する場合、一般にブリッジ等の形
で電圧差として取出すようにしていた。
インピーダンスと比較する場合、一般にブリッジ等の形
で電圧差として取出すようにしていた。
したがって、例えばテレメータリングのように、センサ
のインピーダンスの変化を無線、あるいは搬送電信等に
より遠隔地に伝送する場合は、前記電圧を周波数変換す
る必要があった。
のインピーダンスの変化を無線、あるいは搬送電信等に
より遠隔地に伝送する場合は、前記電圧を周波数変換す
る必要があった。
すなわち、２段階の変換操作（インピーダンス比→電圧
→周波数）が必要とされていたのである。
→周波数）が必要とされていたのである。
また、ＡＣブリッジ等によりインピーダンスの変化を検
出する場合は、（インピーダンス比→ＡＣ電圧→整流→
周波数）の３段階の変換操作が介在することになり、回
路構成が複雑になるのみならず、各々の変換段階におい
て変換誤差を生じ、全体として高精度を維持することが
困難であるという欠点があった。
出する場合は、（インピーダンス比→ＡＣ電圧→整流→
周波数）の３段階の変換操作が介在することになり、回
路構成が複雑になるのみならず、各々の変換段階におい
て変換誤差を生じ、全体として高精度を維持することが
困難であるという欠点があった。
さらに、この種の回路にあっては各回路部分のオフセッ
ト電圧やバイアス電流が最終出力段まで累積され、測定
等の誤差の原因となるとともに、これらは温度によるド
リフトを受けやすいので精度上からも問題点があった。
ト電圧やバイアス電流が最終出力段まで累積され、測定
等の誤差の原因となるとともに、これらは温度によるド
リフトを受けやすいので精度上からも問題点があった。
そこで本発明は、上記した事情に鑑みてなされたもので
あり、閉ループ中に積分回路と比較回路とを設け、さら
に前記両回路中に基準となる既知のインピーダンスと、
その変化を検出すべき可変インピーダンスを含む演算回
路を設け、インピーダンスの変化を直接周波数の変化と
して敬出すことのできる発振回路を構成するとともに、
前記比較回路には正帰還を施すことによって比較動作に
ヒステリシス特性をもたせ、これによってオフセット電
圧等の影響をほとんど無視できるようにして、高精度で
インピーダンス一周波数変換を行えるようにしたインピ
ーダンス一周波数変換回路を提供しようとするものであ
る。以下図面を参照して本発明の一実施例を説明する。
あり、閉ループ中に積分回路と比較回路とを設け、さら
に前記両回路中に基準となる既知のインピーダンスと、
その変化を検出すべき可変インピーダンスを含む演算回
路を設け、インピーダンスの変化を直接周波数の変化と
して敬出すことのできる発振回路を構成するとともに、
前記比較回路には正帰還を施すことによって比較動作に
ヒステリシス特性をもたせ、これによってオフセット電
圧等の影響をほとんど無視できるようにして、高精度で
インピーダンス一周波数変換を行えるようにしたインピ
ーダンス一周波数変換回路を提供しようとするものであ
る。以下図面を参照して本発明の一実施例を説明する。
第１図は、本発明の一実施例を示す回路構成図である。
ここでＯＰ，は反転増幅器で、抵抗Ｒ，ｔコンデンサＣ
，とともに積分回路１を構成している。また、ＯＰ２も
反転増幅器であり、可変インピーダンスな、帰還回路に
挿入された基準インピーダンスれにより演算増幅回路２
が構成されている。さらに、ＯＰ３は比較器であり、そ
の反転入力端子（一）には、前記演算増幅回路２の出力
が導入され、非反転入力端子（十）には、その抵抗比が
（１：ｎ−１）となる抵抗Ｒ２，Ｒ３により分割された
出力電圧が正帰還されて、ヒステリシス特性をもつ比較
回路３となっている。
ここでＯＰ，は反転増幅器で、抵抗Ｒ，ｔコンデンサＣ
，とともに積分回路１を構成している。また、ＯＰ２も
反転増幅器であり、可変インピーダンスな、帰還回路に
挿入された基準インピーダンスれにより演算増幅回路２
が構成されている。さらに、ＯＰ３は比較器であり、そ
の反転入力端子（一）には、前記演算増幅回路２の出力
が導入され、非反転入力端子（十）には、その抵抗比が
（１：ｎ−１）となる抵抗Ｒ２，Ｒ３により分割された
出力電圧が正帰還されて、ヒステリシス特性をもつ比較
回路３となっている。
この比較回路３の出力は、反転入力端子（一）に与えら
れる入力に応じて、ほぼ正負の電源電圧に等しいＶ＋、
Ｖ−の値のいずれかをとる。しかして上記構成において
、電源投入時比較器ＯＰ３の反転入力端子（一）に議導
された雑音等により、いま比較回路３の出力に第２図ａ
の期間Ｔ十に示すように正の電圧Ｖ＋が出力されている
とする。
れる入力に応じて、ほぼ正負の電源電圧に等しいＶ＋、
Ｖ−の値のいずれかをとる。しかして上記構成において
、電源投入時比較器ＯＰ３の反転入力端子（一）に議導
された雑音等により、いま比較回路３の出力に第２図ａ
の期間Ｔ十に示すように正の電圧Ｖ＋が出力されている
とする。
この場合、積分回路１の入力抵抗である抵抗Ｒ，に流れ
る電流ＩＲ，は、反転増幅器ＯＰ，のオフセット電圧を
ＯＶ，として次のようになる。また、前記反転増幅器Ｏ
Ｐ，の増幅度が充分大きい＊ものとすれば、積分コンデ
ンサＣ，に流れる電流ｌｃは、反転増幅器ＯＰ，の入力
バイアス電流をＩＢ，として、となる。
る電流ＩＲ，は、反転増幅器ＯＰ，のオフセット電圧を
ＯＶ，として次のようになる。また、前記反転増幅器Ｏ
Ｐ，の増幅度が充分大きい＊ものとすれば、積分コンデ
ンサＣ，に流れる電流ｌｃは、反転増幅器ＯＰ，の入力
バイアス電流をＩＢ，として、となる。
したがって、積分回路１の出力Ｖ，は次のようになる。
すなわち、積分回路１には、第２図ｂの期間Ｔ＋に示す
ように時間直線的に下降する傾斜電圧の出力Ｖ，が得ら
れる。一方、前記積分回路１の出力Ｖ，を入力とする演
算増幅回路２の出力Ｖ２は、インピーダンスＺｘ，れが
それぞれ抵抗分のみから構成されているとして、その抵
抗値をＲｘ，Ｒｃとすれば、となる。
ように時間直線的に下降する傾斜電圧の出力Ｖ，が得ら
れる。一方、前記積分回路１の出力Ｖ，を入力とする演
算増幅回路２の出力Ｖ２は、インピーダンスＺｘ，れが
それぞれ抵抗分のみから構成されているとして、その抵
抗値をＲｘ，Ｒｃとすれば、となる。
ここで、ＯＶ２は反転増幅器ＯＰ２のオフセット電圧、
ＩＢ２は入力バイアス電流である。
ＩＢ２は入力バイアス電流である。
すなわち、演算増幅回路２の出力Ｖ２は、第２図ｃの期
間Ｔ＋に示すように時間直線的に上昇する傾斜電圧とな
り、その傾斜は前記積分回路１の出力ｖ．の−母音とな
る。
間Ｔ＋に示すように時間直線的に上昇する傾斜電圧とな
り、その傾斜は前記積分回路１の出力ｖ．の−母音とな
る。
しかして、前記演算増幅回路２の出力Ｖ２が比較回路３
に与えられる。
に与えられる。
したがって時間直線的に上昇する前記演算増幅回路２の
出力Ｖ２が比較回路３の正側のスレシュホールド電圧Ｔ
Ｖ＋を超えると、比較回路３の出力Ｖ３の極性が反転し
、ほぼ負の電源電圧に等して出力Ｖ−となる。ところで
、前記正側のスレシュホールド電圧ＴＶ＋は、抵抗Ｒ２
，Ｒ３によって、その出力Ｖ３の三の電圧が比較器ＯＰ
３の非反転入力端子（十）に正帰還されていることから
、比較器ＯＰ３のオフセット電圧をＯＶ３として次のよ
うになる。
出力Ｖ２が比較回路３の正側のスレシュホールド電圧Ｔ
Ｖ＋を超えると、比較回路３の出力Ｖ３の極性が反転し
、ほぼ負の電源電圧に等して出力Ｖ−となる。ところで
、前記正側のスレシュホールド電圧ＴＶ＋は、抵抗Ｒ２
，Ｒ３によって、その出力Ｖ３の三の電圧が比較器ＯＰ
３の非反転入力端子（十）に正帰還されていることから
、比較器ＯＰ３のオフセット電圧をＯＶ３として次のよ
うになる。
．すなわち、本来的にいえば、比較回路３は、その入力
電圧がオフセット電圧ＯＶ３を超えた時点で直ちにその
出力を反転させるはずであるが、本発明の回路において
は、前記比較回路３に抵抗Ｒ２，Ｒ３により正帰還を施
すことによりその正帰還電圧分だけヒステリシス特性を
もつようになる。
電圧がオフセット電圧ＯＶ３を超えた時点で直ちにその
出力を反転させるはずであるが、本発明の回路において
は、前記比較回路３に抵抗Ｒ２，Ｒ３により正帰還を施
すことによりその正帰還電圧分だけヒステリシス特性を
もつようになる。
しかして、時間直線的に上昇する前記演算増幅器２の出
力Ｖ２が前記‘５｝式で与えられるスレシュホールド電
圧ＴＶ十を超えると、比較回路３は、今度は第２図ａに
期間Ｔ−として示すように負の電圧Ｖ−を出力する。
力Ｖ２が前記‘５｝式で与えられるスレシュホールド電
圧ＴＶ十を超えると、比較回路３は、今度は第２図ａに
期間Ｔ−として示すように負の電圧Ｖ−を出力する。
この負の電圧Ｖ−が積分回路１の入力の抵抗Ｒ，に導入
され、ここで積分されるので、第２図に示す期間Ｔ−に
おいては、前記積分回路１の出力Ｖ，は、前述と同様な
演算過程をたでつて「次のようになる。同様にして、演
算増幅回路２の出力Ｖ２は、となる。
され、ここで積分されるので、第２図に示す期間Ｔ−に
おいては、前記積分回路１の出力Ｖ，は、前述と同様な
演算過程をたでつて「次のようになる。同様にして、演
算増幅回路２の出力Ｖ２は、となる。
ここで前記比較回路３の出力Ｖ３が、第２図の期間Ｔ＋
における正の電圧Ｖ＋と逆極性の負の電圧Ｖ−となって
いるので、この期間Ｔ一においては、前記積分回路１の
出力Ｖ，は第２図ｂに示すように時間直線的に上昇する
傾斜電圧となり、また演算増幅回路２の出力Ｖ２は第２
図ｃに示すように時間直線的に下降する傾斜電圧となる
。
における正の電圧Ｖ＋と逆極性の負の電圧Ｖ−となって
いるので、この期間Ｔ一においては、前記積分回路１の
出力Ｖ，は第２図ｂに示すように時間直線的に上昇する
傾斜電圧となり、また演算増幅回路２の出力Ｖ２は第２
図ｃに示すように時間直線的に下降する傾斜電圧となる
。
しかして、前記演算増幅回路２の出力Ｖ２が比較回路３
の負のスレシュホールド電圧ＴＶ−を超えると比較回路
３の出力Ｖ３は正の電圧Ｖ＋に反転し、最初の状態に戻
る。このようにして発振状態が持続し、積分回路１と演
算増幅回路２からは第２図ｂ，ｃに示すように互いに逆
相で、かつ一定周期の鏡歯状波電圧が得られ、また比較
回路３からは第２図ａに示すような一定周期の矩形波電
圧が得られる。
の負のスレシュホールド電圧ＴＶ−を超えると比較回路
３の出力Ｖ３は正の電圧Ｖ＋に反転し、最初の状態に戻
る。このようにして発振状態が持続し、積分回路１と演
算増幅回路２からは第２図ｂ，ｃに示すように互いに逆
相で、かつ一定周期の鏡歯状波電圧が得られ、また比較
回路３からは第２図ａに示すような一定周期の矩形波電
圧が得られる。
次に前記発振出力の周期Ｔを求める。
周期Ｔは、第２図から明らかなように、前記比較回路３
の出力Ｖ３がＶ＋である期間Ｔ＋とＶ−である期間Ｔ−
との和である。また前記期間Ｔ十は、前記演算増幅回路
２の出力Ｖ２が負のスレッシュホールド電圧ＴＶ−から
正のスレシュホールド電圧ＴＶ十に達するまでの時間、
期間Ｔ−は、前記演算増幅回路２の出力Ｖ２が正のスレ
シュホールド電圧ＴＶ＋から負のスレシュホールド電圧
ＴＶ十に達するまでの時間として与えられる。
の出力Ｖ３がＶ＋である期間Ｔ＋とＶ−である期間Ｔ−
との和である。また前記期間Ｔ十は、前記演算増幅回路
２の出力Ｖ２が負のスレッシュホールド電圧ＴＶ−から
正のスレシュホールド電圧ＴＶ十に達するまでの時間、
期間Ｔ−は、前記演算増幅回路２の出力Ｖ２が正のスレ
シュホールド電圧ＴＶ＋から負のスレシュホールド電圧
ＴＶ十に達するまでの時間として与えられる。
そこで、第２図に示すように、前記演算増幅回路２の出
力が時間直線的に上昇する電圧であって、それがスレシ
ュホールド電圧ＴＶ＋に達する時間をｔ（Ｖ２十：ＴＶ
十）、負のスレシュホールド電圧ＴＶ一にある時間をｔ
（Ｖ２十＝ＴＶ−）とし、また前記演算増幅回路の出力
Ｖ２が時間直線的に下降する電圧であって負のスレシュ
ホールド電圧に達する時間をｔ（Ｖ２‐＝ＴＶ−）、正
のスレシュホールド電圧ＴＶ＋にある時間をｔ（Ｖ２‐
＝ＴＶ※※十）とすれば前記期間Ｔ＋、Ｔ一は次のよう
になる。
力が時間直線的に上昇する電圧であって、それがスレシ
ュホールド電圧ＴＶ＋に達する時間をｔ（Ｖ２十：ＴＶ
十）、負のスレシュホールド電圧ＴＶ一にある時間をｔ
（Ｖ２十＝ＴＶ−）とし、また前記演算増幅回路の出力
Ｖ２が時間直線的に下降する電圧であって負のスレシュ
ホールド電圧に達する時間をｔ（Ｖ２‐＝ＴＶ−）、正
のスレシュホールド電圧ＴＶ＋にある時間をｔ（Ｖ２‐
＝ＴＶ※※十）とすれば前記期間Ｔ＋、Ｔ一は次のよう
になる。
Ｔ十：ｔ（Ｖ２十＝ＴＶ十）−ｔ（Ｖ２十＝ＴＶ−）Ｔ
−ニｔ（ＶかニＴＶ−）−ｔ（Ｖ２−ニＴＶ＋）｝側し
かして、前記【４｝式の時間ｔに時間ｔ（Ｖ２十＝ＴＶ
十）・ｔ（Ｖ２十＝ＴＶ−）を代入し、時間ｔ（Ｖ２十
＝ＴＶ＋）・ｔ（Ｖ２十＝ＴＶ−）を求めれば次のよう
になる。
−ニｔ（ＶかニＴＶ−）−ｔ（Ｖ２−ニＴＶ＋）｝側し
かして、前記【４｝式の時間ｔに時間ｔ（Ｖ２十＝ＴＶ
十）・ｔ（Ｖ２十＝ＴＶ−）を代入し、時間ｔ（Ｖ２十
＝ＴＶ＋）・ｔ（Ｖ２十＝ＴＶ−）を求めれば次のよう
になる。
ｔ（Ｖが二ＴＶ＋）二（ＴＶ＋＋。
Ｖ２十・Ｂｉ２Ｒｘ）ｔ（Ｖ２十三ＴＶ−）ｉ（ＴＶ−
＋ＯＶ２十Ｉ Ｂ２Ｒｘ）したがって期間Ｔ＋は、 同様にして期間Ｔ−は 上記０２、０３式より、周期Ｔは次のようになる。
＋ＯＶ２十Ｉ Ｂ２Ｒｘ）したがって期間Ｔ＋は、 同様にして期間Ｔ−は 上記０２、０３式より、周期Ｔは次のようになる。
この０心式に前記｛５）、■式を代入して計算すれば周
期Ｔは次のようになる。ところで、前記比較回路３の出
力Ｖ３がとる正の電圧Ｖ＋と負の電圧Ｖ−をその絶対値
がほぼ等しく、極性のみ反対になるように設定すると、
すなわちＶ＋ごーＶ− ……０８
となる。
期Ｔは次のようになる。ところで、前記比較回路３の出
力Ｖ３がとる正の電圧Ｖ＋と負の電圧Ｖ−をその絶対値
がほぼ等しく、極性のみ反対になるように設定すると、
すなわちＶ＋ごーＶ− ……０８
となる。
また、反転増幅器ＯＰ，のオフセット電圧ＯＶ，及び入
力バイアス電流ＩＢ，は、きわめて小さく、ＯＶ，十Ｒ
，ＩＢｉ，《ＩＶ十 ｌといえる。
力バイアス電流ＩＢ，は、きわめて小さく、ＯＶ，十Ｒ
，ＩＢｉ，《ＩＶ十 ｌといえる。
したがって、前記０３式における（Ｖ＋＋Ｖ−）（ＯＶ
，十Ｒ，ＩＢｉ，）、ＯＶ，十Ｒ，ＩＢ！１、の項は無
視できるので、前記０９式は前記０８式を考慮して次の
ようになる。すなわち、発振周期Ｔは、０７）式に示す
ように比較回路３における正帰還回路の分割比ｎ、積分
回路１の時定数Ｃ，Ｒ，及び演算増幅回路２の抵抗比Ｒ
ｘ／Ｒｃのみに依存することになる。
，十Ｒ，ＩＢｉ，）、ＯＶ，十Ｒ，ＩＢ！１、の項は無
視できるので、前記０９式は前記０８式を考慮して次の
ようになる。すなわち、発振周期Ｔは、０７）式に示す
ように比較回路３における正帰還回路の分割比ｎ、積分
回路１の時定数Ｃ，Ｒ，及び演算増幅回路２の抵抗比Ｒ
ｘ／Ｒｃのみに依存することになる。
しかも前記肋式は各回路部分のオフセット電圧及びバイ
アス電流を考慮して導き出されたものであり、最終的に
得られた演算結果に、オフセット電圧及びバイアス電流
が発振周期を左右する要因として入り込んでいないこと
から、きわめて安定な発振動作が継続されることが期待
できるものである。
アス電流を考慮して導き出されたものであり、最終的に
得られた演算結果に、オフセット電圧及びバイアス電流
が発振周期を左右する要因として入り込んでいないこと
から、きわめて安定な発振動作が継続されることが期待
できるものである。
しかして、第１図に示す回路において、インピーダンス
次を基準のインピーダンス、公を可変インピーダンスと
して発振周期を測定することにより、インピーダンスの
比較をきわめて正確に行い得る。
次を基準のインピーダンス、公を可変インピーダンスと
して発振周期を測定することにより、インピーダンスの
比較をきわめて正確に行い得る。
したがって、例えばテレメータリング等を行う場合、被
測定体の変化をインピーダンスの変化として検出するセ
ンサを、インピーダンスＺｘとして用いることにより、
正確なテレメータリングが行われる。
測定体の変化をインピーダンスの変化として検出するセ
ンサを、インピーダンスＺｘとして用いることにより、
正確なテレメータリングが行われる。
しかもこの場合、インピーダンスの変化が直接発振周期
「すなわち発振周波数の変化として検出されるので、伝
送手段がきわめて容易になり、装置全体として高精度を
維持できるという特長を有する。ところで、上述した実
施例においては、インピーダンスな，Ｚｘを抵抗分のみ
から構成されている場合について説明したが、これは説
明を簡単に行うため‐ぐあり、前記インピーダンスＺｃ
，公はィンダクタンスあるいはキヤパシタンスを含んで
いても同様な効果が得られることは勿論である。
「すなわち発振周波数の変化として検出されるので、伝
送手段がきわめて容易になり、装置全体として高精度を
維持できるという特長を有する。ところで、上述した実
施例においては、インピーダンスな，Ｚｘを抵抗分のみ
から構成されている場合について説明したが、これは説
明を簡単に行うため‐ぐあり、前記インピーダンスＺｃ
，公はィンダクタンスあるいはキヤパシタンスを含んで
いても同様な効果が得られることは勿論である。
すなわち、上の構成によれば、インピーダンスＺｘ，な
に印加される電圧波形はそれぞれＶ，．Ｖ２にほぼ等し
く、比較的正弦波形に近い三角波となるので高調波分が
少く、Ｚｘ，Ｚｃがリアクタンスの時も、異常なスパイ
ク電流等の発生がなく、演算増幅器ＯＰ２にあまり広帯
域、大電流出力のものを要さずに精度を維持できる。そ
の他本発明は、上記し、かつ図面に示した実施例に限定
されることなく、その要旨を変更しない範囲で種々変形
して実施できるものである。
に印加される電圧波形はそれぞれＶ，．Ｖ２にほぼ等し
く、比較的正弦波形に近い三角波となるので高調波分が
少く、Ｚｘ，Ｚｃがリアクタンスの時も、異常なスパイ
ク電流等の発生がなく、演算増幅器ＯＰ２にあまり広帯
域、大電流出力のものを要さずに精度を維持できる。そ
の他本発明は、上記し、かつ図面に示した実施例に限定
されることなく、その要旨を変更しない範囲で種々変形
して実施できるものである。
以上述べたように、本発明は、積分回路と比較回路によ
って閉ループを構成し、この開ループ中に基準インピー
ダンスと可変インピーダンスを置くことによって前記可
変インピーダンスの変化が直接発振周波数の変化として
取出せるような発振回路を構成するとともに、前記比較
回路に正帰還をかけて、そのスレシユホールドレベルに
ヒステリシス特性をもたせるようにしている。したがっ
て、途中の変換操作を何ら経ずして、インピーダンスの
変化を直接周波数の変化として取出すことができるため
、テレメータリング等被測定量を周波数変化として取出
したい場合にはきわめて有効であり、高精度でインピー
ダンス変化の検出が可能となる。
って閉ループを構成し、この開ループ中に基準インピー
ダンスと可変インピーダンスを置くことによって前記可
変インピーダンスの変化が直接発振周波数の変化として
取出せるような発振回路を構成するとともに、前記比較
回路に正帰還をかけて、そのスレシユホールドレベルに
ヒステリシス特性をもたせるようにしている。したがっ
て、途中の変換操作を何ら経ずして、インピーダンスの
変化を直接周波数の変化として取出すことができるため
、テレメータリング等被測定量を周波数変化として取出
したい場合にはきわめて有効であり、高精度でインピー
ダンス変化の検出が可能となる。
また、比較回路がヒステリシス特性をもつことにより、
オフセット電圧等の温度ドリフトの影響を受けやすい要
因が変換結果に入り込まないようになるので、きわめて
安定した動作が期待でき、高精度のインピーダンス一周
波数変換が可能となるものである。
オフセット電圧等の温度ドリフトの影響を受けやすい要
因が変換結果に入り込まないようになるので、きわめて
安定した動作が期待でき、高精度のインピーダンス一周
波数変換が可能となるものである。
第１図は、本発明の一実施例を示す回路構成図、第２図
は同実施例の動作を説明するための図である。 １・・・・・・積分回路、２…・・・演算増幅回路、３
・・・・・・比較回路、Ｒ，〜Ｒ３……抵抗、Ｃ．……
コンデンサ、Ｚｘ・・・・・・可変インピーダンス、Ｚ
ｃ・・・・・・基準インピーダンス。 第１図 第２図
は同実施例の動作を説明するための図である。 １・・・・・・積分回路、２…・・・演算増幅回路、３
・・・・・・比較回路、Ｒ，〜Ｒ３……抵抗、Ｃ．……
コンデンサ、Ｚｘ・・・・・・可変インピーダンス、Ｚ
ｃ・・・・・・基準インピーダンス。 第１図 第２図
Claims (1)
- １ 積分器と、この積分器の出力側に設けられ２つのイ
ンピーダンスをその入力側および負帰還ループにそれぞ
れ接続した演算増幅器と、この増幅器の出力を２つのス
レシユホールドレベルにより弁別しその弁別結果に応じ
て出力極性が反転するように構成されその出力を前記積
分器の入力側に帰還する比較回路とからなるインピーダ
ンス一周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6386377A JPS60624B2 (ja) | 1977-05-31 | 1977-05-31 | インピーダンス―周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6386377A JPS60624B2 (ja) | 1977-05-31 | 1977-05-31 | インピーダンス―周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53149075A JPS53149075A (en) | 1978-12-26 |
| JPS60624B2 true JPS60624B2 (ja) | 1985-01-09 |
Family
ID=13241573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6386377A Expired JPS60624B2 (ja) | 1977-05-31 | 1977-05-31 | インピーダンス―周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60624B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62170756A (ja) * | 1986-01-24 | 1987-07-27 | Hitachi Ltd | エンジン制御装置 |
| JPS6451880U (ja) * | 1987-09-29 | 1989-03-30 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654367A (en) * | 1979-10-09 | 1981-05-14 | Kenji Machida | Impedance/voltage converting circuit |
-
1977
- 1977-05-31 JP JP6386377A patent/JPS60624B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62170756A (ja) * | 1986-01-24 | 1987-07-27 | Hitachi Ltd | エンジン制御装置 |
| JPS6451880U (ja) * | 1987-09-29 | 1989-03-30 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS53149075A (en) | 1978-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149231A (en) | Capacitance-to-voltage transformation circuit | |
| US7724001B2 (en) | Capacitance sensing circuit | |
| US4806846A (en) | High accuracy direct reading capacitance-to-voltage converter | |
| EP2344896A1 (en) | Current sensor capacitance measuring circuit | |
| US6639414B2 (en) | Circuit for measuring changes in capacitor gap using a switched capacitor technique | |
| US4091683A (en) | Single channel electrical comparative measuring system | |
| JPH0862266A (ja) | 静電容量変化量検出装置 | |
| JPS60624B2 (ja) | インピーダンス―周波数変換回路 | |
| EP0687903B1 (en) | Humidity meter | |
| US7639051B2 (en) | Circuit arrangement for rectifying the output voltage of a sensor that is fed by an oscillator | |
| US4793187A (en) | Circuit arrangement for the compensation of temperature-dependent and temperature-independent drift and for the compensation of the sensitivity of a capacitive sensor | |
| EP1386173B1 (en) | Capacitance measuring circuit | |
| CN107968653B (zh) | 一种降低开关电容电路非线性误差的时钟优化电路 | |
| Webster | Amplifiers and signal processing | |
| US20070252656A1 (en) | Variable loop gain oscillator system | |
| JP3161716B2 (ja) | 容量検出回路 | |
| JPH10274585A (ja) | 静電容量型センサ | |
| Mustapha et al. | Analysis of the Frequency Dependency to the Single Supply Differential Capacitive Sensor | |
| Khan | Linear and Sensitive Detection Electronics for Capacitive Sensors | |
| George et al. | Switched Capacitor Signal Conditioning for Push-Pull Type Capacitive Sensors | |
| JPH0351748Y2 (ja) | ||
| JPH0130085B2 (ja) | ||
| JPS60203864A (ja) | 検出装置 | |
| JPH0815346A (ja) | 容量差検出回路 | |
| RU2054633C1 (ru) | Емкостный уровнемер |