JPS6057226B2 - How to align semiconductor elements - Google Patents

How to align semiconductor elements

Info

Publication number
JPS6057226B2
JPS6057226B2 JP4860881A JP4860881A JPS6057226B2 JP S6057226 B2 JPS6057226 B2 JP S6057226B2 JP 4860881 A JP4860881 A JP 4860881A JP 4860881 A JP4860881 A JP 4860881A JP S6057226 B2 JPS6057226 B2 JP S6057226B2
Authority
JP
Japan
Prior art keywords
scribe line
protective film
wafer
outer edge
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4860881A
Other languages
Japanese (ja)
Other versions
JPS57167650A (en
Inventor
勝彦 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4860881A priority Critical patent/JPS6057226B2/en
Publication of JPS57167650A publication Critical patent/JPS57167650A/en
Publication of JPS6057226B2 publication Critical patent/JPS6057226B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子の位置合わせ方法に関し、特に半導
体素子上に保護膜が被着されている場合の位置合わせ方
法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a method for positioning a semiconductor element, and particularly to a method for positioning a semiconductor element when a protective film is coated on the semiconductor element.

半導体装置例えばメモリー素子の製造工程において、半
導体素子の品質維持や特性保存の目的で、ウェハーの表
面に保護膜を被着せしめ、この保設膜を各チップ毎にパ
ターニングすることが行われる。
2. Description of the Related Art In the manufacturing process of semiconductor devices, such as memory devices, a protective film is deposited on the surface of a wafer and this protective film is patterned for each chip in order to maintain the quality and characteristics of the semiconductor device.

かかる保護膜はチップの寿命を長くするという長所があ
るが、ウェハーについて測定を行うに際し、保護膜の外
縁と測定のための認識パターンとの関係において新たな
問題が発生した。〔従来の技術〕上記したウェハーの測
定を第1図に概略平面図で示される測定装置を参照して
簡損に説明する。
Although such a protective film has the advantage of extending the life of the chip, a new problem has arisen in the relationship between the outer edge of the protective film and the recognition pattern for measurement when performing measurements on wafers. [Prior Art] The above-mentioned wafer measurement will be briefly explained with reference to a measuring apparatus shown in a schematic plan view in FIG.

この測定装置は、ウェハー室1、レーザー測定室2、プ
ローブカード測定室3、コントロールパネル4から成る
。測定されるべきウェハー11(第2図)はローター5
に収納され、1枚ずつ取出されベルト6によりレーザー
測定室に位置するチャック7上に運ばれ、後述する測定
が終了すると図に見て下方のローター5’に納められる
。ウェハー11が、そのファセット12は第2図、に実
線12で示される如く正しく位置合ぎめされてチャック
7上に位置合されると、すなわち、後述する測定台10
の図に見て左右方向の走行線X軸方向に一致して配置さ
れると問題はないが、どうしても同図に点線12′で誇
張的に示すようにフ若干の位置合ずれがある。
This measurement apparatus consists of a wafer chamber 1, a laser measurement chamber 2, a probe card measurement chamber 3, and a control panel 4. The wafer 11 to be measured (FIG. 2) is mounted on the rotor 5
The sheets are taken out one by one and carried by a belt 6 onto a chuck 7 located in a laser measurement chamber, and when the measurement described later is completed, they are stored in a rotor 5' at the lower side as seen in the figure. When the wafer 11 is positioned on the chuck 7 with its facets 12 correctly aligned as shown by solid lines 12 in FIG.
As shown in the figure, there is no problem if they are arranged in alignment with the X-axis direction of the running line in the left-right direction, but there is inevitably a slight misalignment of the fins as shown in an exaggerated manner by the dotted line 12' in the figure.

この位置ずれは角θで表わしてあるが、かかる位置合わ
せは一般にθ合わせと呼称される。角θのすれがあると
チャック7は第2図に矢印で示す方向に回転して、ファ
セット12′が実線で示すファセット12の位置に5来
るようにする。かくの如き、チャック7は第1図に彎曲
した矢印で示すように回転可能である。θずれの測定に
は、図示されない容量センサーを用い、第2図に円13
で示す如くにウェハーの周縁を走査し、ウェハーの厚み
および面積(大きさ)を測定することによつてファセッ
ト12の方向を判定することを助ける。最初から正しい
位置合にあるときまたはθ合わせの後、チャック7が搭
載された台10はX軸方向のレール8上を図に見て左に
X軸に沿つて動いて第1図に示される位置合で停止する
This positional shift is expressed as an angle θ, and such alignment is generally referred to as θ alignment. When the angle .theta. slips, the chuck 7 rotates in the direction shown by the arrow in FIG. 2 so that the facet 12' is at the position of the facet 12 shown by the solid line. As such, the chuck 7 is rotatable as shown by the curved arrow in FIG. A capacitive sensor (not shown) is used to measure the θ deviation, and a circle 13 is shown in Fig. 2.
Scanning the periphery of the wafer and measuring the thickness and area (size) of the wafer as shown in FIG. When the position is correct from the beginning or after θ alignment, the platform 10 on which the chuck 7 is mounted moves along the X-axis to the left when viewed on the rail 8 in the X-axis direction as shown in FIG. It will stop at the correct position.

なお第1図には簡略のためレーザー測定室2内でのチャ
ック7は台10も省いて示し、またウェハー11のチャ
ック7への搭載状態は第3図に断面で示す。以上の操作
および以下に説明する操作はコントロールパネル4から
の指示に従つてなされる。台10が第1図に示す位置で
停止すると、チャックは第3図に矢印で示す如く上方に
動いて、例えばウェハーの真中のチップのバッドが、第
4図に示されるプローブカード14の針15,15と接
触し測定がなされる。ところで、プローブカード14は
図示されない機械に装着され、針15は本来θ合わせを
したウェハー11の各チップのバッドと正しい位置合関
係で接触すべきであるが、プローブカード14の装着の
再現性が悪いため、針が15がバッドに正しく合わない
ことが多い。そうなるとプローブカード14の取付けら
れた機械は固定されているので、台10を第1図に示す
X方向とY方向に移動させ、針15がチップのバッドと
正しく合うよう機械的電気的補正(初期設定)をしなけ
ればならない。かかる初期設定は、ウェハー11の中心
のチップおよびウェハーの周縁に位置する4つのチップ
についてなされる。かかるx方向とY方向の補正をなし
た後、その補正値をメモリーし、第2枚目からのウェハ
ー.の測定のときそれをフィードバックする。第1枚目
のウェハー11に戻ると、前記した初期設定の後に、ウ
ェハー11のすべてのチップについてプローブカード1
4の針15を用いて必要な測定をなす。そのため、台1
0はY方向レール9とX方!向レール8とに沿つてY方
向、X方向の動きをなし、また各チップ毎にチャック7
は第3図の矢印て示す上下運動(Z方向運動)をなす。
かくして、半導体装置の製造におけるウェハーの測定に
際し、ウェハーのθ合わせ、X方向Y方向z方向Zの補
正は重要な意義をもつ。θ合わせにつき第5図を参照し
てやや詳細に説明すると、そのaにはウェハーの一部が
平面図で示され、ウェハー上には多くのチップ20が規
則正しく配列され、各チップ20は互いにスクライブラ
イン21によつて隔てられている。
For the sake of simplicity, the chuck 7 in the laser measurement chamber 2 is shown in FIG. 1 without the stand 10, and the state in which the wafer 11 is mounted on the chuck 7 is shown in cross section in FIG. The above operations and the operations described below are performed according to instructions from the control panel 4. When the table 10 stops at the position shown in FIG. 1, the chuck moves upward as shown by the arrow in FIG. , 15 and measurements are taken. By the way, the probe card 14 is attached to a machine (not shown), and the needle 15 should originally contact the pads of each chip of the wafer 11 which have been θ-aligned in a correct alignment relationship, but the reproducibility of the attachment of the probe card 14 is poor. Because of this, the needle 15 often does not align correctly with the pad. In this case, since the machine to which the probe card 14 is attached is fixed, the table 10 is moved in the X and Y directions shown in FIG. 1, and mechanical and electrical correction (initial settings). Such initial settings are made for the chip at the center of the wafer 11 and the four chips located at the periphery of the wafer. After making such corrections in the x and y directions, the correction values are stored in memory, and the wafers from the second wafer. When measuring, it is fed back. Returning to the first wafer 11, after the initial settings described above, all chips on the wafer 11 are
4. Make the necessary measurements using the needle 15. Therefore, 1
0 is Y direction rail 9 and X direction! The chuck 7 moves for each chip in the Y direction and the X direction along the direction rail 8.
makes a vertical movement (movement in the Z direction) shown by the arrow in FIG.
Thus, when measuring wafers in the manufacture of semiconductor devices, θ alignment of the wafer and correction in the X, Y, and Z directions have important significance. To explain the θ alignment in a little more detail with reference to FIG. separated by 21.

スクライブライン21の部分は半導体基板例えばシリコ
ン基板が露出しているところで、ウェハーはこのスクラ
イブラインに沿つて切断され、個々のチップ20が提供
される。θ合わせのためには、レーザー室2において、
容量センサーによる測定の後に、ファセット線12が正
しく位置ぎめされているかどうかを判定するため、第5
図aに誇張的に示される如きスポット径が例えば15〔
μm〕のレーザー光をチップに当ててその反射を見る。
A semiconductor substrate, such as a silicon substrate, is exposed at the scribe line 21, and the wafer is cut along the scribe line to provide individual chips 20. In order to adjust θ, in the laser room 2,
After the measurement by the capacitive sensor, a fifth step is performed to determine whether the facet line 12 is correctly positioned.
For example, the spot diameter as shown exaggeratedly in Figure a is 15 [
A laser beam of [μm] is applied to the chip and the reflection is observed.

同図bはaのB−Bに沿う断面図であるが、レーザー光
スポット16が同図aの最も左の位置に当たると、そこ
には例えば・アルミニウム配線または絶縁膜などが存在
するためレーザー光はそのbの左の部分に示される如く
乱反射して、レーザー光測定器具に戻つて来ない。この
状態をハイ(H)とする。スポット16を右に例えば5
〔μm〕ずつ移動させると、チッaプに当つている限り
Hの状態が得られる。しかし、スポット16がスクライ
ブライン21に当るとそこは半導体基板が露出しており
、この基板表面は鏡面仕上けをしてあるので、レーザー
光はEに示す如く反射されレーザー光測定器具に戻つて
来る。この状態をローLとする。以上のことを要約する
と、レーザー光をチップ20上のある位置からX方向に
動かし、レーザー光測定器具でHとLの状態を監視する
と、Lの状態が現われたときにレーザー光がスクライブ
ラインに当つたことが確認される。Lが出ると次にレー
ザースポット16をY方向に動かし、Lの状態が続くか
どうかを見る。かくしてスクライブライン21はウェハ
ーの測定に際しては認識パターンとしての機能を果たす
。ファセットライン12が傾いていたとする。
Figure b is a cross-sectional view taken along line B-B in figure a. When the laser beam spot 16 hits the leftmost position in figure a, for example, aluminum wiring or an insulating film is present there, so the laser beam is emitted. As shown in the left part of part b, the light is diffusely reflected and does not return to the laser light measuring instrument. This state is defined as high (H). For example 5 to the right of spot 16
If the tip is moved by [μm], the H state will be obtained as long as it is in contact with tip a. However, when the spot 16 hits the scribe line 21, the semiconductor substrate is exposed there, and since the surface of this substrate has a mirror finish, the laser beam is reflected as shown in E and returns to the laser beam measuring instrument. come. This state is called low L. To summarize the above, when the laser beam is moved from a certain position on the chip 20 in the It is confirmed that it is correct. When L appears, the laser spot 16 is moved in the Y direction to see if the L state continues. Thus, the scribe line 21 functions as a recognition pattern when measuring a wafer. Suppose that the facet line 12 is tilted.

そのときチップ20とスクライブライン21との境界線
は第5図cに点線で示される位置にあり、実線で示すY
軸に対しある角度θ″傾いている。このときレーザース
ポット16をみると、同図cのスポット16″はLの状
態を示す。前記したようにスポットをY方向に動かして
それが16″の位置に来るとHの状態が出る。16″の
位置は、ファセットライン12が傾いていなかつたなら
ばスクライブライン21上にあるべきであるが、フアセ
ツトラインの傾きのためにチップ20上に来るからであ
る。
At that time, the boundary line between the chip 20 and the scribe line 21 is at the position shown by the dotted line in FIG.
It is tilted at a certain angle θ'' with respect to the axis. When looking at the laser spot 16 at this time, the spot 16'' shown in c in the figure shows the L state. As mentioned above, if the spot is moved in the Y direction and it comes to the 16" position, the H state will occur.The 16" position should be on the scribe line 21 if the facet line 12 is not tilted. However, this is because the facet line falls on the chip 20 due to the slope of the facet line.

かくしてスポット16と16″,16″と16″との距
離から角θ″が計算され、このθ″の分だけチャック7
を回してファセットライン12の正しい位置ぎめを実現
する。〔発明が解決しようとする問題点〕 ところで、チップ上に保護膜が被着された場合、上記し
た測定に関して問題が発生した。
In this way, the angle θ'' is calculated from the distances between spots 16 and 16'', and between 16'' and 16'', and the chuck 7 is
to achieve correct positioning of the facet line 12. [Problems to be Solved by the Invention] By the way, when a protective film is deposited on a chip, the above-mentioned measurement problem occurs.

保護膜22が被着されたチップ20の1つの平面図が第
6図に示され、同図において23はチップのバッドを選
択的に示す、かかるチップについて、レーザースポット
16を用いて前記の測定をなす。第6図においてスポッ
ト16の位置するところ、すなわち保護膜がほぼ平担に
被着されたところでは、レーザー光が乱反射して前記し
たHの状態を示す。ところが、スポット16″が保護膜
の外縁のところにきてそこでレーザー光が当ると、レー
ザー光の見かけ上の全反射が生じ、Lの状態が発生する
ことが経験された。すなわち、スクライブライン21に
レーザー光が当つていないに拘一らず、あたかもスクラ
イブラインにレーザー光が当つたような結果を惹起する
。スポット16″を保護膜の外縁に沿つてY方向に動か
すと連続してLの状態が出てくる。つまり、このときレ
ーザー光はスクライブライン21と保護膜22の外縁と
を読み違えたことになる。そうなると、先ず、θ合わせ
について、本来はスクライブラインを基準にすべきとこ
ろが保護膜22の外縁についてなされたことになる。
A plan view of one of the chips 20 with a protective coating 22 applied thereto is shown in FIG. to do. In FIG. 6, where the spot 16 is located, that is, where the protective film is applied almost flat, the laser beam is diffusely reflected, resulting in the above-mentioned state H. However, when the spot 16'' came to the outer edge of the protective film and was hit by the laser beam there, an apparent total reflection of the laser beam occurred, causing the state L. In other words, it was experienced that the scribe line 21 Regardless of whether or not the laser beam is hitting the scribe line, the result is as if the laser beam was hitting the scribe line.When spot 16'' is moved in the Y direction along the outer edge of the protective film, the L The condition will appear. In other words, at this time, the laser beam misreads the scribe line 21 and the outer edge of the protective film 22. In this case, first, the θ alignment, which should originally be based on the scribe line, was done on the outer edge of the protective film 22.

他方、通常のチップにおいて、保護膜22の外縁とスク
ライブライン21の一方側との間のマージン(第6図に
mて示す)は200〜300〔μm〕ある。このことは
、レーザー光測定において、X方向にそれだけの距離の
ずれがあることになる。このとき、前記したX方向Y方
向の機械的電気的補正が第1枚目のウェハーについてな
されていたとすると、レーザー測定室2からプローブカ
ード測定室3に200〜300〔μm〕の横方向(X方
向)のずれをもつてウェハーが送られると、このずれは
メモリーされた補正値によつて是正されないことになり
、プローブ幼−ド14の針15はチップのバッド以外の
ところと接触し測定をなすから、チップが良品であつて
も不良と判定されることになる。本発明の目的は、従来
技術において経験されるかかる問題を解決するにある。
〔問題点を解決するための手段〕 上述の問題点は、各半導体素子領域上にそれぞれ表面保
護膜が形成されたウェハを光学的に走査し、そのスクラ
イブラインからの反射光を検出して該スクライブライン
の位置合を認識し、該スクライブラインを基準パターン
として用いて位置合わせを行なう位置合わせ方法であつ
て、前記スクライブラインからの反射光と前記表面保護
膜の外縁からの反射光とを判別するための凹凸を前記表
面保護膜の外縁に形成し、前記ウェハを第1の方向へ走
査して反射光が検出さた場合には、その点から前記第1
の方向に直交する第2の方向へ所定距離の走査を行ない
、前記凹凸部が検出されたときには、前記反射光は前記
表面保護膜の外縁からの反射光であると認識することに
よつて前記スクライブラインから反射光と前記表面保護
膜の外縁からの反射光との判別をすることによつて達成
される。
On the other hand, in a normal chip, the margin (indicated by m in FIG. 6) between the outer edge of the protective film 22 and one side of the scribe line 21 is 200 to 300 [μm]. This means that in laser light measurement, there is a corresponding distance deviation in the X direction. At this time, if the above-mentioned mechanical and electrical corrections in the If a wafer is fed with a misalignment (direction), this misalignment will not be corrected by the memorized correction value, and the needle 15 of the probe head 14 will come into contact with a portion of the chip other than the pad, causing the measurement to be impossible. Therefore, even if the chip is good, it will be determined to be defective. It is an object of the present invention to solve such problems experienced in the prior art.
[Means for solving the problem] The above problem can be solved by optically scanning a wafer on which a surface protection film is formed on each semiconductor element region, and detecting the reflected light from the scribe line. An alignment method that recognizes the alignment of a scribe line and performs alignment using the scribe line as a reference pattern, and distinguishes between light reflected from the scribe line and light reflected from the outer edge of the surface protective film. When the wafer is scanned in a first direction and reflected light is detected, the surface protection film is scanned from that point to the first direction.
When the uneven portion is detected by scanning a predetermined distance in a second direction perpendicular to the direction of This is achieved by distinguishing between light reflected from the scribe line and light reflected from the outer edge of the surface protective film.

〔作用〕[Effect]

第7図には第6図のチップに類似のチップが平面図で示
され、第6図の部品と同じ部品は同一符号を用いて示さ
れる。
FIG. 7 shows a chip similar to the chip of FIG. 6 in plan view, and parts that are the same as those of FIG. 6 are designated using the same reference numerals.

チップ20には各場合に応じて決定される形状と数のバ
ッド23が形成され、図にはその若干が選択的に数個示
される。有機材料の保護膜22がチップ20の素子を保
護するためチップ20に被着・パーターニングされる。
保護膜22はシリコン酸化物てあつてもよい。図示の実
施例において、保護膜22はチップ20のほぼ全面を覆
い、かつ4個のパターン24,24″,24″,24″
″゛が形成されている。かかるパターンが設けられてい
るために、レーザー光が位置合わせのためスクライブラ
イン21を読取るとき、スクライブライン21と保護膜
の外縁22とが誤認されることが防止されるのである。
〔実施例〕第7図に図示の例では、チップ20は5〔?
〕角のものであり、角パターンは外縁22のほぼ中央部
分に近く、0.1〜0.5〔Tnln]×2〔順〕の大
きフさに形成した。
The chip 20 is formed with pads 23 whose shape and number are determined depending on each case, and some of them are selectively shown in the figure. A protective film 22 of organic material is deposited and patterned on the chip 20 to protect the elements of the chip 20.
The protective film 22 may be made of silicon oxide. In the illustrated embodiment, the protective film 22 covers almost the entire surface of the chip 20 and has four patterns 24, 24'', 24'', 24''.
``'' is formed. Because such a pattern is provided, when the laser beam reads the scribe line 21 for alignment, it is possible to prevent the scribe line 21 and the outer edge 22 of the protective film from being misidentified. It is.
[Embodiment] In the example shown in FIG. 7, the number of chips 20 is 5 [?
] The corner pattern was formed near the center of the outer edge 22 with a size of 0.1 to 0.5 [Tnln]×2 [in order].

第7図において、スポット16はHの状態、スポット1
6″はLの状態を生ずる。
In FIG. 7, spot 16 is in the H state, spot 1
6'' produces an L condition.

ここでスポットがY方向に動くと、スポット16″″″
もLの状態を生ずる。しかし、スポットがパターン24
″に入り16″のところに来るとHの状態を生じ、レー
ザー光はスクライブライン21上にないことを示す。か
かるパターン24の位置と大さは、レーザー光の走査距
離とチップの大きさを相対的に考量して定める。
Here, if the spot moves in the Y direction, spot 16''''''
also produces the state L. However, the spot is pattern 24
When the laser beam enters 16'' and reaches 16'', an H state is generated, indicating that the laser beam is not on the scribe line 21. The position and size of the pattern 24 are determined by considering the relative scanning distance of the laser beam and the size of the chip.

レーザー光の走査距離は大なる程位置合わせの精度が高
まるが、そうすると測定に時間がかかり過ぎることにな
る。現在の技術では一般にチップの1辺の長さの距離だ
け走査するから、パターン24,24″,24″,2C
″″は、レーザー光がチップのどの位置から走査を始め
たとしても、チップの1辺の長さの半分の距離を走査す
る間に必ずレーザー光の進路内に位置するように選定す
る。またレーザー光がチップの1辺の長さの1ノ4の距
離しか進行しない場合、前記したようにレーザー光がど
の位置合わせから進行を開始するかは一定しないから、
保護膜の外縁に複数個のパターンを設けることが必要と
なろう。パターン24・・・は保護膜の外縁22が真直
なきれいなパターンでないようにし、スクライブライ,
ンとの誤認を回避するために形成されるのであるから、
それはチップの中心部分に向けて凹になつた状態、すな
わち、チップの中心に向けて保護膜を形成しない形態の
ものであつてもよい。
The accuracy of alignment increases as the scanning distance of the laser beam increases, but the measurement takes too much time. Current technology generally scans a distance equal to the length of one side of the chip, so patterns 24, 24'', 24'', 2C
``'' is selected so that no matter where on the chip the laser beam starts scanning, the laser beam always remains within the path of the laser beam while scanning a distance of half the length of one side of the chip. Furthermore, if the laser beam travels only a distance of 1/4 of the length of one side of the chip, the position from which the laser beam starts traveling is not fixed as described above.
It may be necessary to provide multiple patterns on the outer edge of the protective film. The pattern 24... is made so that the outer edge 22 of the protective film is not a straight and clean pattern, and the scribe line,
This is because it is formed to avoid misidentification with
It may be concave toward the center of the chip, that is, the protective film may not be formed toward the center of the chip.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、上述の如く表面保護膜の外縁に凹凸を
形成することにより、位置合わせの基準パターンである
スクライブラインとの相違を判別が可能となるので、誤
つた位置合わせが行なわれることがなくなる。
According to the present invention, by forming the unevenness on the outer edge of the surface protective film as described above, it is possible to distinguish between the scribe line, which is the reference pattern for alignment, and thereby prevent erroneous alignment. disappears.

なおかかるパターンは通常のフォトリソグラフィの技術
によつて形成されうるから、本発明の実施に特殊の技法
とか工程が要求されることはない。ただし保護膜外縁の
外方に凸出しまたは内方に凹むパターンの部分がウェハ
ーの取扱中に剥離することのないよう注意することが重
要である。以上説明した如く、本発明の保護膜外縁のパ
ターンは、ウェハーの位置合わせにおける精度を高め、
万が一にも良品が不良品と判定されることを防止する効
果を有し、製造される半導体装置の信頼性を高め、かつ
、製造歩留りを向上させるものであり、メモリー用のM
OSlバイポーラ素子などに適用して効果的である。
Note that since such a pattern can be formed by ordinary photolithography techniques, no special technique or process is required to carry out the present invention. However, it is important to take care that the outwardly projecting or inwardly recessed portions of the pattern on the outer edge of the protective film do not peel off during handling of the wafer. As explained above, the pattern of the outer edge of the protective film of the present invention improves the accuracy of wafer alignment,
It has the effect of preventing a good product from being judged as a defective product in the unlikely event that it occurs, increases the reliability of manufactured semiconductor devices, and improves manufacturing yield.
It is effective when applied to OSI bipolar elements and the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はウェハーの測定装置の概略平面図、第2図はチ
ャック上におかれたウエ図、第3図は第2図のチャック
の一部の断面図、第4図は第1図の装置に用いられるプ
ローブカードの断面図、第5図はレーザー光スポットに
よる測定を説明する図、第6図は従来技術による保護膜
を示す平面図、第7図は本発明にかかる外縁パターンを
備えた保護膜の平面図である。 16・・・レーザー光スポット、20・・・チップ、2
1・・・スクライブライン、22・・・保護膜外縁、2
4・・・パターン。
Figure 1 is a schematic plan view of the wafer measuring device, Figure 2 is a diagram of the wafer placed on the chuck, Figure 3 is a cross-sectional view of a part of the chuck in Figure 2, and Figure 4 is the same as in Figure 1. A cross-sectional view of a probe card used in the device, FIG. 5 is a diagram explaining measurement using a laser beam spot, FIG. 6 is a plan view showing a protective film according to the prior art, and FIG. 7 is a diagram showing a probe card provided with an outer edge pattern according to the present invention. FIG. 3 is a plan view of a protective film. 16... Laser light spot, 20... Chip, 2
1...Scribe line, 22...Outer edge of protective film, 2
4... Pattern.

Claims (1)

【特許請求の範囲】[Claims] 1 各半導体素子領域上にそれぞれ表面保護膜が形成さ
れたウェハを光学的に走査し、そのスクライブラインか
らの反射光を検出して該スクライブラインの位置を認識
し、該スクライブラインを基準パターンとして用いて位
置合わせを行なう位置合わせ方法であつて、前記スクラ
イブラインからの反射光と前記表面保護膜の外縁からの
反射光とを判別するための凹凸を前記表面保護膜の外縁
に形成し、前記ウェハを第1の方向へ走査して反射光が
検出された場合には、その点から前記第1の方向に直交
する第2の方向へ所定距離の走査を行ない、前記凹凸部
が検出されたときには、前記反射光は前記表面保護膜の
外縁からの反射光であると認識することによつて、前記
スクライブラインからの反射光と、前記表面保証膜の外
縁からの反射光との判別をする様にしたことを特徴とす
る半導体素子の位置合わせ方法。
1 Optically scan a wafer on which a surface protection film is formed on each semiconductor element region, detect the reflected light from the scribe line to recognize the position of the scribe line, and use the scribe line as a reference pattern. The method includes forming irregularities on the outer edge of the surface protective film to distinguish between reflected light from the scribe line and reflected light from the outer edge of the surface protective film, and When the wafer is scanned in a first direction and reflected light is detected, scanning is performed for a predetermined distance from that point in a second direction perpendicular to the first direction, and the uneven portion is detected. In some cases, the reflected light from the scribe line and the reflected light from the outer edge of the surface guarantee film are distinguished by recognizing that the reflected light is the light reflected from the outer edge of the surface protection film. A method for aligning semiconductor elements, characterized in that:
JP4860881A 1981-03-31 1981-03-31 How to align semiconductor elements Expired JPS6057226B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4860881A JPS6057226B2 (en) 1981-03-31 1981-03-31 How to align semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4860881A JPS6057226B2 (en) 1981-03-31 1981-03-31 How to align semiconductor elements

Publications (2)

Publication Number Publication Date
JPS57167650A JPS57167650A (en) 1982-10-15
JPS6057226B2 true JPS6057226B2 (en) 1985-12-13

Family

ID=12808116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4860881A Expired JPS6057226B2 (en) 1981-03-31 1981-03-31 How to align semiconductor elements

Country Status (1)

Country Link
JP (1) JPS6057226B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60150318A (en) * 1984-01-18 1985-08-08 Omron Tateisi Electronics Co Electronic switch
JPH043693B2 (en) * 1984-01-18 1992-01-24

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61201440A (en) * 1985-03-04 1986-09-06 Hitachi Electronics Eng Co Ltd Apparatus for wafer alignment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60150318A (en) * 1984-01-18 1985-08-08 Omron Tateisi Electronics Co Electronic switch
JPH043693B2 (en) * 1984-01-18 1992-01-24

Also Published As

Publication number Publication date
JPS57167650A (en) 1982-10-15

Similar Documents

Publication Publication Date Title
US20100171966A1 (en) Alignment apparatus for semiconductor wafer
US7064046B2 (en) Manufacturing method of semiconductor device
US8350393B2 (en) Apparatus and method for predetermined component placement to a target platform
JP2710935B2 (en) Semiconductor device
KR970005032A (en) A workpiece having an alignment mark for positioning a pattern formed at a different pitch and a method of manufacturing the workpiece
KR20040010225A (en) Method and apparatus for quantitative quality inspection of substrate such as wafer
JPS6057226B2 (en) How to align semiconductor elements
CN102934216A (en) Method for aligning semiconductor materials
JPH0713990B2 (en) Positioning method of probe needle and pad
US6990226B2 (en) Pattern recognition method
JPH067561B2 (en) Positioning method for semiconductor wafer chips
JP3157751B2 (en) Dicing method for semiconductor substrate
JP2856711B2 (en) Position detection method
JPS595641A (en) Prober
JPH0744208B2 (en) Method for recognizing special pattern position of semiconductor wafer
JPH04330710A (en) Alignment mark, laser trimming apparatus, manufacture of semiconductor device
JP2001176897A (en) Method and apparatus for manufacturing semiconductor device
JPH08222611A (en) Aligning method for wafer
JPH09326426A (en) Apparatus and method for testing wafers
US20230243639A1 (en) Measuring method
JP2584836B2 (en) Automatic probe card alignment
JPS60246645A (en) Alignment method for semiconductor wafer chip
JPH07183344A (en) Process monitor chip and its measuring method
JP2694468B2 (en) Position detection method and inspection device
JPH03129862A (en) Glass sealed type semiconductor device