JPS6055132U - フェイルセ−フ論理回路 - Google Patents
フェイルセ−フ論理回路Info
- Publication number
- JPS6055132U JPS6055132U JP14723383U JP14723383U JPS6055132U JP S6055132 U JPS6055132 U JP S6055132U JP 14723383 U JP14723383 U JP 14723383U JP 14723383 U JP14723383 U JP 14723383U JP S6055132 U JPS6055132 U JP S6055132U
- Authority
- JP
- Japan
- Prior art keywords
- fail
- logic circuit
- safe logic
- circuit
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は本考案にかかる論理回路の一実施例を示す図、
第2図は電気信号の波形図、第3図はパルス幅検定回路
の他の実施例を示す図、第4図は整流回路とパルス幅検
定回路の他の実施例を示す図である。 1:論理積演算発振器、2:整流回路、10゜1に入力
端子。
第2図は電気信号の波形図、第3図はパルス幅検定回路
の他の実施例を示す図、第4図は整流回路とパルス幅検
定回路の他の実施例を示す図である。 1:論理積演算発振器、2:整流回路、10゜1に入力
端子。
Claims (1)
- 全ての入力があるとき発振する論理積演算発振器と、前
記論理積演算発振器の出力信号を整流する整流回路と、
前記整流回路の出力信号中のスパイク雑音を除去するパ
ルス幅検定回路とで構成されたフェイルセーフ論理回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14723383U JPS6055132U (ja) | 1983-09-22 | 1983-09-22 | フェイルセ−フ論理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14723383U JPS6055132U (ja) | 1983-09-22 | 1983-09-22 | フェイルセ−フ論理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6055132U true JPS6055132U (ja) | 1985-04-18 |
Family
ID=30327480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14723383U Pending JPS6055132U (ja) | 1983-09-22 | 1983-09-22 | フェイルセ−フ論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6055132U (ja) |
-
1983
- 1983-09-22 JP JP14723383U patent/JPS6055132U/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6055132U (ja) | フェイルセ−フ論理回路 | |
JPS607156U (ja) | マスマ−カ回路 | |
JPS58107633U (ja) | 出力回路 | |
JPS58182513U (ja) | 出力回路 | |
JPS60115296U (ja) | リズム検出装置 | |
JPS591239U (ja) | ソリツド・ステ−ト・リレ− | |
JPS58101232U (ja) | マイクロコンピユ−タ | |
JPS6095741U (ja) | 電子タイマ | |
JPS59152827U (ja) | パルス発生回路 | |
JPS60158332U (ja) | リセツト回路 | |
JPS59165027U (ja) | マイクロコンピユ−タのリセツト回路 | |
JPS5911064U (ja) | 信号処理回路 | |
JPS5927633U (ja) | デイジタルic | |
JPS58158540U (ja) | パルス選択回路 | |
JPS60120499U (ja) | 音出力回路のデユ−テイ比可変回路 | |
JPS61334U (ja) | トライステ−トゲ−ト素子チツプ | |
JPS58184946U (ja) | ビジ−信号検出回路 | |
JPS5928713U (ja) | 電源出力電圧確定信号送出回路 | |
JPS58144938U (ja) | クロツク断検出回路 | |
JPS6030498U (ja) | エコ−回路 | |
JPS60127016U (ja) | 水晶発振器 | |
JPS58138119U (ja) | 論理用cmosicによる電力供給回路 | |
JPS6135446U (ja) | 多数決判定回路 | |
JPS58522U (ja) | パルス幅整形回路 | |
JPS5885829U (ja) | 発振回路 |