JPS6054095A - 多点入力表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はマイクロコンピュータによって制御される多点
入力表示装置に関する。

〔従来技術と問題点〕

多数の入力を監視し、特定の処理をしながらその状態を
表示する多点入力表示装置には数々の種類があるが、そ
の−例として工場管理等に用いられる制御盤などがある
。ビル管理、工場管理室等に用いられる制御盤には多数
の照光式表示灯が配設されており、これら表示灯が夫々
管理すべき対象物に設けた電気接点式センサに接続さて
いる。

例えばセンサが異常を感じて電気信号を発すると。

これが表示灯に組合せられているリレーコイルを励磁し
、管理室内のブザーを鳴らし、光透過性の表示灯内の赤
色ランプを点灯したり１点滅したりし、管理者がこれを
感知すると確認のためブザー停止用押しボタンスイッチ
を押し、更にしかるべき処置をとり、界雷回復を押しボ
タンスイッチで消灯させ知ると言う操作をなす。

これら操作の出来る押しボタンスイッチには一般には複
数個のリレー、ブザー、ランプが組合されており、これ
とセンサとの間を適宜結線して警報リレー装置として作
動せしめるものであるが一般にこれをアナンシェーク装
置と総称している。

異常感知用のセンサーとしては異常に感じて閉路する所
謂“′Ａ”接点センサと異常に感じて開路する所謂“Ｂ
”接点センサとあり、しかも異常ずなわち故障の種類と
しては異常時に異常信号を瞬時のみ発報するものと異常
信号を継続して発報しているものと２種類あり、また、
管理対象の性質によってはアナンシェーク装置の報知態
様及び管理者のその操作が様々である。

今、瞬時故障と継続故障と２つに分け、これが管理室に
故障入力として入った場合にリレー装置の各部分の作動
順序及び管理者の操作の順序（これを故障シーケンスと
総称する）を第１図（８）、第１図［ｂｌとして示す。

第１図ｆａｔは瞬時故障の場合。

第１図（ｂｌは継続故障の場合を示しＤＳを故障信号Ｂ
ＺＯをブザーの作動信号、ＢＬＯをベルの作動信号、Ｃ
ｌｌ０をチャイムの作動信号（なお図中ではＢＺＯ，Ｂ
ＬＯ，ＣＨＯが同じタイミングで動作するため、ＢＺＯ
のみで代表させである）、ＦＬＯをランプをフリッカ（
点滅）させる信号、ＬＡＯをランプを点灯させる信号、
ＢＳをブザー（またはベルまたはチャイム）の作動を停
止する信号、ＦＳをランプのフリッカ作動を停止する信
号。

ＬＯをランプを消灯する信号と定め、且つ波形の立上り
部を作動状態、横軸を不作動とし、第１図ｔａ＋及び（
ｂｌに於いて夫々３つの異なった故障シーケンスを例示
する。面この故障シーケンスに於いては故障が完全に回
復し正常に戻った状態をランプの消灯で最終的にｉ認す
るものとする。

第１図（ａ＋に於いて故障シーケンスＳ１について説明
する。ＤＳ信号が瞬間的に入る（波形が瞬時立上る）と
ＢＺＯ（またばＢＬＯまたはＣ１１０）信号波形が立」
ニリ、ブザー（またはベルまたはチャイム）が鳴る。同
時に光透過性表示灯内に装着しであるランプが点滅（フ
リッカ）する。ＰＬＯ波形の立上り中はこの点滅を表わ
す。このシーケンスＳ１の場合は一般に重大な故障では
ない場合に相当し、ブザー（またはベルまたはチャイム
）及びランプのフリッカ及び点灯などは、ある所定時間
（短時間）経過するとすべて作動を自動停止し、異常の
あった事のみ管理者に知らせる程度の故障時の故障シー
ケンスを示す。

故障シーケンスＳ１であって且つ故障信号が継続する場
合、すなわち第１図ｆｂｌの最上段に示す故障シーケン
スについて説明すると、この場合は波形１）　Ｓば故障
が回復するまで立上っており、立上りと共にブザー（ま
たはベルまたはチャイム）もランプのフリッカも同時に
作動する。管理者は故障の存在を知ると直ぢにブザー（
またはベルまたはチャイム）の停止操作ボタンを押す。

この操作時点を波形ＢＺＯ（またはＢＬＯまたはＣＨＯ
）の上にＢＳで示す。すると同時にランプのフリッカも
停止するがランプの点灯は故障回復まで続いている。

故障シーケンスＳ２については上記説明に準するので説
明を省略し、第１図（ａ）、最下段に示す故障シーケン
スＳ３，１５１時故障の場合について説明する。先ず故
障信号ＤＳが立上ると共にＢＺＯ（またはＢＬＯまたは
ＣＨＯ）、ＦＬＯ，ＬＡＯ各信号が立上り、ブザー（ま
たはベルまたはチャイム）はブザー停止操作により時点
ＢＳで自動停止するがランプは依然フリッカしている。

そこで管理者がフリッカ停止操作を行うと（この時点を
ＦＳで示す）、フリッカは停止するがランプば消灯信号
ＬＯが操作されるまで点灯している。

上述の様に故障シーケンスは多種多様あり、まして界雷
信号は前述した様に異常の有無が信号の有無となるセン
サ接点種類もあり、且つリレー装置にわ１込むべき要素
にはブザー、ランプ以外にもチャイム、ベル等多種あり
、更にこれらの作動。

片作順も多岐であり、従って制御盤に配列するリレー装
置は多種仕様となり、その要求する機能に応じて個々に
製造せざるを得なかった。

すなわち、ランプ、ブザー、チャイム等の多種の要素を
組込んだアナンシェークリレー装置を用意し、これらに
テント回路、オア回路等のロジック要素を組込め１例え
ば上記した故障シーケンスのいずれか１つに対応出来る
様に結線するというのが現状である。

以上アナンシェータを例にとって説明したが、他の一般
的な多点人力表示装置の場合も、各入力の一つ一つに対
応させて、いらいし特定の処理過程を設計してゆくとい
うのが現状である。

（３）　発明の目的 そこで本発明においては、多点入力装置にお＆Ｊる各入
力に列する作動状態がいかなるものであっても、装置自
体の構成は変更さ・けることなく、マイクロコンビュー
クプログラムによって動作を高速かつ独立に行なえるよ
うにした多点入力表示装置を提供することを目的とする
。

〔発明の要点〕

そしてこの目的は本発明によれば、多数の入力線が加わ
る入力端子と、該入力＆ｊ：ｊ子より入力する入力信号
を処理し特定の処理を記憶する第１のメモリと処理状態
を記１．αする第２のメモリとを有するマイク１」コン
ピュータと、　１ｉｉｉ記マイク１」ニノンピュータの
処理結果を表示する表示回路と、前記入力端子より人力
した入力信号によっζ音を発生ずる発報装置と、前記マ
イクロブロセノザに加わる第１．第２．第３の信号発生
装置とを有し、前記マイクロブｌコセソザは前砧入力端
子より入力する信号と１１１１記第１．第２のメモリに
格納されているデータとを用いて前記第１．第２．第３
の信号発生装置からの信号によって選択的にハイド単位
で論理演算し、前記結果を前記表示回路に表示するとと
もに、前記発報装置を制御することを特徴とした多点入
力表示装置を提供することによって達成される。

〔発明の実施例〕

以下本発明の実施例について説明をする。

第２図は本発明を用いたマイコンアナンシェークの全体
的な回路構成図である。■は全体の動作を’１ｌｉｌ制
御゛、Ｊ−るための中央処理装置ＣＰ　Ｕであり、各命
令を制御する。２は全体の動作を制御するプ３」ダラム
及び各故障人力が入った場合のシーケンスパターン（動
作順序パターン）などが格納しであるリートオンリーメ
モ１．Ｉ　ＲＯＭであり、３ば処゛理状態なとを記１．
αさ・ｌるためのランダムアクセスメモリＲＡＭである
。４は故障を表示するためのランプなどを点滅（ソリツ
カ−）さ−Ｕるだめの発振回路、５は故障を音で発報さ
せるだめのブザー。

ベル、チャイムなどの音声出力部、また６はブザーまた
はベルまたはチャイムを止めるためのブザーストップス
イッチ、フリ・７カーを止めるだめのフリッカ−ストッ
プスイッチ、ランプを消すためのランプアウトスイッチ
、動作を確認するためのファンクションチェックスイッ
チ及びランブチエックスイッチなどのスイッチ入力部で
あり、７は各故障入力に対するシーケンスパターンなど
を入力するだめのプログラム用キーボーｌ−人力部であ
る。さらに１０は１ビツトずつが別々の系統である故障
入力を８ヒツトずつまとめて故障入力部１１から入力さ
せるためのゲート群（バッファも含む）（Ｇｌ、Ｇ２．
Ｇ３．Ｇａ、・・・・・・）、１２は８ビットずつの表
示結果を表示ランプ１３へ出カサーＬ！ルためノラノヂ
群（Ｌｌ、Ｌ２．Ｌ３゜Ｌ４・・・・・・）でありそれ
ぞれバスレシーバ８及びハストライム９を介して内部と
接続されている。ゲート群１０のそれぞれには、故障入
力部１１からの故障入力信号が入力し、ラッチ群１２の
それぞれには表示ランプ１３が接続される。（図中では
Ｇ４．Ｉ−ａのところだしり示しであるがその他のラッ
チにも同様にランプが設し」られる。）また、各ゲート
及びランチはデマルチプレクサ１４及び選択線１６によ
って選択される。どのゲート及びラッチを選択するかは
カウンタ１５からのカウント値により決定され、ランチ
群１２に入力した結果はランチ信号線１７からのランチ
クロックによって表示ランプ１３に出力される。

以上の構成からなるマイコン了り・ンシェークは２のリ
ートオンリメモリＲＯＭの中に記憶させであるシステム
プ亀」ダラムによって動作する。まずプログラム用キー
ボード入力部７にキーボードが接続されると、システム
プログラムによりｌの中央処理装置ＣＰ　Ｕはキーボー
ドより入力された各故障入力に対するシーケンスパター
ンなどを読み取り、２のり−ｌ：オンリメモリＲＯＭに
鉗き込む・。

（なおこのリートオンリメモリＲＯＭはキー」；−ド入
力に限り書き込み可能となっている。）次に前記キーボ
ードが外されると、１の中央処理装置ＣＰ　Ｕは前記２
のリートオンリメモリＲＯＭの内容によりアナンシェー
タ１Ｑ、動作を開始する。まず１の中央処理装置ＣＰＵ
はカウンタ１５をクリアした後にプラス１の命令を出す
。次にこのカウンタ１５の出力によってデマルチプレク
サ１４番よ選択線１６を介して、１番目のゲートＧ１及
びう・ノヂＬ　＋を選択する。１の中央処理装置ｃｐｕ
ｂよノくスレシーハ８を介してゲートＧ１から故障入力
を８ヒツトずつまとめて読み込み、２のリートオンリメ
モリＲＯＭに記憶させである前記シーケンスパターンな
どの内容と、前記ゲートＧ＋からの故障入力の状態から
必要な処理（対応するラッチＩ−１に接続されている表
示ランプ１３を点灯させるべきか否か、及び音声出力部
５に接続され”Ｃいるブザーなどを鳴らすべきか否かな
どの判断）を行なう。そして前記処理結果をバスドライ
バ〇を介してランチＬ１へ出力し、同時に音声出力部５
へも出力する。次にこのバスドライバ９の動作によって
カウンタ１５の出力が自動的にプラス１され、このカウ
ンタ１５の出力によってデマルチプレクサ１４は選択線
１６を介して２番目のゲー１−Ｇ２及びＬ２を選択し、
同様の動作を行なう。このように各ゲートとラッチが次
々と選択され、このゲート及びランチはそれぞれ最高１
６個まで接続可能なため、最高で１６１目のゲートとラ
ッチに対して前記動作が行われると、カウンタ１５の出
力は１に戻り、再びゲートＧ１及びラッチＬ１が選択さ
れ、前記動作を繰り返しアナンシェータの動作を行なう
。この時、各ゲート入力及びランチ出力を含む全体の処
理動作は８ヒントを１単位として順番に行なわれる。こ
の処理は入力信号の変化とは４ｉｊ％関係に８ビット単
位で行われるので条件判別命令を必要と廿ず、高速の６
ｉｊ算が可能となる。この処理のＲ（−細については後
述する。各ゲー１−及びラッチの選択はパスレシーノ＼
８または）ｈスＩＳライハ９のどららか一方が選択され
た時に自動的にカラン（−されるカウンタ１５及びそれ
に接続されているデマルチプレクサ１４によって自動的
に行なわれる。この結果、１の中央処理装置ｃｐＵによ
って各ゲートのオン、オフ制御及び各う・ノチからの人
力判別を必要としない。すなわら、中央処理装置ＣＰＵ
のリード、ライ、すこよって順次選択されるので各ゲー
ト及びラッチの選択を高速に行なうことができる。また
この場合、）飄ストライバ９が動作することによってせ
ンタ１５の出力が更新され各ゲート及びう・ノチの選択
及び人出力が１組ずつ行なわれるが、ノ入スレシーツ＼
８が動作することによってカウンタ１５の出力が更新さ
れるようにし、各ゲー１−からの入力動作のみを行ない
、各ランチへの出力は行なわないようにすることも可能
であり、またその逆の動作も可能である。なお、第２図
中の１８のＷＤＴはシステムの暴走を監視するための回
路（ウオッチドックタイマ−回路）で、システムが暴走
してシステムダウンすることがないように、暴走したら
すべての状態をクリアさせて初めからスター１−させる
ためのクリア信号を出す部分である。

次に故障入力が入った場合の処理について説明する。本
実施例については故障入力が入った場合のブザー（また
はベルまたはチャイム）の発報。

及びランプの点灯または点滅（フリッカ−）動作のパタ
ーンについ°０第１図に示しノこようにシーケンスＳ１
．Ｓ２．Ｓ３の３つの場合について説明する。当然、他
のシーケンスパターンも考えられ、その設ｄ１は自由に
行なえる。まず、各処理は８ビツトを１１！位、すなわ
ち１バイトとして処理が行なわれるため、各故障入力ピ
ントに対する処理が１バイト単位であるにもかかわらず
独立に行なえるように、イニシャルテーブルというもの
を第２図で説明した２のリードオンリメモリＲＯＭ上に
設定する。これから説明する各イニシャルテーブルはそ
れぞれ各故障入力ヒントに対応して１２８ピッ１−（１
６バイト）ずつ設定する。まず第３図においてテーブル
Ａ　Ｂ　Ｔは、第２図を爵明したゲート群１０への各故
障人力（最高１２８ヒツト）の状態にΔ接とＢ接の２種
類あるため、そのとしらかを設定するだめのテーブルで
ある。

へ接は故障がない状態を“０”、故障がある状態を“１
”とした場合、Ｂ接は故障がない状態を１”、故障があ
る状態を“０”とした場合の信号入力形態であり、Ａ接
入力の場合にはテーブルＡＢＴの対応するビットに■”
を立°乙　Ｂ接入力の場合には対応するビットに′Ｏ゛
を立てる。次にテーブルＢＺＩＴ、ＢＬ１１’、及びＣ
ＩＩ　Ｉ　Ｔは、各故障入力が入った場合において音に
よる発＋Ｕを行なう場合、ブザー、ベル、チャイムのう
ぢどれによるかを選択するためのテーブルで、ブザーに
よる場合はテーブルＢＺＩＴの対応するヒントに“ｌ”
を立て、ベルによる場合はテーブルＢ　Ｌ　ＩＴ、チャ
イムによる場合はテーブル（ｊＩＴＴの対応するビット
に“１”を立てる。当然１例えばブザーを鳴らずべき故
障ビットはテーブルＢＺＩＴの対応するビットのみ“１
”が立ぢ、テーブルＢＬ　Ｉ　Ｔ及びＣＩＩ　Ｉ　Ｔ）
対応するビ・ノ１−は０”とする。テーブルｓ　Ｉ　Ｔ
、　Ｓ　２　Ｔ、及びＳ　３　Ｔは各故障人力が入った
場合、どのシーケンスパターンで動作を行なわせるかと
いうことを設定するだめのテーブルであり、第１図のシ
ーケンスパターンＳ１で動作させる場合にはテーブルＳ
１．Ｔの対応するビットに“１”を立て、シーケンスパ
ターンＳ２の場合はテーブル３２Ｔ、シーケンスパター
ンＳ３の場合はテーブル３３Ｔの対応するビットに“Ｉ
”を立てる。この場合も例えばシーケンスパターンＳ１
で動作させる場合にはテーブル３１′Ｉ゛の対応するビ
ットのみ“１゛が立ち、テーブルＳ２Ｔ、Ｓ３Ｔの対応
するビットはｏ″とする。

第４図は第３図のそれぞれのテーブルの１２８ビット分
のうち９例えば第２図のゲートＧ１への８ビット分の故
障入力、すなゎぢ１バイト分についての設定例を示した
ものである。これより例えば故障入力番号１の故障入力
は前記説明よりＡ接入力で、その処理動作について音声
出力はブザーであり、シーケンスパターンはＳ２である
ことがわかる。他の７つの故障入力に列しても同様にし
て設定されている。さらにここに示した故障入力以外の
１２０ビット分（１５バイ１〜分）の故障入力に対して
も同様に設定できる。以上のようなイニシャルテーブル
というものを設定するごとによっ一ζ、故障入力がΔ接
入力であるのかＩＵ大入力あるのか、ブザー、ベル、チ
ャイムのうちとれを鳴らすべきか、またどのシーケンス
パターンで動作させるべきかということなどについて各
故障入カビノドｈｊに法定できる。これによっ”ζ、後
述するように故障入力に対する論理演算は１ハイ１一単
位でまとめて行われるが、その演算において処理すべき
テーブルについて前記イニシャルテーブルとバイト毎に
、各ビットどうしの論理積を適時取ることによって、各
故障入力ヒソ１−に対しては前記−ｆニシャルテーブル
で設定した以外の動作は行わないようにすることが可能
である。すなわち第４図でテーブルＳＩＴを例に取ると
、いまハイド単位のあるテーブルの演算があった時にそ
のテーブル中の演算を行なおうとするハイドと、テーブ
ルＳｌ’ｒの第４図に示すバイ］・とについて１ハイド
同時に論理積を行なうと、第４図のようにシーケンスＳ
１で動作をさせるべき故障入力番号３と６についてのみ
“１゛が立っているので、その故障　。

入力ビットのみ有効な演算が行われ、他の故障入力番号
１．２．３，４，５，７．８については′０゛が立って
いるので、シーケンスＳ１に関する演算に対しては有効
な演算は行われないことになる。以上のようにイニシャ
ルテーブルを用いると。

ある動作（シーケンス３１’、Ｓ２．Ｓ３．など）に対
する論理演算を１バイトｉｌｊ位でまとめて行なっても
イニシャルテーブルで設定された。その動作を行うべき
故障入力ビッ１−のみについ−ζその論理演算が行われ
、他のビットは無視される（必ず結果が０”となる）の
で、各故障入力ビットに対して独立の演算が可能となる
。なお以上の設定は第２図で説明したプログラム用キー
ボード入力部７にキーボードを接続することにより９行
なうことができる。

次に故障人力が入った場合の処理において使用される各
テーブルについて説明する。第５図は第２図のランダム
アクセスメモリＲＡ　Ｍ　３　Ｊ二に設定される各テー
ブルの配置を示したもので、後述の処理過程において各
テーブルが別きかえられてゆく。まずテーブルＤＩＮＴ
は第２図のゲート群１０からの故障入力信号を記憶する
ためのテーブルで故障入力は最大１２８ビ・ノドすなわ
ち１６ノ＼イト設定できる。この時ゲート群１０からの
故障入力信号は一定時間ごとに選択的にハスレシーノ＼
８　（第２図）を介して入力されるため、そのたびにテ
ーブルＤ　Ｉ　Ｎ　ｉ”の内容もＩＭｏき換えられる。

この場合テーブルＤＩＮＴの内容はゲート群１０（第２
図）からのそのままの入力状態であり、各故障人力がＡ
接かＢ接かわからないためその内容について０”が立っ
ている場合が故障状態であるのか、“ビが立っている場
合がそうであるのかわからない。そのため、後述するよ
うにこのテーブルＤＩＮＴの内容とＡ接入力か１３接入
力かを設定した前記イニシャルテーブルＡ’ＢＴ（ｆｆ
ｉ３図または第４図）の内容について各ビン１〜ごとに
排他的論理和をとり、その結果を第５図のテーブルＤＳ
′ｒに書−き込むようにしている。これによって各故障
人力（最高１２８ｂｉＬ＝１５ハイド）に列してその入
力がＡ接、Ｂ接にかかわらず、故障状態であればテーブ
ルＤＳＴの対応するビットに必ず”　１”が立ち、故障
状態でなければ“０″が立つようになっＣいる。さらに
このテーブルＤ　Ｓ　Ｔの内容は前記テーブルＩ）　Ｉ
　Ｎ　Ｔの内容が、ゲート群１０（第２図）からの入力
によって一定時間ごとに書き換えられるにしたがって書
き換えられる。

しかし後述の論理演算の途中でこの利き換えがおこると
正しい処理が行なわれないことがあるので。

−処理分の論理演算の間このテーブルＤ　Ｓ　Ｔの内容
を保持しておくためのテーブルＤＳＩ、Ｔ（第５図）を
設定しである。実際の論理演算において故障入力の状態
についての処理はこのテーブルを用いて行なわれる。次
にテーブルＬ　Ｉ）　ＯＴはラノヂ群１２　（第２図）
への出力結果を記１息させるためのテーブルで、最高１
２８ピノｌ−＝　１．６　／＼イ１〜のうら表示ランプ
１３＜第２図）を点灯させる場合には”　１　”が立ち
、消灯させる場合にはパ０”か立つ。この出力はランプ
をフリ・ツカ（点滅）さ−Ｕる場合の点灯−消月の繰り
返し出力も含んでいる。

テーブル１３　Ｚ　ＯＴは処理の結果ブザーを鳴らす゛
べき故障入力の対応するビ・ノドに”　ｌ　”が立ち、
そうでない時は“０″が立つ。同様にテーブルｆ３　Ｌ
ＯＴはベルの場合、テーブルＣＩＩ　ＯＴはチャイムυ
）場合である。テーブルＡ　Ｌ　Ｍ　ＯＴは前記テーソ
゛ルＢＺＯＴ、ＢＬＯＴ、Ｃｌｌ０１−の各ヒ・ノドの
論理和をとった結果を記憶させるためのケーフ゛ル゛ζ
あり、ブリ５−またはベルまたはチャイムのうらどれか
１つでも１５［３らずべき故障人力があればそれにり・
ｊ応するヒツトに“Ｆ′が立し、そうでない時は“０゛
が立つ。またテーブルＦＬ○′ＦＧま処理の印古果ラン
プをフリッカ（点滅）さ・Ｖるべき故障入力のり・１応
するピッ１に“ビが立し、そうでない時はパ０”が立つ
。テーブルｌ、Δ０′１゛はランプをフリノカさせる場
合も含めて点灯させるべき故障人力の対応するピントに
“ビが立ち、そうでない時は“０°゛が立っ。テーブル
Ｗ　ＯＲＫ　Ｔは処理において共通に使われる演算結果
を記憶させるだめのテーブルである。次にアラームドラ
イブアウトバイトＡＭＤＯＢ　（以下ＡＭＤＯＢという
）は。

それぞれ最高１２８ビツトの各テーブルＢＺＯＴ。

ＢＬＯＴ、Ｃｌｌ０Ｔにおいて、１ビツトでも１”が立
っていればＡ　Ｍ　ＩＤ　ＯＢ中のブザーアウトビット
Ｂ　Ｚ　Ｏ１３１Ｔ、ベル７ウトビソ）ＢＬＯＢＩＴ、
チャイムアウトビットＣＨＯＢ　Ｉ　］’のそれぞれに
１″が立つ。その形式は第５図ＡＭＤＯＩ３の右側に例
示しである。この内容はブザー、ベル。

またはチャイムを鳴らずための最終的な出力結果となる
。オペレーションインプン’ｌ−ハイ１０　Ｉ）　ＩＮ
Ｂ（以下０ＰＩＮＢという）は、第２図６のスイッチ人
力部において、ブザーまたはベルまたはチャイムを止め
るためのブザーストソプスイッチがオンの時、０ｆ）Ｉ
ＮＢ中のブザーストップインプントビットＢＳＩＢＩＴ
に１″が立ち、オフの時゛０”が立つ。同様にフリソヵ
ストソプスイッチ、ランプアウトスイッチ、ランプヂエ
ソクスイソチ、ファンクションチェックスイッチに９Ｊ
Ｌ。

では、それぞれフリンカストソプインブソＩ・ビットＦ
ＳＩＢＩＴ、ランプアウトインプノトビソ１−ＬＯＩＩ
３１Ｔ、ランプチェソクィンプソ１へビットＬＣＴＢＩ
Ｔ、ファンクションチェソクィンブソトビソ＋−ｒ；”
ｃ　Ｉ　Ｂ　Ｉ　Ｔが対応している。また第２図のフリ
・メカ発振回路４の出力がハイレベルの時はオンオフイ
ンプットピッ１−ＯＮＯＦＩＢＩＴに“Ｉ”が立し、ロ
ーレベルの時は”０”が立つ。

こ（７）ＯＰＩＮＢの形式は第５図０１）ＩＮＢの右側
に示す。最後にランプチェソクスイ、ソチハイＩ−ＬＣ
３ＷＢ　（以下ＬＣ３ＷＢという）、ファンクションチ
ェソクスイソチハイトＦＣＳ　Ｗ　Ｂ　（Ｊｕ下ＦＣ３
ＷＢという）、ブザーストソプスイソチハイトＢ５５Ｗ
Ｂ（ｊｕ下Ｂ５５ＷＢという）、フリッカストップスイ
ッチバイトＦＳＳＷＢ　（以下ＦＳＳＷＢという）、ラ
ンプアラ１−スイラチハイ１〜ＬＯ３ＷＢ　（以下ＬＯ
３ＷＢという）、及びオンオフハイド０ＮＯＦＩ３　（
以下ＯＮ　ＯＦ　＋３という）は前記０ＰＴＮＢのそれ
ぞれ各ピントＬＣＩＢＩＴ。

ＰＣＩＢＩＴ、ＢＳＩＢＩＴ、ＦＳＩＢＩＴ、ＬｏｌＢ
ＩＴ、０ＮＯＦＩＢＩＴに１”が立っていれば、夕・ｊ
応する前記各バイト中のすべてのビットに“１”が立し
、そうでなければすべてのビットに“０゛が立つ。これ
らのＬＣ３ＷＢ、ＦＣ３ＷＩ３，１３ＳＳＷＩ３．ＦＳ
ＳＷＢ、ＬＯ３ＷＢ、ＯＮ　ＯＦ　Ｂは、各処理を１バ
イトごとにいらどに行なう際のスイッチ入力状態を示す
バイトとじて用いられる。

次に以上のようなテーブルを用いて具体的に各処理を行
なうが、細かい論理演算について説明ずンシェークの動
作がスタートし、処理■でランダムアクセスメモＩＪＲ
ＡＭ（第２図の３）をイニシャライズし、処理■におい
てこのプログラムで用いるスクソクポインタの領域を設
定し、さらに処理■でバスドライバ及びバスレシーバ（
第２図の８及び９）をイニシャライズする。続いて処理
■から処理［相］までのループ■ζ囲まれた部分が、実
際のアナンシェータの処理動作となる。なお以下の説明
で用いるテーブルまたはバイトは全で第５図で説明した
通りとする。まず処理■において各ＳＷＢ及び０ＮＯＦ
Ｂの七ソトまたはリセットが行なわれる。ずなわら第２
図のスイッチ入力部６及びフリッカ発振回路４の入力状
態を示すテーブルＯ，ＰＩＮＢの各ビットの内容にした
がって、各ＳＷＢ及び０ＮＯＦＢの内容を書き換える処
理を行なう。その処理につい“Ｃは第５図のＯＰ’ｌＮ
Ｂのところで説明したので省略する。次に処理■。

■、■においてＢＺＯＴ、ＢＬＯＴ、Ｃ１（ＯＴ。

Ｆ　Ｌ○Ｔ、及びＬへ〇Ｔのリセットのための論理演算
を行なう。これらの処理によって、各テーブルの各故障
ピノ１−において、状態“１パから０”へ変化させるた
めの論理演算、ずなわち各故障ビットについてブザー、
ベル、またはチャイムの発報状態または表示ランプのフ
リッカ（点滅）または点灯状態を停止させるための論理
演算が行なわれる。処′理■は、処理■でセットまたは
リセノトサレｋ　各、Ｓ　Ｗ　１３のうら、動作を確認
するためのファンクションチェソクスイッチがオンとな
り。

それによってＦＣ３ＷＢがセットされそのすべてのビッ
トに“１”が立った場合、試験的に故障入力を入力させ
るために故障入力を記憶させるためのテーブルＤ　Ｓ　
Ｔのすべての故障入カビソ１−を故障状ＰＲ，”　１″
ｃ！：　ス’ｎ）　タめ４ｍ　、ＦＣＳ　Ｗ　Ｂ　トＤ
　Ｓ　Ｔの各ハイド（最高１６バイト）について論理和
をとっている。処理［相］ではＤＳＴの最高１６バイト
分の各故障入力ビットをＤ　Ｓ　Ｌ　ｉ’へ転送する。

ＤＳ　Ｔの内容はケート群１０（第２図）からの入力が
あると変化するが、ＤＳＬＴの内容はこの処理ループが
１周してもう１度処理［相］へもどってくるまで変化し
ない。処理■ではゲート群１０（第２図）からの直接の
故障入力テーブルであるＩ）ＩＮ′Ｊ゛から、第５図で
説明したようにＡ接、Ｂ接にがかわらず故障状態であれ
ばパ１”が立つようなテーブルＤＳＴへ変換させるため
に、ＤｊＮＴの各故障ピッ］・と前記イニシャルテーブ
ルＡＢＴ（ｆｆｉ３図または第４図）の各故障ピノＩ・
につぃてヒノ１ごとにｔｌｌｌｌ論的論理和り、その結
果をＤｓＴへ転送する処理を行なう。さらに処理０では
、ＢＺＯＴ、ＢＬＯＴ、ＣＨＯＴの各ビットの内容を見
て、ブザー、ベル、チャイＪオのそれぞれについて１つ
の故障入力ビットでも鳴らず必要があればＡＭＤＯＢ中
（７）ＢＺＯＢ　ＩＴ、１３ＬＯＢ　ＩＴ、’ＣＨＯＢ
　Ｉ　１’にｕｌ″を立て、鳴らず必要がなりれば“０
”を立てるようにする処理である。そしてシステムはこ
のＡＭＤＯＢの各ビットの結果を見て、その内容が状態
“１”ならブザー、−・ル、チートイムのそれぞれを鳴
らずだめの信号を音声出力部５（第２図）へ出力する。

処理０では後述の論理演算で共通に用いるＷ　ＯＲＫ　
Ｔをセットしており、実際にはＤ　Ｓ　Ｌ　Ｔの各故障
ヒツトとＬ　Ａ　Ｏ］’の各故障ビットの反転出力の論
理積をとった内容となっている（１吏い力については後
述する）。また処理■ではラッチ群１２　（第２図）へ
の出力となるＬＤＯＴをセントしており、システムはこ
のＬ　Ｄ　Ｏ’Ｆの各ビットの結果をランチ群１２　（
第２図）へ出力し１表示ランプ１３をフリッカ（点・滅
）１点灯、または消灯させる。さらに処理［相］、＠）
。

Ｇ７）、　ｅ、　（Ｉｉｌｌ、　＠ｌは１３ＺＯＴ、＋
３ＬＯ’ｌ’、Ｃｌｌ０Ｔ。

ＡＬＭＯ′ｒ、ＦＬＯＴ、ＬＡＯ１’をセラ１へするだ
めの論理ｉｉ’ｔ　！’？’を行なう。これらの処理に
ょっ°０各テーブルの各故障ピントにおいて状態“０”
がら“１”へ変化させるための論理演算、すなわち各故
障ビットについて故障によるブザー、ベル。

またはチャイムの発報または表示ランプのフリッカ（点
滅）または点灯を行なわせるだめの論理演算を行なう。

そして処理［相］までが終了すると再び処理■から繰り
返し処理を行なう。以上の動作フローによって１例えば
あるテーブルについて特定の故障入力ビットをリセット
ずべき信号が入力した場合、第６図のそのテーブルに関
してリセッ１−をする処理部分における１バイト単位の
論理演算の結果その故障入力ビットのみがリセットされ
。

伯の故障入力ビットは同時に１バイト単位でその論理演
算が行われるが、リセットは行われない。

また、セットずべき信号が入力した場合は第６図のセッ
トをする処理部分でセットが行われる。当然、どの信号
も人力しなければ、処理のための演３７は行われるが、
結果は変化しない。このように第６図に示した処理を論
理演算によってＩハイ１一単位で無茶ｆ’ｌに繰り返し
行なうことによって、各故障入力ビットに対して独立に
七ノド又はりセントのための条件判断が行われているの
と同し効果を右することができる。

条件判別によって前述した処理を行うことも可能である
が、その条件判別は１　ｂｉｔ単位によってなされる。

すなわち１人力車位で処理しなくてはならない。本発明
は演算速度の速い論理演算（論理和、論理積、否定ある
いは反転等）を用いて８ヒント単位で処理するので不必
要な処理があるにも拘わらずその処理速度は条件判別を
用いた処理に比べはるかに速い。

以上のような処理ループによって、ブザー１ヘル、また
はチャイムの発報及び表示ランプのフリッカ（点滅）ま
たは点灯をどのシーケンスで行なうかの論理演算が最高
１２８ビツト（１６ハイト）分について同時に行なわれ
るが、この処理ループの間に一定間隔でサーチのルーチ
ンが割り込み。

前記第２図で説明したようにしてゲート群１０　（第２
図）から最高１２８゛ビツト　（１６ハイト）分の故障
人力が、バスレシーバ８　（第２図）を介してランダム
アクセスメモリＲＡＭ（第２図の３）内のＤ　Ｉ　Ｎ　
Ｔに岩き込まれ、再び第６図の処理ループにもどり処理
が続けられる。これによって刻々と変化する各故障入力
に対する論理演算が連続的に行なわれる。さらにスイッ
チ入力部６　（第２図）及びフリッカ発振回路４（第２
図）からの信号は、処理■によって各ＳＷＢ及び０ＮＯ
ＦＢに取り込まれ、これらの入力も論理演算に用いられ
る。尚ごの場合、第５図の説明のところで前記したよう
に各ＳＷＢとよび０ＮＯＦＢのセント又はリセットは、
０ＰＩＮＢの中の対応するビットの内容を見て行われる
ため、どのビ・７トがどのような状態（“１゛′か“０
”か）になっているかということについてのみ条件判断
のための演算が行われることによって、各ＳＷＢ又は０
ＮＯＦＢが選択されセット又はリセットされる。

以上のようにして処理された論理演算の結果として、こ
の処理ループを１周回るごとに表示ランプ１３（第２図
）をフリッカ（点滅）９点灯、または消灯させるだめの
信号をＬ　ｌ）　ＯＴからラッチＪＩｆ１２（第２図）
へ、０：」記第２図で説明したようにして選択的に最高
１２８ビ・ノド（１６バイｉ−）分の出力を行なう。そ
して中央処理装置ｃＰＵ（第２図の１）からのラノチク
ｌコ・ツクが信鴛線１７（第２図）を介してラッチ群１
２へ与えられ、各ランチ群１２の出力信号が表示ランプ
１３へ与えられ、各ランプのフリッカ（点滅）１点灯、
または消灯動作が行なわれる。また、同様にこの処理ル
ープを１周回るごとに音声出力部５（第２図）のブザー
、ベル、またはチャイムを発報させるための信号を八Ｍ
ＤＯＩ３の各ヒノｔ・の結果を見て出力する。なお、前
記ゲート群１０　（第２図）から１）　Ｉ　Ｎ　Ｔへの
故障入力動作を行なうだめのサーチルーチンは、第６図
の処理［相］のＤＳＴからＤＳＬ′Ｆへの最ｊロＪ１６
ハイト分のデータの転送処理中は割り込まないようにし
である。なぜならこの間にサーチルーチンの割り込めに
よってＤ　Ｓ　Ｔの内容が変わってしまうと正しい値が
１）ＳＬＴへ転送されなくなるからである。

以上のようにし“Ｃ各テーブルを用いてシステムの全体
的な動作が行なわれるが、続いて各故障入力ごとに第１
図に示すようなシーケンスパターンの動作を行なわせる
ための論理演算について具体的に説明する。最初に第６
図の処理［相］、　ｌ８１）、　ｏ。

［相］、＠）におりる各テーブルのセントのための論理
演算について説明する。まず１ビツトの故障入力につい
て、第１図の各シーケンスパターンＳＬ。

Ｓ２．Ｓ３のおのおのの場合で、ブザー作動信号ＢＺＯ
，−＼ル作動信月ＢＬＯ，チャイム作動信号ＣＨＯ、フ
リッカ作動信号ＰＬＯ，ランプ点灯信号り八〇が立ち上
がる。すなわらセットされるためには第１図の各シーケ
ンスパターンの状態図より、故障入力信号ＤＳが立ら上
がり、かつ処理が終わっている。すなわちＬＡＯ’＝０
　（ＬＡＯ＝０ならば必ずＢ２Ｏ−Ｂ　Ｌ　Ｏ＝　Ｃ、
ＨＯ＝　Ｆ　Ｌ　Ｏ＝　０である）である必要がある。

またその故障入力についての発＋Ｕをブザーで行う場合
には、ブザー選択ｍＷ　Ｂｚ　Ｉ−ｔ、ベル及びナヤ、
（ノー選択信号１３ＬＩ＝ＣＩＩＩ＝０と設定し２発報
をベルで行なう場合にはＢＬｌ＝１．ＢＺＩ＝ＣＩＩＩ
＝０．チャイムで行なう場合にはＣｌ１ｌ＝１，１３Ｚ
Ｉ＝ＢＬ１＝０と設定しておく。以」−によって、ｌ３
ＺＯ’。

ＢＬＯ，ＣＨＯ，ＦＬＯ，及びＬＡＯがセ・ノドされる
だめの論理式は。

ＢＺＯ＝ＤＳ・ＬＡ’０−ＢＺｌ、１３ＬＯ＝ＬＩＳ・
「τて・ＢＬＩ、ＣＨＯ＝ＤＳ・「τ万・ＣＨＩ。

ＦＬＯ＝ＤＳ　−ＬＡＯ，ＬＡＯ＝ＤＳ　・ＬＡＯとな
る。尚、演算“・”は論理積を、各信号の上の“−”は
各信号の反転出力を示す。またすでＧこセットされてい
る場合にはその状態を持続させるために、その信号自身
の前の状態と論理和をとって。

ＣＨＯ＝ＤＳ・１丁＝ベコ５・ＣＨｒ＋ＣＨＯ，／−べ
１ンとなる。尚、演算“十パは論理和を表わす。以上の
論理演算は１ビットの故障入力に対しての式であるが１
本発明では８ピッ１−を１ハイｌ−としていらどに処理
を行なう。そのため例えばテーブルＡＴ、Ｉ３Ｔ、ＣＴ
があった時、今。

ＡＴ＝Ｉ３ＴＩ−ＣＴ、Ａ’ｒ−＝Ｉ３Ｔ”　−Ｃ”Ｔ
’、八ｉ’などを、それぞれ各テーブル中の１ハイｉ・
について論理和、論理積５反転を行なう／ｉｉＸ算であ
ってもその結果は１ビ、７ト単位で行なった演算と同し
である。ずなわら、前記（１）式において、故障入力信
号Ｄ　Ｓを記憶するテーブルは前記ＤＳＬＴ（第５図）
まノこブザー出力ＢＺＯ，ベル出力ＢＬＯ，チャイム出
力ＣＨＯ、フリッカ出力ＰＬＯ及びランプ出力し八〇の
各信号を記憶するテーブルはそれぞれ前記ＢＺＯＴ、Ｂ
ＬＯＴ、ＣＨＯＴ、Ｆ’ＬＯ’１’、ＬＡＯＴ　（第５
図）であり、また、ブザー選択信号ＢＺＩ、ベル選択信
号ＢＬＩ、及びチャイム選択信号ＣＩ目を記憶するテー
ブルはそれぞれ前記ＢＺ　ＩＴ、ＢＬ　ＩＴ、Ｃ１ｔ　
ｌ”ｒ（第３図及び第４図）であるため、前記（１）式
の論理演算を１／＼イト単位でいちどに行なうと。

となる。なおＷＯｌマに′ｒ−ＤＳＬＴ−ＬＡＯＴは第
６図で説明したように、処理０で６１算されるがこれは
（２）式の計算量を減らずためである。これらの論理演
算によって、８ビットの故障入力にり・）するセントの
ための論理演算を１ハイｌ−ｆｌｉ位でいぢどに、しか
も独立に行なうことができ、セ・ノドすべき条件が整っ
た場合のみ、煮テーブルのり＝ｌ　ｌ１ｉｉ；する故障
入力ビットに“１”が立ち、七ソ１−が行われ１条件が
整わない故障入力ピントに対しては状態は変化しない。

そして上記（２）式の演算を最高ＩＧハイド分行なえば
、最高１２８ビツトの故障入力に対するセントのための
論理演算、ずなわぢ第６図の処理■、［相］、０．［相
］、［相］が高速に行なわれる。

なお」二記５式の論理演算のうち、ＬＡＯＴの演算（処
理＠ｌ）は最後に行なうこととする。なぜな他の４式よ
りも先に行なってしまった場合、もしＬＡＯＴがセット
されると、他の４式はそのＬＡＯＴの内容を見て演算を
行なうため、その七ソ１−されたＬ　Ａ　ＯＴにより、
ＬＡＯＴを用いると他の４式のＢＺＯＴ、ＢＬＯＴ、Ｃ
ＨＯＴ、及びＦＬＯＴはセットされなくなってしまうか
らである。

また処理［相］（第６図）におけるテーブルＡＬＭＯＴ
のセント処理は、単にＡ　Ｌ　Ｍ　ＯＴ　＝　Ｂ　Ｚ　
ＯＴ＋１３　Ｌ　ＯＴ十ＣＩＩ　ＯＴというＩハイ１〜
ｊ１位の各ビ・２トごとの論理和として行なわれ、この
テープＪしは後の処理■及び■で用いられる。

次に第６図の処理■のテーブルＢＺＯＴ、ＢＬＯ１゛２
及びＣＩＩ　ＯＴのリセ・ノドのための論理演♂Ｖにつ
いて説明する。まず、前記セ・７１の時と同１浪に１ビ
ットの故障人力について、第１図の各シーケンスパター
ンＳＬ、Ｓ２．Ｓ３のおのおのの場合で、信号ＢＺＯ，
ＢＬＯ，Ｃｌｌ０が立し−１：力（るだめの論理をめる
。第１図のシーケンスノでクーンＳ１の貼には、ＢＺＯ
が立ち上がっており、ノコ・つ故障入力信号ＤＳが立ち
下がるか、ＢＺＯ力く立ら上がっており、かつ）゛テー
スト・ノブスイ・ノツー力１らの信号ＢＳが入力した場
合である。オなわら論理式はシーケンスパターンＳ１で
あることを示１゛信号Ｓ１も含めて。

Ｓｌ・百百・ＢＺＯ＋５Ｌ−ＢＳ−ＢＺＯ＝Ｓ１−ＢＺ
Ｏ・　（ＤＳ＋ＢＳ） となる。同様にシーケンスパターンＳ２の時Ｇこ（より
５−５２　・　＋３　Ｚ　Ｏ となり、シーケンスパターンＳ３の肪には。

Ｂ５−５３　・　ＢＺＯ となる。以上をまとめて、ＢＺＯが立ぢ下がるための論
理は ＳＬ　・ＢＺＯ−（ＤＳ＋ＢＳ）　＋Ｂ５−５２−ＢＺ
Ｏ−１−ＢＳ−３３・ＢＺＯ＝ＢＺＯ−ｆＢｓ（Ｓｌ−
１−３２＋５３）４−３ｉ　・ＤＳＩ　−ＢＺＯ−（Ｂ
Ｓ−１−３ｌ　・ＤＳ） となる。面、シーケンスパターンはこの場合３つしかな
いので３１　＋　３２−１−３３　＝　１である。よっ
て、倍量Ｂｚｏがリセットされるためには、上式の（）
全体に反転のバーを何番ノで。

となる。前記（３）式及び（４）式において信号ＤＳを
記憶させるテーブルは前記ＤＳ’ｒ（第５図）、信号ｌ
３ＺＯ，ＢＬＯ，ＣＨＯを記憶させるテーブルは０；１
記１３ＺＯＴ、ＢＬＯＴ、ＣＨＯＴ　（第５図）であり
、シーケンスパターン選択信号Ｓｌ、Ｓ２゜Ｓ３を記憶
させるテーブルは前記ＳＩＴ、Ｓ２Ｔ。

Ｓ　３　Ｔ　（第３図または第４図）、ブザーストップ
スイッチからの信号ＢＳをハイド単位で扱うバイトがＢ
５５ＷＢであるため、前記（３）式及び（４）式の論理
演算をＩハイド単位でいちどに行なうと、前記セソ１−
におりる（２）式と同様に。

となる。上式において、ブザー（またはベルまたはチャ
イム）ストップスイッチ信号が入ると、Ｂ５５ＷＢの８
ビットすべてか“１゛となることによって、各故障入力
に対して、それに関する論理演算が同時に行なわれる。

また、（）内箱２項の演算においてシーケンスパターン
のイニシャルテーブルＳ　Ｉ　Ｔでは、シーケンスパタ
ーン３１を行なうべき故障入力ビットにのみ“１　”が
立っているため（第４図参照）、１バイト単位でその論
理演算を行なっても、シーケンスパターンＳ１を行なう
べき故障入力ビットに対してのみ、リセットのだめの演
算が行われる。このようにして、セットの時と同様に、
８ビツトの故障入力に対するりセントのだめの論理演算
を１ハイド単位でいちどに行なえ、リセットすべき条件
が整った場合のめ、各テーブルの対応する故障入力ビソ
トを“０”とし、リセットが行われる。そして（５）式
の演算を最高工６ハイト分行なえば、最高１２８ピント
の故障入力に対するりセットのための論理演算。

ずなわぢ第６図の処理■が高速に行われる。

以下第６図の処理■及び■のＦ　Ｌ　ＯＴとＬＡＯ′■
゛のリセットのための論理演算も全く同様にして組み立
てることができるため１式のみを■くことにする。まず
、ＦＬＯＴリセットについて、第１図より、リセットさ
れるための論理はまず１ビ・７１・の故障入力に刻して
。

Ｓｌ・ＤＳ・Ｆ　Ｌ　Ｏ＋Ｓ　ｌ　−１３Ｓ　−Ｆ　Ｌ
○＋Ｓ２・ＢＳ−ＰＬＯ−１−５３・ＦＳ・　（ＢＺＯ
＋ＢＬ０　＋　ＣＩ−１０）　ＦＬ　Ｏ＝　Ｐ　Ｌ　Ｏ
・　（１３５・　（Ｓｌ　→Ｓ２）＋ＦＳ　・　（＋３
ＺＯ＋ｌ３ＬＯ−１−Ｃ１ｌ　）　・　Ｓ３千８１・Ｄ
ＳＩ となるから、信号Ｆ　Ｌ　Ｏがリセットされるためには
、上式の（）全体と反転のバーを付けてＦＬＯ＝ＦＬＯ
・（ＢＳ・（Ｓｌ＊Ｓ２）＋ド１）Ｓ） となる。尚、Ｉ”Ｓはフリンカストソブスイッチからの
信号である。したがってテーブルにおり）る１バイトご
との論理演算は。

・・・・・・（６） となる。ただし、ΔＬ　Ｍ　Ｏｉ”　＝　Ｂ　Ｚ　Ｏ’
ｆ’　十Ｂ　Ｌ　ＯＴ　十ＣＩＩ　Ｏｉ’の論理演算は
第６図の処理［相］でｊｊムわれ、（６）式ではその結
果を用いている。以上のようにして（６）式の演算によ
って第６図の処理■のＦＬ　ＯＴのリセットが行なわれ
る。

同様にＬ　Ａ　Ｏリセットについて、第１図より。

リセットされるための論理は、まず１ビツトの故障入力
に対して。

５ｌｉ）Ｓ−ＬＡＯ＋ｓ２・Ｌｏ・　（ＢＺＯ−１−Ｂ
ＬＯ＋ＣＨＯ）−ＤＳ−ＬＡＯ＋５３−ＬＯ−１）Ｓ　
−ＦＬＯ−ＬＡＯ＝ＬＡＯ−１）Ｓ　［（ＩＪＺＯ＋Ｂ
ＬＯ−１−ＣＩＩＯ＞　・Ｓ２・ＬＯ＋ＦＬＯ・Ｓ３・
Ｌ　Ｏ４−Ｓ　ｉ、　１ となるから、信号ＬＡＯがリセットされるためには、上
式のＤＳを含む（）全体に反転バーを付けて Ｔ）となる。尚、ＬＯはランプアウトスイッチからの信
号である。したがってテーブルにおける１ハイドごとの
論理演算は。

ＬＡＯ”ｌ”＝ＬＡＯＴ−Ｔｉ？’ｒ’　・　（（丁＝
ＺＯＴ→−ＢＬＯＴ−＋ＣＨＯ１’）　・Ｓ２Ｔ−ＬＯ
３ｗＢ＋ＦＬＯＴ−３３Ｔ・ＬＯ３ＷＢＩＳＩＴｌ　−
ＬＡＯ十ＦＬＯＴ−３３Ｔ−ＬＯ３ＷＢ−トＳｌ’ｌ”
ｌ−１７１となり２以上のようにして（７）式の演算に
よって第６図の処理■のＬ　Ａ　ＯＴのリセットが行な
われる。

最後にランチ回路！Ｉ’ｌ’１２（第２図）への最終的
な出力となるテーブルＬＤＯＴのセノ；・をする′ため
の処理■（第６図）について説明する。ＬＤＯ′Ｆは各
故障人力ピントに対応するビットの表示ランプ１３　（
第２図）を光らせるか否かを直接に示すテーブルである
。したがって、まず、スイッチ入力部６　（第２図）の
ランプチェックスイッチがオンになり、それに対応する
ＬＣ３ＷＢ　（第５図）の各ビットにずべて“１゛が立
つと、ＬＤＯＴの各バイト（最高１６バイト）にすべて
“１″が立ち、試験的にすべてのランプを点灯される。

また。

フリッカ（点滅）を行う場合においては１点灯状態と消
灯状態が交互に繰り返されるため、それにしたがっ”乙
　ＬＤＯＴの対応するヒツトに“１゛と“０”を交互に
立てる必要がある。ところで。

その繰り返しはフリッカ発振回路４（第２図）の出力を
０ＮＯＦＢにおけるｌバイ１−分の°゛１′′と０”の
繰り返しとして出している。すなわち発振回路４　（第
２図）の出力がハイレベルなら、０ＮＯＦＢの８ビツト
すべてが１”となり、ローレベルならパ０”となる。従
ってＦＬＯＴと０ＮＯＦＢの１ハイド単位で論理積をと
り、その演算を最高１６ハイトについて行うことにより
、ＦＬＯ′ｒ中の１”が立っているフリッカすべき故障
ビットについてのみ、ＬＤＯＴ中の対応するヒントに交
互に“１”と“０″が立ち、ランチ群１２（第２図）へ
のフリッカ出力となる。面この場合第６図の動作フロー
の演算速度の方が２発振回路の０１１−ＯＦのタイミン
グよりはるかに速いため。

第６図の動作フローのループが何周がするごとに。

すなわちＬＤＯＴの出力が何回か行われるごとに。

ＬＤＯＴ中の対応するビットの“１″とａｏ”の繰り返
し、ずなわぢランプのフリッカが行われる。

尚この場合ランプ点灯用のＬＡＯＴの内容は見ないこと
とする。フリッカを行なわない場合で点灯のみを行う場
合にはＬＡＯＴの内容を見てＬＤＯＴの対応するビット
に“１”を立て１点灯を行なわせる。以上の動作を１バ
イト単位の論理演算式％式％ （８） となり、この論理演算式によって第６図■の処゛理が行
なわれる。

以上説明したように本発明による実施例では。

複数の故障入力に対して、テーブルを設定し、第６図の
動作フローにしたがって処理を行なうが。

その場合各故障入力に対するシーケンスパターンを第１
図の例のように任意に設定でき、それにより論理演算式
を前記のように組め立てることができるため１本発明に
よるアナンシェータの使用者は複数の故障入力の動作パ
ターンを、多くのシーケンスパターンの中から自由に、
かつ独立に選ぶことができ、初期状態となっているアナ
ンシェータにキーボードからそれらのデータを入力し１
条件を設定することができ、非常にσを用性に冨む。

なおかつ、各故障人カビソトに対して、それぞれ別々に
条件別…ｉの処理を行なうのではなく、無条件の七ノ１
−．リセソ１−などの論理演算によって条件判断と等価
の処理を行ない、また第３図に示すような各イニシャル
テーブル及び各ＳＷＢまたは０ＮＣ）ＦＢ　＜第５図）
などを設けたことにより。

上記論理演算をバイト単位でずなゎち８人力を同時に処
理できるようにしたため、処理が高速に行なうことがで
きる。−例として、（２）式のテーブルＢＺＯＴのセン
ト処理を行なう場合について、この処理の条件判断で各
故障ビットごとに行なう場合と比較してみる。一般にマ
イクロコンピュータなどの通常の論理和、論理積などの
演算はハイド単位でも１命令サイクル程度で行えるのに
刻し。

条件別ＩＪｉのための演算は３命令ザイクル位ががる。

従って１２８ビツト（１６バイト）のＢＺＯＴの七ソト
処理を条件判断で行なうとすると、３命令ザイクル×１
２８ビット−３８４命令ザイクルはど必要なのに対し、
（２）式では、８ビット、ずなゎち１バイトの処理に１
回の論理積と１回の論理和ノ／ｉ１算の合計２命令ザイ
クルで済む。

従って１２８ビツト（１６バイ１〜）では、２命令サイ
クルＸ１６ハイトー３２命令サイクルでよいことになり
１条件判断の場合に比べて演算速度が非常に高速である
ことがわかる。

本実施例ではアナンシェータに本発明を通用した場合に
ついて述べたが、アナンシェータに限′らず、故障入力
以外の複数入力、例えば工場の機械からの入力信号など
を処理し、その結果を出力する第２図のような場合にも
、まず第１図のようなシーケンスパターンを設計し、そ
れに従い、論理演算式を組み立て、さらに第３図のよう
なイニシャルテーブルを設定することによって、第５図
及び６図のようなテーブル及び動作フローを構成すれば
、複数の入力に対する処理をハイＩ・単位で高速に行な
い、その結果を応答性よく表示することができ、本発明
の目的を達成することができる。

〔発明の効果〕

多点人力表示装置におりる多数の人力及び表示出力をカ
ウンタとデマルチプレフナを組め合わせることにより、
バイト単位で高速に行なうことができる。　各人力に対
する動作シーケンスをプログラムによって設定すること
ができるため汎用性に富む。

各入力に刻する処理は２条件判別によらず無条件の論理
演算で行なうため、高速処理が可能である。

また、その論理演算は複数ビットの入力に刻してバイト
単位で行なうため、高速処理が可能である。

【図面の簡単な説明】

第１図は故障入力に対する各信号の動作シーケンスのタ
イムチャートを示した図、第２図はアナンシェータの全
体的な構成図、第３図はイニシャルテーブルのり一ドオ
ンリメモリ上の配置を示した図、第４図は、・イニシャ
ルテーブルの設定例を示した図、第５図は各テーブルの
ランダムアクセスメモリ上の配置を示した図、第６図は
アナンシェータの処理動作の流れを示した図。 ＤＳ・・・故障入力信号７　ＢＺＯ・・・ブヂー作動信
号、　ＢＬＯ・・・ベル作動信号。 ＣＨＯ・・・チャイム作動信号、　Ｆ　Ｉ−０・・・フ
リッカ作動信号、　し八〇・・・ランプ点灯信号、　Ｂ
Ｓ・・・ブザーストップ信号、　ＦＳ・・・フリッカス
トップ信号、ＬＯ・・・ランプアウト信号、　Ｓｌ、Ｓ
２．Ｓ３・・・各シーケンス状態。 ■・・・中央処理装置ＣＰＵ、　２・・・リードオンリ
メモリＲＯＭ、　３・・・ランダムアクセスメモリＲＡ
Ｍ、　１０・・・ゲート群、　１１・・・故障入力、　
１２・・・ラッチ群、　１３・・・表示ランプ特許出願
人　キムラ電機株式会社 代理人弁理士　大　ｇ　義　之 第 ４２〉 くＳ３〉 １図 （ｂ） 第３図 第４図 、Ｆ１３．チトｒ（１１ｈｊ号１了Ｍ←占丈１力ＩＯ９
ＢＴ Ｓ３Ｔロロ■Ｐ丁丁■ココ 第５図 Ｐ：）ｌｔｊｌ　ｌ 第６図

Claims (4)

【特許請求の範囲】
1. （１）　多数の入力線が加わる入力端子と、該入力端子
   より入力する入力信号を処理し特定の処理を記憶する第
   １のメモリと処理状態を記憶する第２のメモリとを有す
   るマイクロコンピュータと。 前記マイクロコンピュータの処理結果を表示する表示回
   路と、前記入力端子より入力した入力信号によって音を
   発生ずる発報装置と、前記マイクロプロセッサに加わる
   第１．第２．第３の信号発生装置とを有し、前記マイク
   ロプロセッサは前記入力端子より入力する信号と前記第
   １．第２のメモリに格納されているデータとを用いて前
   記第１゜第２．第３の信号発生装置からの信号によって
   選択的にバイト単位で論理演算し、前記結果を前記表示
   回路に表示するとともに、前記発報装置を制御すること
   を特徴とした多点入力表示装置。
2. （２）　前記表示装置はアナンシェータであり。 前記マイクロコンピュータは前記第１の信号発生装置よ
   り発生した信号によって前記発報装置の発報動作が停止
   する論理演算を、前記第２の信号発生装置より発生した
   信号によって前記表示回路のランプの点滅が停止する論
   理演算を、前記第３の信号発生装置より発生した信号に
   よって前記表示回路のランプの点灯を停止する論理演算
   を選択して処理することを特徴とする特許請求の範囲第
   １項記載の多点入力表示装置。
3. （３）　前記第１．第２．第３の信号発生装置はスイッ
   チであることを特徴とする特許請求の範囲第１項記載の
   多点入力表示装置。
4. （４）　前記マイクロコンピュータは前記表示回路が接
   続されるランチ回路と、前記入力端子が接続されるゲー
   ト回路と、前記マイクロコンピュータのハスラインに接
   続され特定のアｌ−レスが選択されたときに動作するバ
   スドライバ、ハストランンーハト＋　前記ハスドライバ
   、ハスＩ−ランシーハの少なくとも一方が選択された時
   にカラン１−動作するカウンタとを有し、前記ランチ回
   路の入力は前記パスドライバーに複数ピッ１−１１位で
   並列に接続され、前記ゲート回路の出力は前記パストラ
   ンシーバに複数ピッＩ・単位で並列に接続され、前記カ
   ウンタの出力は前記ラッチ回路、ゲート回路を選択的に
   動作させることを特徴とする特許請求の範囲第１項記載
   の多点入力表示装置。