JPS6053311A - Power amplifier - Google Patents

Power amplifier

Info

Publication number
JPS6053311A
JPS6053311A JP58161416A JP16141683A JPS6053311A JP S6053311 A JPS6053311 A JP S6053311A JP 58161416 A JP58161416 A JP 58161416A JP 16141683 A JP16141683 A JP 16141683A JP S6053311 A JPS6053311 A JP S6053311A
Authority
JP
Japan
Prior art keywords
amplifier
transistor
input
output
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58161416A
Other languages
Japanese (ja)
Other versions
JPH0155776B2 (en
Inventor
Hisashi Sotokari
外狩 久
Takeshi Ogawara
小河原 武志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58161416A priority Critical patent/JPS6053311A/en
Publication of JPS6053311A publication Critical patent/JPS6053311A/en
Publication of JPH0155776B2 publication Critical patent/JPH0155776B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To eliminate the unbalance of a distortion factor between output siggnals by connecting respectively a power amplifier to two output terminals of a parallel feedback amplifier and connecting a load between output terminals of the power amplifier. CONSTITUTION:A base of transistors (TR) Q1, Q3, a base of TRs Q2, Q4 and an emitter of TRs Q1, Q2, Q3 and Q4 are connected respectively in common, an input signal is fed to a base of the TRs Q1, Q3 via a TRQ7, feedback is applied from the collector of the TRQ1 to the base of the TRs Q2, Q4 so as to constitute a parallel feedback type amplifier. A collector output of the TRs Q3, Q4 is fed respectively to power amplifiers A4 and A1 and a load RL is connected between output terminals of the amplifiers A4, A1. Thus, the unbalance of the distortion factor between the output signals is eliminated and also the decrease in the input impedance is avoided.

Description

【発明の詳細な説明】 本発明にスピーカなどの負荷に一対の電力増幅器から出
力全供給する電力増幅装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a power amplifier device that supplies the entire output from a pair of power amplifiers to a load such as a speaker.

一般に、一対の電力増幅器の出力間にスピーカなどの負
荷を接続する電力増幅器の回路構成はBTL(Bala
nced Transformer−Less)回路ト
イわね−ステレオなどの音声増幅回路に用いられている
。従来のBTL回路の一例?第1図、第2図に示す。
Generally, the circuit configuration of a power amplifier in which a load such as a speaker is connected between the outputs of a pair of power amplifiers is BTL (Bala
nced Transformer-Less) circuit used in audio amplification circuits such as toy-stereos. An example of a conventional BTL circuit? It is shown in FIGS. 1 and 2.

第1図において、Axe正相負帰還電力増幅器。In FIG. 1, Ax positive phase negative feedback power amplifier.

A2ぼ逆相負帰還電力増幅器、 H+t −H,u r
i抵抗、几りに負荷(スピーカL C1−C3Hコンテ
ンサであり、これらにx、 vIJ T L回路を構成
している。また、lに増幅器AIの入力端子、2に抵抗
its、 l(+6の又虞、Vooに直に電圧源、80
は信号発生器を示す0増幅器AlICに信号発生器SG
からの信号が入力されるので、この増幅器AIの出力信
号#ri信号発生器8Gからの基本信号と増幅器へ1で
発生した歪成分と雑音成分との合成信号となる。−万、
増幅器A2の入力信号に、増幅器AIの出力信号?抵抗
旧、抛にニジ抵抗分割したものである○したがって、増
幅器A2の出力信号に信号発生器SGからの基本信号と
増幅器A、I、 A2で各々発生した歪取外と雑音成分
の合成信号となるので増幅器A1の歪と雑音成分が余分
に加算され、そのため増幅器A1. A2の各出力信号
相互間で歪と雑音成分のアンバランス音生ずる○ このことケさらに具体的rii5?、明する。第1図に
おいて次式がQり立つ0ここで信号発生器S’()の歪
率に無視するものとする。
A2 anti-phase negative feedback power amplifier, H+t −H, ur
i resistor, and the load (speaker L) is the C1-C3H capacitor, and these constitute the Also, voltage source directly to Voo, 80
indicates the signal generator 0 amplifier AIC to signal generator SG
The output signal #ri of this amplifier AI becomes a composite signal of the fundamental signal from the signal generator 8G and the distortion component and noise component generated in the amplifier 1. Ten thousand,
Is the output signal of amplifier AI the input signal of amplifier A2? Therefore, the output signal of amplifier A2 is a composite signal of the basic signal from signal generator SG, the distortion removed and noise components generated by amplifiers A, I, and A2, respectively. Therefore, the distortion and noise components of amplifier A1 are added, and therefore, the distortion and noise components of amplifier A1. An unbalanced sound of distortion and noise components occurs between each output signal of A2 ○ Is this more specific rii5? , reveal. In FIG. 1, the following equation stands for Q. Here, the distortion factor of the signal generator S'() is ignored.

vo=Avvl+v、 +++ ・+・・−・(t)V
l:’:el−βvo−−−(2) Lだ(7、自、 vl、 vo、 vn、Ay、βぼ各
々増幅器A1の入カフf℃圧、反転入力電出、串力電圧
、(歪+雑音)電圧、開ループ利得、帰還回路の利得ヶ
示すものとするO ここでこ引らの式からV+に消去すると増幅器AIの出
力′電圧V。汀次のようvcなる○ここで増幅RyA2
の入力面、圧e1は増幅器A1の出力市1圧V。fp、
5. Reの抵抗分割比で入力するため、5 1(、s + HτvoVC圧縮さり、る。この時入力
電圧CIに仄の1うにlる○ ここで増@器A2げ逆相負帰還電力増幅器であるので、
増幅器AIと同様の亀王、利得にダラシを付けた記号で
表わし、抵癩3に流れる電流全1とすると、次の各式が
成立する。
vo=Avvl+v, +++ ・+・・−・(t)V
l:':el-βvo---(2) L (7, self, vl, vo, vn, Ay, and β are respectively input cuff f℃ pressure of amplifier A1, inverting input voltage, skewer voltage, ( Distortion + noise) voltage, open-loop gain, and feedback circuit gain O Here, if we eliminate to V+ from these equations, the output 'voltage of amplifier AI becomes V. The following shows vc. ○Here, amplification RyA2
On the input surface of , the pressure e1 is the output voltage V of the amplifier A1. fp,
5. Since the input is made with a resistor division ratio of Re, 5 1 (, s + HτvoVC is compressed. At this time, the input voltage CI is equal to or less than 1 ○ Here, the amplifier A2 is a negative-phase negative feedback power amplifier. So,
Assuming that the gain is represented by a symbol similar to amplifier AI, and that the current flowing through resistor 3 is 1, the following equations hold true.

一す== Av’vl’ 十vn’ ・・・・・・・・
・(5)v(=e(−kLs■+βv、/ 、、、 、
、、 、、・(6)ここで増幅器A2の入力インピーダ
ンス?無限大とすると次式が成立する。
One = = Av'vl'tenvn' ・・・・・・・・・
・(5)v(=e(-kLs■+βv,/ , , ,
, , , , (6) Where is the input impedance of amplifier A2? If it is set to infinity, the following formula holds true.

これら(5)〜(7ン式からvl’、ITh消去すると
β′=l(,3 玉Tから次式が得られる。
By eliminating vl' and ITh from these equations (5) to (7), the following equation is obtained from β'=l(,3 ball T.

ざらに、増幅器A、I、 A2は同特注をもつ増幅器で
あるのでvn=vn’、 Av=Av’、β=β′とす
る0また、ここで4IPgA1.A2の各々の出力電圧
を同等にする為、増幅器AI、 A2の各出力電圧を同
等とするため増幅器A2の入力電圧に増幅器A1の入力
電圧に設定される。すなわち、増幅器AIの出力電圧に
増幅器A1のなり4中〃ν2、の出力電圧V。′に次式
のようになる。
Roughly speaking, since amplifiers A, I, and A2 are the same custom-made amplifiers, vn=vn', Av=Av', and β=β'.0 Also, here, 4IPgA1. In order to make the respective output voltages of amplifiers AI and A2 equal, the input voltage of amplifier A2 is set to the input voltage of amplifier A1. That is, the output voltage V2 of the amplifier A1 is equal to the output voltage of the amplifier AI. ′ becomes as follows.

・・・(8)′ ここで(31,(ff各式全比較すると増幅器A2の出
力電圧の歪と雑音電圧に、増幅器A1の出力電圧の歪と
雑音電圧エリも、寸う(1−7,) v、だけアンバラ
ンスになっている。
...(8)' Here, (31, (ff) Comparing all the formulas, the distortion and noise voltage of the output voltage of amplifier A1 are also reduced to the distortion and noise voltage of the output voltage of amplifier A2 (1-7 , ) is unbalanced by v.

この具体例として、AV= 1000(60d/) 、
β=而面vn−10nvの場合、増幅器A2の出力にお
ける(歪と雑音)市、圧との増加分△vn’i△vn−
())(l p、)”o中1mvとなり、増幅器A2の
歪と雑音電圧に、増幅器A1の歪や雑音電圧より、1 
(1%増加しその分だけアンバランス音生ずる○ 次に入力端子11cおける入力インピーダンスZ1に、
増幅器A1の入力インピーダンス1Zioとすると、次
式で示さねる0 こqo()式において、USに交流信号バイパス用コン
テンサであるから、l(、torc比べて充分小さいの
でR=)LIOとなる。また、Z+o rr正相負帰還
電力増幅器Alの入力インピーダンスであるからRrr
比べて光分大きいので、ZI中1L+oと設定できる。
As a specific example of this, AV=1000 (60d/),
In the case of β = virtual vn-10nv, the increase in (distortion and noise) and pressure at the output of amplifier A2 △vn'i△vn-
()) (l p,)" 1 mv in o, and the distortion and noise voltage of amplifier A2 is 1 mv from the distortion and noise voltage of amplifier A1.
(It increases by 1% and causes an unbalanced sound by that amount.)Next, the input impedance Z1 at the input terminal 11c is
Assuming that the input impedance of the amplifier A1 is 1Zio, it becomes 0 as shown in the following equation.In the qo() equation, since US is a capacitor for bypassing the AC signal, it becomes l(,R=)LIO since it is sufficiently small compared to torc. Also, since Z+o rr is the input impedance of the positive phase negative feedback power amplifier Al, Rrr
Since the amount of light is larger in comparison, it can be set as 1L+o during ZI.

例えば、Rs=R9=10にΩ、に6=47μF、J=
、1.[セ。
For example, Rs=R9=10Ω, 6=47μF, J=
, 1. [Se.

R+o =: 1(Il+ = 50KQ、Zio =
 5MΩとすると Zi=49.5X10 キRIOと
なる。
R+o =: 1(Il+ = 50KQ, Zio =
If it is 5MΩ, then Zi=49.5X10 KiRIO.

さらに増幅器A2の入力に増幅器A1の出力を抵抗R1
5,几6の分割ICエリイ材でいるので、抵抗損、 R
8において直流動作点2が変動1.7にいように直流カ
ット用容量(:4全必要とする0 第2図に従来の他のB T L回路の回路図?示す0こ
の回路に、正相負帰還電力増幅器AIの入力端子IVC
,逆相負帰還増@器A2の逆相入力端子3から抵砂3.
コンテンサ04を介して接続され、iた増幅器A2の同
相入力端子から抵mlも7を介して、抵抗I(、s、 
R9,H・IOの交点に透続されたものである。この図
において、増幅器AI、 A2の入力信号rX@接信号
発生器S()から入力されるので、増幅器/l+、 A
2の各出力信号り信号発生器SGからの基本信号と増幅
器AI、 A2で各々発生した歪と雑音成分の今収信号
で出力される。ここで増幅器AI、 A2に同−回路で
構成した時、こり、ら増幅器で発生した歪と雑音成分に
ほぼ同等であるので、増幅器AI、 A2の各出力信号
相互間での歪と雑音とのアンバランス?生ずることにな
い。
Furthermore, the output of amplifier A1 is connected to the input of amplifier A2 through resistor R1.
5. Since the IC is made of 6-piece split IC Elly material, resistance loss, R
8, so that the DC operating point 2 has a variation of 1.7, the DC cut capacitance (: 4 is required). Figure 2 shows the circuit diagram of another conventional BTL circuit. Input terminal IVC of phase negative feedback power amplifier AI
, a resistor 3. from the negative phase input terminal 3 of the negative phase negative feedback amplifier A2.
The resistor I(, s,
It is transparent to the intersection of R9, H and IO. In this figure, the input signal rX of the amplifier AI, A2 is input from the direct signal generator S(), so the amplifier /l+, A
Each output signal of 2 is output as a basic signal from the signal generator SG and a current signal of the distortion and noise components generated by the amplifiers AI and A2, respectively. Here, when amplifiers AI and A2 are configured with the same circuit, the distortion and noise components generated in the amplifiers are almost the same, so the distortion and noise between the respective output signals of amplifiers AI and A2 are Unbalance? It doesn't happen.

次に、入力端子lの入力インピーダンスZiホ、第1図
の場合と同様に次式のようになる。
Next, the input impedance Ziho of the input terminal l is expressed by the following equation as in the case of FIG.

ここで入力端子lから増幅器A2?みたインピーダンス
に、この増幅器が逆相負帰還増幅器である1 ま ため、はぼ(R3十云子−)で設定されるが運げRsv
c比べて充分に小さいのでR3となり、また、第1図と
同様rcR中ハlOとなる。(10式においてZj。
Here, from input terminal l to amplifier A2? This amplifier is a reverse-phase negative feedback amplifier.
Since it is sufficiently smaller than c, it becomes R3, and as in FIG. 1, it becomes halo in rcR. (Zj in formula 10.

に同相負帰還電力増幅器AIの入力インピーダンスであ
るから、I(、(キRto ) 、 )(,31c比べ
て光分大きいので、Zilにit (キル1o)とR3
の並列抵抗値で設定されるが、R3の抵抗値に一般的v
c数百Ω〜数にΩの抵抗となる〇 こねに、逆相負帰還電力増幅器A2の閾電圧利得A、v
ぼ開電圧利得AVOが光分太きけhばAv=”/R4と
なる。従って、入力端子lからみた入力インピーダンス
Z+、を大きくするためにに抵抗値R3を太きくtaX
けh−ばlらず、従って抵抗値几4も必然的に大きくな
り、抵抗値R7も同様に大きくする必要がある。こねに
抵抗)も7が増幅器の入力端子の@流バイアス電圧一定
化するために、抵抗値I(,4と同一値に設定されるか
らである。この場合増幅器AHC阪続陸続ている抵抗R
4,’ )R7の抵抗値が太き(2#。
Since it is the input impedance of the in-phase negative feedback power amplifier AI, I(, (kiRto), )(,31c is larger by an optical amount than
It is set with the parallel resistance value of R3, but the general resistance value of R3 is v
c The resistance is from several hundred Ω to several Ω, and the threshold voltage gain A, v of the negative-phase negative feedback power amplifier A2 is
If the open circuit voltage gain AVO increases by an optical amount h, Av = "/R4. Therefore, in order to increase the input impedance Z+ seen from the input terminal l, the resistance value R3 is increased taX.
Therefore, the resistance value R4 inevitably becomes large, and the resistance value R7 also needs to be made large. This is because the resistor 7 is set to the same value as the resistor I (, 4) in order to keep the current bias voltage at the input terminal of the amplifier constant.In this case, the resistor connected to the amplifier AHC R
4,') The resistance value of R7 is thick (2#.

げ、増幅器A1に陸続されている抵抗R2,几10の抵
抗値とのアンバランス1’(工って増幅器A ” r 
A2の同相入力端子における直流バイアス電圧の相違を
生じ、出力負荷に直流電流が流力、その出力負荷を焼損
することもあるため抵抗1モ3汀数百Ω〜鉱浦度となる
0 従って、入力インピーダンスZiIHR(lt中R+o
 )とR3で設定されるから、入力端子lからみた入力
インピーダンスZi+uR3の抵抗値が支配的となり、
第1図の入力インピーダンスZi(例、tJf、50に
Ω)と比べて入力インピーダンスZi+ (例えば、Z
T(Ω)の低下という不具合?生じる。具体例をあげる
と、几s =R9= l (lJ(rλ R10=5(
IKΩ、e5==47 try、f=IJ<1llz。
and the unbalance 1' between the resistance values of the resistors R2 and 10 connected to the amplifier A1.
This will cause a difference in the DC bias voltage at the common-mode input terminal of A2, and the DC current will flow into the output load, which may burn out. Input impedance ZiIHR (R+o in lt
) and R3, the resistance value of the input impedance Zi + uR3 seen from the input terminal l becomes dominant,
Compared to the input impedance Zi (e.g., tJf, 50Ω) in FIG.
Is it a problem of a decrease in T (Ω)? arise. To give a specific example, 几s = R9 = l (lJ(rλ R10 = 5(
IKΩ, e5==47 try, f=IJ<1llz.

■も3=2にΩ+ ”0=5MΩ とすると1(・==
Rtθ、ZI′=1.92X10中1(,3となる。
■If 3=2 and Ω+”0=5MΩ, then 1(・==
Rtθ, ZI′=1.92×10 (,3).

さらに、第1図と同様に逆相負帰還増幅器幅器八2の入
力に対して直流動作点3が変動しないように直流カット
用の容量に4を必をとする。
Further, as in FIG. 1, a capacitor 4 for DC cut is required so that the DC operating point 3 does not vary with respect to the input of the negative phase negative feedback amplifier amplifier 82.

本発明の目的に、これらの問題点全解決し−hiL回路
における出力信号相互の歪率のアンバランス奮なくし、
入力インピーダンスの低下をなくし帰還入力の定めの直
流カット用結合容量を不要とした電力増@装f*:!r
提供することYCある。
The purpose of the present invention is to solve all of these problems - to eliminate the unbalance of distortion between output signals in the hiL circuit,
Power increase @ equipment f*:! that eliminates the drop in input impedance and eliminates the need for the specified DC cut coupling capacitance of the feedback input. r
YC has something to offer.

本発明の電力増幅装置の1fnry、に、各ペースおよ
びエミッタ同志がそり、それ共通陸続さ力た第1゜第2
のトランジスタと、各ベースおよびエミッタ同志が共通
阪続された第3.第4のトランジスタとにエフ差動増幅
器を構成し、前記第1.第2のトランジスタのベースか
ら入力?供給し、前記第3.第4のトランジスタのベー
スを帰還入力とし、前記第1.第3のトランジスタの各
コレクタ紮それぞ9出力端とした並列帰還型増幅器と;
この並列帰還型増幅器の各出力端を七ねそれ入力端ロ接
荷を阪続したこと?特徴とする。
In the first fnry of the power amplifier of the present invention, each pace and emitter are warped, and it is connected to a common ground.
and a third transistor whose bases and emitters are connected in common. A F differential amplifier is configured with the first transistor and the fourth transistor. Input from the base of the second transistor? supplying said third. The base of the fourth transistor is used as a feedback input, and the first... a parallel feedback amplifier with nine output terminals for each collector of the third transistor;
Did you connect each output terminal of this parallel feedback amplifier with seven connections and connect the input terminals with each other? Features.

第3図に本発明の笑施例の回路図、第4図rユ第3図の
増幅器Al(A4)の部分の詳細回路図である。
FIG. 3 is a circuit diagram of a second embodiment of the present invention, and FIG. 4 is a detailed circuit diagram of the amplifier Al (A4) in FIG. 3.

図において、A1. A41”I正相負帰還電力増幅器
、A3に並列帰還型増幅器、D1〜D4にダイオード、
QI〜Qyrrトランジスタ、■も+4.IJ’)抵抗
、 11M13i定電流源であり、第1図と同一記号に
同−S成要素?示す。まt、4,5にそわぞれ増幅器A
3の出力端子、6. 71’;Jそ妬ぞれトランジスタ
Q1とQ3+Q2とQ4σバース端子、8汀増幅器A3
の入力端子。
In the figure, A1. A41”I positive phase negative feedback power amplifier, A3 is a parallel feedback amplifier, D1 to D4 are diodes,
QI~Qyrr transistor, ■ is also +4. IJ') resistor, 11M13i constant current source, with the same symbol as in Figure 1 and the same -S component? show. Amplifier A is installed in 4 and 5 respectively.
3 output terminal, 6. 71'; J transistors Q1, Q3 + Q2 and Q4 σ birth terminal, 8 stage amplifier A3
input terminal.

10.11,12ぼ増幅器AIの同相、逆相入力端子お
Iび出力端子、13,14,151−r増1陥器A4の
同相。
10.11, 12 are in phase with amplifier AI, anti-phase input terminals I and output terminals, 13, 14, 151-r are in phase with amplifier A4.

逆相入力端子おLび出力端子である。1曵おいて、並列
負帰還電力増幅器A3ぼ、トランジスタQ1.Q3のベ
ースおよびトランジスタQ2. Q4のベースが共通接
続され、トランジスタQl、 Q、2. Q3. Q4
のエミッタも共通阪続され、トランジスタQl、 Q2
お工びQ3. Q4力嗟動増幅器を構成している。この
共通エミッタにに定wL流源12が接続さね、トランジ
スタQ、1. Ql+のコレクタがトランジスタQ6の
ベースIC@絖さね、トランジスタQ2のコレクタにト
ランジスタQ5のベース、ダイオード1)3Vc阪続さ
れていてトランジスタQ3のコレクタにダイオードD5
と増幅器A4の同相入力端子13[接続さ力、トランジ
スタQ4のコレクタぼダイオードD4と増幅器A1の同
相入力端子toxi続されている0さら1こ、トランジ
スタQl、 Q3の共通ペーストr足車流源11とダイ
オードD1との朕続点范康続ざ力、ダイオード1)1に
入力トランジスタQ7のエミッタVc陸続すh−、トラ
ンジスタQ70ベースに抵抗分割(Rs、 R6)され
た毎号発生器8Gから入力が陸続さ9、トランジスタQ
21Q4の共通ペースぼ定電流源■3とトランジスタQ
6のコレクタrc妥続点に陸続さ力ている〇この図にお
いて、トランジスタQI、 Q=げベース・エミッタが
共通なのでコレクタが2個ある1つノ1ランジスタQA
と考え、またトランジスタQ2゜Q4もコレクタが2個
ある1つのトランジスタQ、Bと考え、hば、トランジ
スタQA、 QBのエミッタが共通である1つの差障増
幅器全構成するとみなさtする。
These are a negative phase input terminal and an output terminal. 1, parallel negative feedback power amplifier A3, transistor Q1. The base of Q3 and transistor Q2. The bases of Q4 are commonly connected and the transistors Ql, Q, 2 . Q3. Q4
The emitters of the transistors Ql and Q2 are also connected in common.
Work Q3. It constitutes a Q4 force amplifier. A constant wL current source 12 is connected to this common emitter, transistors Q, 1. The collector of Ql+ is connected to the base of transistor Q6, the base of transistor Q5 is connected to the collector of transistor Q2, and a diode D5 is connected to the collector of transistor Q3.
and the common-mode input terminal 13 of amplifier A4 [connected to the collector of transistor Q4, the collector of transistor Q4, the common-mode input terminal of amplifier A1 connected to the diode D4, and the common paste of transistors Ql, Q3 and the castor current source 11. The connection point with the diode D1 is connected to the emitter Vc of the input transistor Q7. Connection 9, transistor Q
21Q4 common pace constant current source ■3 and transistor Q
In this figure, the transistor QI, Q = base and emitter are common, so it is a single transistor QA with two collectors.
In addition, the transistors Q2 and Q4 are considered to be one transistor Q and B having two collectors, and the emitters of the transistors QA and QB are considered to be a common difference amplifier.

このトランジスタQAの一万のコレクタにトランジスタ
Q6のベースIC(2)続さ力、このトランジスタQ、
6ノコレクタが定電流源■3とトランジスタQBのベー
スV′C接続点vc、接続されているので、この差動増
幅器汀全帰還増@器となっている。したがって、トラン
ジスタQAのペース電位(貌続点6の電位)とトランジ
スタQnのベース電位(汲続点7の電位)とげ等しいの
でトラ72279人(7)1つのコレクタ。
The base IC (2) of transistor Q6 is connected to the collector of this transistor QA, and this transistor Q,
Since the collector of the transistor Q6 is connected to the constant current source 3 and the base V'C connection point vc of the transistor QB, this differential amplifier serves as a total feedback amplifier. Therefore, since the pace potential of the transistor QA (the potential at the connection point 6) and the base potential of the transistor Qn (the potential at the connection point 7) are equal, there is one collector.

(Q3のコレクタフとトランジスタQBの1つのコレク
タ(Q4のコレクタ)(汀同等の電流が流れ、出力端4
,5の電位に等しくなる。このため増りリh器A]、 
Aヰの入力電圧差になく、増幅器AI、 A4の出力間
に生じる出力オンセット電圧差になくなる。さらに、入
力信号に対して出力9@5の出力信号が逆相信号となり
、出力端4の出カイ3号に正相信号となるので一次段の
増幅器と(7ては正相負帰還1扛力増幅器(AI、A4
)だけが必要となり、逆相負帰還電力増幅器を必要とし
ない。Tflわち、同じ構成の増幅器が用いられるので
、増幅器から発生する歪および雑音電圧が等しいと考え
られる。
(The collector of Q3 and one collector of transistor QB (collector of Q4)
, 5. For this reason, additional reheating device A],
There is no difference in the input voltage of A, but there is a difference in output onset voltage between the outputs of amplifiers AI and A4. Furthermore, the output signal of output 9 @ 5 becomes a negative phase signal with respect to the input signal, and it becomes a positive phase signal at output No. 3 of output terminal 4, so that it is connected to the primary stage amplifier (7 is positive phase negative feedback 1). Force amplifier (AI, A4
) is required, and an anti-phase negative feedback power amplifier is not required. Tfl, that is, since amplifiers with the same configuration are used, it is considered that the distortion and noise voltage generated from the amplifiers are equal.

次に本発明の詳細な説明する。Next, the present invention will be explained in detail.

まず、イh号発生器SGから入力された入力信号げ、並
列負帰還増幅器A3を介して直結された増幅器At、 
A4の各入力端子10.13に入力さtする。
First, the input signal G input from the No. h generator SG is directly connected to the amplifier At via the parallel negative feedback amplifier A3.
It is input to each input terminal 10.13 of A4.

このため増幅器AIの出カイ=号ぼ、信号発生器SOか
らの基本信号と並列負帰還増幅器A3で発生した歪と雑
音成分と増幅器AIで発生した歪と雑材成分との合成イ
ぎ号である。同様1こ増幅器A4の出力1g梠1J1悄
号発生器8Gからの基本信号と並列負帰還増幅器A3で
発生した歪と雑音成分と増幅器A4で発生した歪と雑+
j1−55C分との合成信号となる。ここで増幅器AI
、 A4が同一回路構成であると、こtしら増幅器へ1
.A4の出力信号相互間花生じる歪と雑音成分のアンバ
ランス音生じること汀ケい。
Therefore, the output signal of the amplifier AI is the composite signal of the basic signal from the signal generator SO, the distortion and noise components generated by the parallel negative feedback amplifier A3, and the distortion and miscellaneous components generated by the amplifier AI. be. Similarly, the output of the amplifier A4 is 1G, the basic signal from the pulse generator 8G, the distortion and noise components generated by the parallel negative feedback amplifier A3, and the distortion and noise components generated by the amplifier A4.
It becomes a composite signal with j1-55C. Here amplifier AI
, A4 have the same circuit configuration, then 1 to the amplifier.
.. The difference between the output signals of the A4 will result in an unbalanced sound due to the distortion and noise components.

次に、入力端子8から回路内FAt見た入力インピーダ
ンスZ+2ぽ次式で示さ力る。
Next, the input impedance Z+2 when viewed from the input terminal 8 within the circuit is expressed by the following equation.

タタシ、ZV:rトランジスタQ7のベースから回路内
部金兄た入力インビーターンスであり、紡Ωあり、I(
+tに数十にΩ程度であるからZ i zキ1(+14
とな乙。例、tば、z == 、14Ω、R14= 5
0にΩトTbトZr2 =3Ω 48.8XlO(キR・1)となる。
TATASI, ZV:r is the input interference inside the circuit from the base of transistor Q7, and there is Ω, I(
+t is about several tens of Ω, so Z i zki1 (+14
Tonaotsu. Example, t, z==, 14Ω, R14=5
0, ΩtoTbtoZr2 = 3Ω 48.8XlO (KR・1).

−!た、この実施例に、従来の回路のように増幅器A2
の入力に直流動作点全没#させないための直流カット用
容量(C4)k必要としない。
-! In addition, in this embodiment, amplifier A2 is added as in the conventional circuit.
A DC cut capacitor (C4) k is not required to prevent the DC operating point from being fully submerged at the input of.

さらに、増幅器AI、 A4の出力オフセット電FEt
cよる影響もない。すなわち、増幅器A3のトランジス
タQ3のコレクタ電流■oQ3がトランジスタQ4のコ
レクタ篭流異4の2倍になったとしても、増幅器AI、
 A4の入力端子10.13の電位差i18mv変化す
るだけである。一般に負荷の焼損を生じない負荷の両端
の直流電圧の許容値に150mv以円であるから、出力
オフセット電圧にJ:v負荷の焼損?生じることげない
Furthermore, the output offset voltage FEt of amplifier AI, A4
There is no influence due to c. That is, even if the collector current of the transistor Q3 of the amplifier A3 is twice the collector current of the transistor Q4, the amplifier AI,
Only the potential difference i18mv between the input terminals 10 and 13 of A4 changes. In general, the permissible DC voltage across the load that does not cause load burnout is 150mV or more, so the output offset voltage is J:v.Load burnout? There is nothing that happens.

第41九に第3図の増幅器AI、 A4部分の詳却1回
路図を示す。図において、第1図〜第3図と同一番号、
記号に同一構成要素を示し、D6,7にダイオード、Q
to〜Q+7汀トランジスタ、■も20〜1L26げ抵
抗、14ば定電流源を示す。この正相負帰還電力増幅器
AI、 A、4に、同一の回路構成となっている。
Fig. 419 shows a detailed circuit diagram of the A4 section of amplifier AI in Fig. 3. In the figures, the same numbers as in Figures 1 to 3,
Symbols indicate the same components, D6 and 7 are diodes, Q
2 to Q+7 transistors, 20 to 1L26 resistors, and 14 constant current sources. The positive phase negative feedback power amplifiers AI, A, and 4 have the same circuit configuration.

以上説明した1うに、本発明のB ’I’ L構成の回
路を用いることによって、従来のBTL回路における出
力信号相互間の歪率のアンバランス、入力インビーター
ンスの低下、出力端子の直流動作点変動防止の帰還入力
端子における@流カット用容量の挿入というような問題
点を改善することが出来る。
As explained above, by using the B 'I' L configuration circuit of the present invention, the unbalance of distortion between output signals, the reduction in input interference, and the DC operation of the output terminal in the conventional BTL circuit can be avoided. Problems such as the insertion of a current cutting capacitor at the feedback input terminal to prevent point fluctuations can be improved.

なお、N3図における増幅器A3内のトランジスタQ!
とQ3.トランジスタQ2とQ4で構成さhる差動増幅
器に、それらトランジスタケ各々マルチコレクタにして
差1ノ増幅器を構成しても同等の効果を得られることげ
明らかである。
Note that transistor Q! in amplifier A3 in diagram N3!
and Q3. It is clear that the same effect can be obtained by constructing a differential amplifier consisting of transistors Q2 and Q4 by making each of these transistors into a multi-collector and constructing a differential amplifier.

【図面の簡単な説明】[Brief explanation of drawings]

第1ンj、第2図汀従米の電力増幅器の一例?示す回路
図、第3図、第4図に本発明の第1および第2の実施例
1示す回路図である。図において、A、l、 A4・・
・・・・正相負帰還電力増幅器、A2・・・逆相力帰還
電力増幅器、A3・・・並列負帰還増幅器、に+−C+
・・・・・・コンチン丈、D++−D7・・・・・・ダ
イオード、II〜J3・・・・・・定電流源、Q1〜Q
71 QIO〜Q17・・・・・・・・・トランジスタ
、1匂〜It!5. R2o〜R26・・・・・・・・
・抵抗、RL・・・スピーカなどの負荷、8G・・・信
号発生器、l、l O,13・・・増幅器の同相入力端
子、2・・抵抗陸続点、3゜11.14・・・・・・増
幅器の逆相入力端子、4.5・・・増幅缶入3の出力端
子、6,7・・・トランジスタの共通ペース端子、8・
・・増幅器A3の入力端子、12゜15・・・・・・増
幅器の出力端子 である0
Fig. 1, Fig. 2 is an example of a power amplifier according to the company? FIGS. 3 and 4 are circuit diagrams showing first and second embodiments of the present invention. In the figure, A, l, A4...
... Positive phase negative feedback power amplifier, A2... Negative phase power feedback power amplifier, A3... Parallel negative feedback amplifier, +-C+
...Continued length, D++-D7...Diode, II-J3...Constant current source, Q1-Q
71 QIO~Q17...Transistor, 1 odor~It! 5. R2o~R26・・・・・・・・・
・Resistor, RL...Load such as speaker, 8G...Signal generator, l, l O, 13...Common mode input terminal of amplifier, 2...Resistance connection point, 3゜11.14... ...Reverse phase input terminal of amplifier, 4.5... Output terminal of amplifier can 3, 6,7... Common pace terminal of transistor, 8.
... Input terminal of amplifier A3, 12°15 ...... Output terminal of amplifier, 0

Claims (1)

【特許請求の範囲】[Claims] 各ベースおよびエミッタ同志がそれぞれ共通接続された
第1.F2のトランジスタと、名ベースおよびエミッタ
同志が共通接続された第3.第4のl・ランジスタとに
より差動増幅器を構成し、前記第1.F2のトランジス
タのベースから入力を供給し、前記第3.第4のトラン
ジスタのベース全帰還入力とし、前記第1.第3のトラ
ンジスタの各コレクタをそれぞれ出力端とした並列帰還
型増幅器と;この並列帰還型増幅器の各出力端をそれぞ
わ入力端に接続した第1お工び第2の電力増電力増幅装
置。
The bases and emitters of each base are connected in common. A third transistor whose base and emitter are commonly connected to the F2 transistor. A differential amplifier is configured by the fourth L transistor, and the first... An input is supplied from the base of the transistor F2, and the third. The base of the fourth transistor is a full feedback input; a parallel feedback amplifier with each collector of a third transistor as an output terminal; a first and second power increasing amplifier device in which each output terminal of the parallel feedback amplifier is connected to an input terminal; .
JP58161416A 1983-09-02 1983-09-02 Power amplifier Granted JPS6053311A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58161416A JPS6053311A (en) 1983-09-02 1983-09-02 Power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58161416A JPS6053311A (en) 1983-09-02 1983-09-02 Power amplifier

Publications (2)

Publication Number Publication Date
JPS6053311A true JPS6053311A (en) 1985-03-27
JPH0155776B2 JPH0155776B2 (en) 1989-11-27

Family

ID=15734678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58161416A Granted JPS6053311A (en) 1983-09-02 1983-09-02 Power amplifier

Country Status (1)

Country Link
JP (1) JPS6053311A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933712A (en) * 1987-09-22 1990-06-12 Toppan Printing Co., Ltd. System for making covering masks for use in photoengraving

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56136007A (en) * 1980-03-26 1981-10-23 Pioneer Electronic Corp Phase inverting circuit
JPS56141610A (en) * 1980-04-08 1981-11-05 Pioneer Electronic Corp Phase inverting circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56136007A (en) * 1980-03-26 1981-10-23 Pioneer Electronic Corp Phase inverting circuit
JPS56141610A (en) * 1980-04-08 1981-11-05 Pioneer Electronic Corp Phase inverting circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4933712A (en) * 1987-09-22 1990-06-12 Toppan Printing Co., Ltd. System for making covering masks for use in photoengraving

Also Published As

Publication number Publication date
JPH0155776B2 (en) 1989-11-27

Similar Documents

Publication Publication Date Title
US5933056A (en) Single pole current mode common-mode feedback circuit
CA2388039C (en) Improved floating, balanced output circuit
US5844442A (en) Low voltage fully differential operational amplifier with improved common mode circuitry
JPH04315307A (en) Differential output power cmos operational amplifier
JPS63318806A (en) Cmos power operational amplifier
JPS6147006B2 (en)
US4749956A (en) Fully-differential operational amplifier for MOS integrated circuits
KR960000774B1 (en) Bridge amp
US5315264A (en) Rail-to-rail opamp with large sourcing current and small quiescent current
JPS59174005A (en) Power amplifier
JPH0476524B2 (en)
JPS62199105A (en) Integrated low frequency power amplifier
US5097223A (en) Current feedback audio power amplifier
JPH0414903A (en) Triple terminal operation amplifier
JPS6053311A (en) Power amplifier
US5148119A (en) Precise reference voltage generator for feedforward compensated amplifiers
JP2003115726A (en) Improvement of amplifier
US7368982B2 (en) Balanced output circuit and electronic apparatus utilizing the same
JPS61238111A (en) Amplifier
SU1635250A1 (en) Power amplifier
JP3076073B2 (en) Buffer amplifier
JPH0543532Y2 (en)
JP2001509992A (en) Method and apparatus for low power, high linearity log-linear control
JPH0227620Y2 (en)
JPH01268302A (en) Amplifier circuit