JPS60502085A

JPS60502085A - 無中断電源用インバ−タ

Info

Publication number: JPS60502085A
Application number: JP59503134A
Authority: JP
Inventors: シエフアー，ハロルド　エイチ
Original assignee: エヌ・シ−・ア−ル・コ−ポレ−シヨン
Priority date: 1983-08-22
Filing date: 1984-08-15
Publication date: 1985-11-28
Also published as: EP0152458A1; US4517470A; CA1212751A; WO1985001162A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は主ＡＣ電力信号を提供するようになした主発信源を含み、負荷にＡ、　Ｃ信号を供給するようになした無中断電源用インバータ回路に関する。このインバー°夕回路は上記負荷に対して補助ＡＣ（電力）信号を供給するようになしたものである。

背景技術最近のように、データ処理システムの中にコン上０ユータ、データ・プロセ、す及びコントローラ等が幅広く使用されると、システムがその動作中、中断なしに電力の供給を受けるということがごく微妙になってきた。公共の供給電力は、不適当な容量及び負荷の要求の増加のため、屡々そのピーク要求時中、供給電圧値が下り、又は電力信号の完全な欠落を受けることがある。多くの顧客がその電源装置に急激な電気負荷を与えた場合、そのシステムに過渡現象が発生して供給電力信号の大きさ及び位相に悪影響を与えることになる。

コンピュータ・システムにおけるデータの記憶はコンピュータの連続動作の属性、すなわち連続的オペレーションの結果生じたものであるから、電源の中断は記憶データの完全性に悪影響を与えるがもしれないということができる。、突然電源が落ちると、コンピー−タはそのオペレーションが止められ、その構成成分が破損する確立が高い。そのような状況を避けるために、データ処理システムに組織されて動作するコンピータは無中断又は無故障電源の供給を受けている。

熱中′断電源は米国特許第４．．２４１，２６１号から知ることができる◇この既知の電源においては、制御回路が主ＡＣ（電力）＠号及び出方負荷に供給している出力電力信号の状態を監視して、同期信号を電池供給インバータからの電流を追加監視する位相レフト制御回路に供給する。インバータは電源が正常動作中は電力流出が最少となるように制御される。

発明の開示この発明の目的は電源故障状態信号のような制御信号に急速に応答することができる上記種類のインバータを提供することである。

従って、この発明は、主ＡＣ信号を供給するようになした主電力発信源を含み、負荷にＡＣ信号を供給するようになした無中断電源用インバータ回路を提供するものであり、前記インバータ回路は前記負荷に対して補助ＡＣ信号を供給するようになし、更に前記補助ＡＣ信号を表わす感知信号を供給するようになした感知手段と、前記感知信号及び基準信号を受信して前記主ＡＣ信号の周波数より高い周波数を持ち前記感知信号と前記基準信号との間の電圧差違に従って変調された高周波信号を供給するようになした・ぐルス幅変調手段と、ＤＣ電源及び変圧器手段に接続され制御信号に応答して前記高周波クロック信号を前記変圧器手段て供給するように動作可能な第１スイッチング手段と、前記変圧器手段と前記負荷との間に接続され前記主ＡＣ信号の周波数に対応する周波数を有するシステム・クロッ・り・・ぐルスによって動作して前記補助ＡＣ信号を前記負荷に供給しうるようにした第２スイッチング手段とを含むことを特徴とする。

この発明の好ましい実施例を要約すると、ＤＣ電源の一方に共通に接続された第１及び第２対のスイッチングＭＯ８ＦＥＴをドライブするパルス幅変調ドライブ回路を含むインバータを設ける。各対のＭＯＳＦＥＴの出力はＤＣ電源のもう一方の側に接続された中間タップを持つ高周波電力変圧器をドライブする。各変圧器の出力信号は変圧器の出力回路に含まれており、ライン周波数で周期するケ゛ −ティングＭＯ３ＦＥＴを通って出力される。

ケ゛−ティングＭＯ８ＦＥＴは各変圧器からの出力信号を接続してそれを整流させ濾波させて半波のサイン波を供給する。このインバータのサイン波出力は途中からタップされてパルス幅変調ドライバにフィードバックされ、そこで整流された基準サイン波と比較され、比較された整流サイン波に基づく高周波信号を出力する。その高周波信号はデユーティ・サイクル及びスイッチングＭＯ３ＦＥＴのオン・オフ時間を制御する。ケ８−ティング回路はＡＣライン電源が故障したときに可能化されてケゞ−ティングＭＯ８ＦＥＴの動作を制御し、故障のときにインバータを可能化してそこからＡＣ電力信号をライン周波数で出力するように働く。

図面の簡単な説明次に、下記の添付図面を参照してその例によりこの発明の一実施例を説明する。

第１図は、この発明によるイン・ぐ−夕を使用する無中断電源のブロック図である。

第２Ａ図乃至第２Ｆ図は、共に接続されてこの発明によるインバータの回路図を形成する。

第３図は、第２Ａ図乃至第２Ｆ図がイン・ぐ−夕を形成するために互いに配列される方法を示した図である。

第４Ａ図乃至第４Ｃ図は、イン・く−夕の動作中に発生する信号の波形を開示した図でちる。

発明を実施するための最良の形態第１図を参照すると、それはこの発明によるイン・ぐ−夕を使用する無中断電源のブロック図を表わす。電力回路にはＡＣライン入力回路２０が含まれ、そこには公共電力源から供給されたＡＣ電力信号が現われ、ＡＣ電力信号はそこからＡＣ回路ブレーカ２２を介し、ライン２４．２６を通してライン転送ロジック回路２８に供給される。ライン転送ロノック回路２８はライン２４．２６を通してＡＣライン入力回路２０から受信したＡＣ信号をライン３０　、３２を介して負荷３４に出力する。負荷３４は、更に、ライン３６．３８を介してＤＣ−ＡＣイン・ぐ−タ・ロジック回路４０（この発明による）から送信されたＡＣ信号をも受信するが、回路４０は可能化されたときにのみ共通接地線４４とオイン４６とを介して受信した６０ボルト（Ｖ）・＜、テリ４２からのＤＣ信号出力をＡＣ信号に変換する。インバータ・ロソ、り回路４０はバス４８に現われた転送ロジック回路５０が発生した信号によって可能化される。回路５０はＡＣ回路ブレーカ２２から出力したＡＣ感知信号の信号レベルを表わし、ライン５２　、５４を通してＡ、　Ｃ感知回路５６から発生した信号を受信して動作する。転送ロジック回路５０は、ラインＡＣ信号の信号レベルの降下を感知したときに、・ぐス４８を通してインバータ・ロジック回路４０に、及びバス５８を介してライン転送ロノソク回路２８に制御信号を出力し、インバータ・ロジック回路４０を可能化し、ライン３０．３２を介して負荷３４に出力するＡＣ電力信号をライン３６．３８に出力させる。ＡＣライン入力２０がその正規な電力レベルに戻ったと・きに、転送ロジック回路５０がライン転送ロノック回路２８を可能化して、入力ライン２４．２６にスイッチツマツクし、ＡＣライン入力回路２０がライン３６．３８を介して負荷３４に電力を供給しうるようにする。このライン入力回路２０の切換はライン入力回路２０に現われた信号の原ライン周波数と同相で行われる。転送ロジック回路５０はライン５１．５３を介して、システム・オーバーロードが発生したときに、ＡＣ回路のブレーカ回路２２をディセーブルする信号を出力する。

回路５０ば、又ライン９６を通してインタフェース回路９８に対して電源の動作状態を表わす信号を出力する。

無中断電源には、更に１２ＶＤＣ電源６０が含捷れ、該電源６０はライン６２．６４を通してＡＣ電力信号を受信する。それを１２ＶＤＣ信号に変換し、ライン６６を介してそれをその電源回路の各ロジック回路に供給する。又、無中断電源にはスナツバ（５ｎｕｂｂｅｒ　）ロノ、り回路６８が含まれ、転送ロノ、り回路２８のスイッチング中にＡＣライン入力回路２０とインバータ・ロジック回路４０との間に発生した異常な電流ス・ぐインを除去する。回路６８はバス５８を通して転送ロジック回路５０及びインバーターロノ、り回路４０からの制御信号を受信する。６０Ｖ電池４２はライン７１を通してＤＣ回路ブレーカ７０に接続され、電池４２の電流過負荷を保護する。電池充電回路７２はＡＣライン電力信号の利用可能期間中、ライン７４゜７６に現われたＡ、　Ｃライン信号をライン７８を通して電池４２に供給する充電電流に変換する。１２Ｖ補助ダウン・スイッチ８０はＡＣライン入力の故障のときに、ロジック回路に１２ＶＤＣ信号を供給して各ロジック回路を作動可能にする。スイッチ８０は回路ブレーカ７０を介し、ライン８２を通して電池４２から供給される６０Ｖ信号を降圧し、ライン８４．８６を介してその電源の電力を要求するロジック回路に１２ＶＤＣ信号を出力する。

インバータ・ロジック回路４０には、更に、ライン８８．９０を介して回路４０のＡＣ信号出力を受信するＡＣ感知回路８６が接続され、その回路８６は回路４０から出力したＡＣ信号の大きさ及び形の調節に使用される。感知回路８６はＡＣ出力信号のレベルを５ボルトに落してロノ、り回路４０から出力した信号と比較しうるようにする。

次に、第２Ａ図乃至第２Ｆ図を参照する。それらは６０ＶＤＣ電池４２（第１図）から複数のＡＣ電力信号を発生するようにしたこの発明によるインバータの回路図を開示する。その回路には、カリフォルニア、ガーテナ・グローブのシリコン・ノエネラル°コーポレー／ヨンから市場購入可能な３５２５　Ａ−’？ルス幅変調器回路（ＰＷＭ　）　ｌ　ＯＯ（第２Ａ図）が含まれる。特に注意しない場合は、ここで説明する回路成分のすべてはカリフォルニア、マウンテン−ビー −のナショナルセミコンダクタ・コーポレー／ヨンから市場購入可能８なものである。ＰＷＭ　１００はバス４８（第１図）のライン１０４を介して転送ロジック回路５０（第１図）から送信され整流されたサイン波１０２（第４Ａ図）から成る基準信号ＲＥＦを受信する。転送ロジック回路５（〕及び信号ＲＥＦの発生回路の完全な説明は、同日に国際出願したｐｃ’ｒ／ｕｓ　８４１０　］、　３１６号゛′無中断電源用制御回路″を参照するとよい。ＰＷＭ回路１００は、又ダイオード１０８〜１２０（第２Ｄ図）及び降圧抵抗１２２から成るＡＣ感知回路８６（第１図）を介しライン８８．９０を通してライン９２から聾劇回路１．００に送信されてきた信号、すなわちインバータの出力ライン３６．３８（第１図及び第２Ｃ図）からとったインバータの整流した出力サイン波信号１０６（第４Ｂ図）をライン９２を介して受信する。ダイオード１１６〜１２０は降圧抵抗１２２に介してライン９４に現われた５■電源から引き出された電圧レベルのサイン波信号１０６に対して接地からある偏位を与える。ダイオード１０８〜１１４はライン８８．９０（第２Ｃ図乃至第２Ｆ図）に現われたサイン波信号を整流する。

抵抗１２４〜１２８は信号を正７ボルトに調節する分圧器を構成して、基準信号１０２（第４Ａ図）とその信号とを比較することができるようにする。

ダイオード１０８〜１１４の出力に現われた信号１０６は降圧抵抗１２３を通し、ライン１２１（第２Ｄ図）を介し、バス４８を通して転送ロジック回路５０に信号ＳＩＧを送信し、そこでスナ、・ぐ・ロジック回路６８のための制御信号の発生に使用される。その回路には、又信号を正電圧に調整する分圧回路を形成する抵抗１２５，１２７（第２Ｄ図）が含１れる。又、キャノＰンタ１２９及びダイオード１３１はｏ７ボルトＤＣ信号の偏位を可能にする。

ＰＷＭ回路１００ば７ムユレートされたサイン波の電圧レベルに従って変る幅を持ち、又はそれて分離されル５０　ｋＨｚ　Ｖ　−）の複数の高周波クロック・パルスを出力する。故に、第４Ｃ図のライン１３０間のス投−スはサイン波の振幅の変化を表わすものである。５０ｋＨ７，パルスもサイン波信号１ｏ６（第４Ｂ図）を基準サイン波信号１０２（第４Ａ図）と比較した結果に従って調節される。ＰＷＭ回路の動作は５０　ｋＨｚの回路の発振器周波数を設定する抵抗」３４及びキヤ・ぐ／り１３８で制御される。抵抗１３２は５０　ｋＨｚクロック・・ぐバスの間の死時間、すなわちオフタイムを設定し、キャパシタ１３６はＰＷＭ回路の応答を遅くして、システム発振が発生するのを避けるようにするために開始を遅くする。減圧抵抗１４４，１４６はサイン波１０２゜１０６の信号レベルを落として界壓回路１００が２つの信号を比較できるようにする。

ＰＷＭ回路１００はライｙ　１．４８　、１．５０を通して７４　Ｃ００カツド（ｑｕａｄ　）ナンド回路１５２（第２Ｂ図）ニ５０　ｋＨｚ−バスを出力する。その５０　ｋＨｚ　ノｅルスは回路１５２のナンド・ケ”−）１５４〜１６０の一方の入力に送信される。ライン１４８に現われた５　０　ｋＨｚクロックツ９ルスはライン１．５０に現われた５　０　ｋＨｚ　ノ”バスと位相が１８０度ずれている。十分後述するように、ナンド・ケゞ−ト１５４〜１６０の他方の入力は同期制御・ぐバスを受信する。その同期制御パルスは一対の７４．Ｃ２４０オクタル・ドライバ回路１６８（第２Ｂ図及び第２Ｅ図）の一部である複数の反転電流ドライバ］、　６６　ａ　〜］、　６６　ｄに対してライン１６２を通し５０　ｋＨｚパルスを出力するために交互にケ゛−）１．５４及び１５６と、１５８及び１．６０を可能化するよう１８０度位相がずれて発生する。ドライバ１６６は可能化すると、ライン１７０及び電圧降下抵抗１７２を介して全体的に数字１７６ａで表わすスイッチング金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ　）のケ゛−ト端子１７４に対して５０　ｋＨｚパルスを出力して、そのパルスがトランジスタを順方向にバイアスする。

同様な方法により、各ナンド・ゲート１５６〜１６０（第２Ｂ図及び第２Ｅ図）は可能化されたときに接続されているＭＯＳＦＥＴ　１．７６　ｂ〜１７６ｄを同一の状態にドライブする。ツェナ・ダイオード１７８はＭＯ３ＦＥＴ１７６ａのケゝ−ト端子１７４に供給された電圧レベルを１５Ｖレベルに保持する。ＭＯＳＦＥＴ　１７６　ａはライン］、、７０に現われた５　０　ｋＨｚクロ、り・・Ｑバスによって順方向にバイアスされて可能化し、そのＭＯＳＦＥＴ　１７６　ａはドレイン端子１８０及びライン１８２を介して全体的に数字１８６で表わす変圧器の一次巻線１８４（第２Ｃ図）の一方の側に対して５０　ｋＨｚクロック・パルスを出力する。−次巻線１８４の他端はＭＯＳＦＥＴ　］７６ｂ（第２Ｂ図）のドレイン端子１８８に接続され、ＰＷＭ回路で変調した５　０　ｋＨｚクロック・・ぐバスが変圧器１８６をドライブして該変圧器がセンタタップ・ライン１９０を通して６０Ｖ電池（第１図及び第２Ｅ図）かう電流を受信できるようにする。同様な方法で、全体的に数字１９２（第２Ｃ図及び第２Ｆ図）で表わす第２の変圧器もＭＯＳＦＥＴ　１７６　ｃ及び１７６ｄ　（第２Ｂ図）の動作により類似方法でドライブされる。

変圧器Ｊ−８６は二次巻線１９４（第２Ｃ図）を含み、その一端はライン１９６を通して整流ダイオード１９８及び濾波インダクタ又はチ７．−り２００に接続され、更にライン＋３８　（第１図）を介して負荷３４の一端に接続される。変圧器巻線１９４の他端は整流ダイ」−ド２０４及びライン２０５を介してライン１９６に接続される。変圧器１８６の二次巻線１９・１から出たセンタタップ° ・ライン２０６は全体的に数字２１０で表わすＭＯＳＦＥＴのソース端子２０８に接続され、そのドレイン端子２１２はライン２１６．インダクタ２」４及びライン３６を通して負荷３４（第１図）の他、端に接続される。同様にして、変圧器１９２の二次巻線２１８の一端はライン２２０及びグイ牙−ド２２２を通してライン２１６に接続され、同じく二次巻線２１８の他端はライン２２４（第２Ｆ図）、ダイオード２２６及びライン２２０を通してライン２１６に接続される。

二次巻線２１８のセンタタップ・ライン２２８は全体的に数字２３２で表示する第２のＭＯＳＦＥＴのノース端子２３０　（第２Ｃ図）に接続され、そのドレイン端子２３４はライン２３６を介してライン１９６に接続される。変圧器１８６，１９２の一次巻線は抵抗２４０及びキャノクシタ２４２で偏倚されて、ＭＯＳＦＥＴ　１７６ａ〜１７６ｄのいずれかが遮断したときに巻線に発生した電圧過渡現象のすべてをおさえる。以下で十分説明するように、変圧器１８６．１９２は］８０度位相をずらして動作してサイン波の正部分と負部分とを発生し、それをライン３６．３８（第１図）を介して負荷３４に送信する。

ＭＯＳＦＥＴ　１７６　ａ　〜］　７６　ｄ　（第２Ｂ図及び第２Ｅ図）及びＭＯＳＦＥＴ　２１０　、２３２　（第２Ｃ図）はライン２４６に現われた５■電源（図に示していない）から派生した２■信−弓を反転入力に受信するＬＭ３３９カッド比較器２４４（第２Ａ図）を含む制御回路によって動作する。

ライン２４６に現われた５ｖ電圧レベルは抵抗２４８゜２５０からなる分圧回路を通して分圧される。比較器２４４の非反転入力はライン２５２，２５４及び降圧抵抗２５６を介してＡＣライン入力の周波数と同期の複数の６０Ｔ（ｚクロ、り・パルスを受信する。この信号はバス４８（第１図）を介して転送ロジック回路５０から送信される。６０Ｈｚクロ、り・・ξルスの発明の詳細な説明は前述の同日国際出願に記載しである。

比較器２４４から出力した６０Ｈｚクロツク・ノｅルスはライン２５８を介して７４ＣＯＯカツド・ナンド・ケ８−ト集積回路２６２の一部であるナンド・ケゝ −ト２６０の入力に送信される。ケゞ−）２６０の反転された出力信号はライン２６４，２６６を介してナンド・ケゞ−１・１５８．１６０（第２Ｂ図及び第２Ｅ図）の−人力に送信され、該ナンド・ケ８−トを可能化してライン１４８゜１５０に現われる５　０　ｋＨｚの位相のずれたクロノクー・ぐルスを出力する。

そのパルスはライン１６２を通して反転ライン・ドライバ１６６ｃ及び１６６ｄに送信される。同様な方法に従い、ライン２５８に現われた６０Ｈｚクロ、り・ノぐルスはライン２６８．２７０を通してナンド・ケ゛−１−１５，４、１５６（第２Ｂ図）に送信され、ナンド・グー）１５４，１５６を可能化してライン・ドライバ１６６ａ及び１６６ｂに５０　ｋＨ’ｚ位相ずれクロック・パルスを出力させる。ライン・ドライバ１６６ａ及び１６６ｂはライン２７８に現われた制御信号ＰＯＷＥＲＦＡＩＬで可能化され、ライン２４．２６（第１図）に現われたライン電圧が所定の値以下に落ちたときに゛′コロ−となる。信号ＰＯＷＥＲＦＡＩＬは転送ロジック回路５０からパス４８（第１図）を介してインバータ・ロジック回路４０に送信される。信号ＰＯＷＥＲＦＡＩＬの発明の詳細な説明は前述の同日国際出願を見るとよい・以上説明した構造から、主ＡＣ電源が故障したときに、ライン・ドライバ１６６ａ、１６６ｂはライン１４８　、１．５０に現われた５　０　ｋＨｚり０７り・パルスをＭＯＳＦＥＴ　１７６ａ。

］、　７６　ｂ　（第２Ｂ図）に対しライン１７０を介して出力し、そのＭＯＳＦＥＴを可能化して変圧器１８６（第４ｃ図）をドライブするということがわかる。同様な方法により、ライン・ドライバ１６６ｃ、１６６ｄ　（第２Ｂ図及び第２Ｅ図）はライン１４８，１５０に現われたクロック・ノクルスをライン１７０を介してＭＯＳＦＥＴ　１７６ｃ及び］７６ｄに出力する。ライン２６６（第２Ａ図）に現われたクロック・パルスはライン２７０に現われたクロ、り・・やルスから１８０度位相がずれているので、ＭＯＳＦＥＴ　１７６ａ、１７６ｂはＭＯＳＦＥＴ　１７６ｃ　、　１７６ｄとは位相がずれて動作する。

１フイン２６８（第２Ａ図）に現われた６０Ｈ７，クロック・ノぐルスは７４　Ｃ２４，０オフタル反転ライン・ドライバ回路２９０の一部である一対のライン反転ドライバ２８８（第２Ｂ図）にも送信される。同様な方法で、ナンド・ケ’ −）　２６０の出力ライン２６４に現われた反転されたクロック・・ぐルスは回路２９０の一対の反転ドライバ２９６に送信され、そこから数字３０４で全体的に表わす変圧器の一次巻線３０２の一端にクロック・パルスを出力する。−次巻線３０２の他方の一端はライン３０６を通してドライバ２８８の出力に接続される。

変圧器３０４は第１の二次巻線３０８及び第２の二次巻線３１０を含む。巻線３０８の一端は抵抗３１２を介しライン３１４を通してＭＯＳＦＥＴ　２１０　（第２ｃ図）のケゞ−ト端子３１６に接続され、巻線３０８の他方の一端はライン３１８及び２０６を通Ｌ　テＭＯ８ＦＥＴ　２１．０のソース端子２０８に接続される。同様な方法により、二次巻線３１０の一端は抵抗３２０及びライン３２２を介してＭＯＳＦＥＴ　２３２　ノケ”　−１一端子３２４（第２ｃ図）に接続される。巻線３１０の他方の一端はライン３２６及び２２８を通Ｌｉ　ＭＯＳＦＥＴ　２３２　（Ｄ　７−ス端子２３０に接続される。その回路は更に抵抗３２８（第２Ｂ図）及びツェナ　ダイオード３３０　、３３２を含み、抵抗３２８の両端は変圧器：３０４の二次巻線の両端に接続されてＭＯＳＦＥＴ　２１０　、２３２のケゞ−ト・ノース間容量を放電し、ツェナ・ダイオードは二次巻線３０８，３１０から出力したパルスの電圧レベルを１．５　Ｖに制限する。

それら回路要素はライン３００（第２Ａ図及び第２Ｂ図）に現われた１２Ｖ電源がら電力を受ける。

インバータの動作を説明すると、ライン２５２（第２Ａ図）に現われた６　０　Ｈｚ同期クロック・パルスは各対のナンド・ゲート１５４，１５６及び１５８，１６０（第２Ｂ図）を交互に可能化する。各、対のケ゛−トは各クロック・パルスの°゛ハイ″サイクル中可能化される。ＰＷＭ回路１００（第２Ａ図）は、上記の動作と同時にインバータの出力ライン３６．３８（第２ｃ図）に現われた整流サイン波１０６（第４Ｂ図）をライン１０４に現われた整流された基準サイン波１ｏ２（第４Ｂ図）と比較する。ＰＷＭ回路１００はサイン波の比較に応答して２組の５０　ｋＨｚ矩形波クロック・・ぐバスを発生する。第１の組の５０　ｋＨｚクロック・パルスはライン１４８を介してナンド・ケゝ−）　］、　５４　、１５８に出力され、第２の組の５０　ｋＨｚクロック　パルスは第１の組のパルスに対して１８０度位相がずれており、ライン１５０を介してナンド・ケ” −）１５６，１６０に出力される。ゲート１５４〜１６０の出力信号はバス４８（第１図）の一部であるライン１６４（第２Ｂ図）を介して転送ロジック回路５ｏにも送信され、スナツパ・ロジック回路６８（第１図）の動作の制御に使用される。

６０Ｈｚレートでナンド・ゲート２６ｏがら出力される可能化信号で可能化されたナンド・ケゝ−ト１５４〜１６０に基づき、５０　ｋＨｚクロ、り・ノクルスは６０Ｈｚクロツク・パルスの最初の半サイクル中にはＭＯ８ＦＥＴ］、７６ａ、１７６ｂ（第２Ｂ図）の動作を、６０　Ｈ７，りｏ。

り・パルスの第２の半サイクル中にはＭＯＳＦＥＴ　１７６　ｃ　。

１７６ｄの動作を交互にスイッチする。この動作は、ライン２７８に現われた信号ＰＯＷＥＲＦＡＩＬが“′ロー”となって、Ａ、　Ｃライン電源の故障の発生を表わしたときに発生する。ＭＯＳＦＥＴ　１７６　ａ〜１７６ｄのスイッチングは変圧器１８６，１９２（第２Ｃ図）のスイッチングを生じさせ、６０ＶＤＣ電池４２の電圧出力をチヨツプして、濾波チョーク２００，２１４がライン３６．３８を介して負荷３４（第１図）に対しＡ、　Ｃ信号を出力できるようにする。６０　Ｈｚツクック・パルスの最初の半サイクル中、ＭＯＳＦＥＴ　２１．０　（第２Ｃ図）が可能化されて、ダイオード１９８がクロ、り・パルスを整流し、濾波チョーク２００が出力ライン３６．３８に現われたサイン波の正部分を出力できるようにする。同様にして、ＭＯＳＦＥＴ　２３２　（第２Ｃ図）はダイオード２２２及び濾波チョーク２００がサイン波の負部分を出力できるように動作する。ＭＯＳＦＥＴ　２１０　、２３２のどちらかが動作したときに、他方のＭＯＳＦＥＴはディセーブルされ、電流が不活動の変圧器に対して返流する回路を遮断する。以上説明した構造かられかるように、このインバータは電流故障信号が発生するやいなや、負荷に対してＡＣ信号を出力するよう動作して、負荷がその動作を中断することなく継続することができるようにするということが明らかとなった。

ＦＩＧ、　４Ａ国際調査報告

Claims

【特許請求の範囲】１、主ＡＣ信号を供給するようになした主電源（２０）を含み、負荷（３４）に対してＡＣ信号を供給するようになした無中断電源用インバータ回路（４０）であって、前記インバータ回路（４ｏ）は前記負荷（３４）に対して補助ＡＣ信号を供給するようになし、更に前記インバータ回路（４ｏ）は、前記補助ＡＣ信号を表わす感知信号（１０６）を供給するようになした感知手段（８６）と、前記感知信号（１０６）と基準信号（１ｏ２）とを受信して前記主ＡＣ信号の周波数よシ高い周波数を持ち前記感知信号（］、　］０６　）と前記基準信号（１０２）との間の電圧差に従って変調された高い周波数信号を供給するようになしたパルス幅変調手段（ｔ　ＯＯ）と、ＤＣ電源（４２）及び変圧器手段（］、　８６　、１９２　）に接続され制御信号（ＰＯＷＥＲＦＡＩＬ　）に応答して前記高い周波数クロンク信号を前記変圧器手段（１８６，１９２）に供給するよう動作可能な第１のスイッチング手段（１７６ａ　〜１７６ｄ　）と、前記変圧器手段（１８６，１９２）と前記負荷（３４）との間に接続され前記主ＡＣ信号の周波数に対応する周波数を有するシステム・クロック・パルスで動作して前記負荷（３４）に前記補助ＡＣ信号を供給するようになした第２のスイッチング手段（２１０，２３２）とを含むインバータ回路。２　前記高い周波数信号は第１及び第２の反対位相の（１９２）の変圧器を含み、前記第１のスイッチング手段は前記第１の変圧器（１８６）及び前記第２の変圧器（１９２）Ｋ接続している第３及び第４のスイッチング装置（１７６ｃ、１７６ｄ）に接続された第１及び第２のスイッチング装置（１，７６ａ、１７６ｂ）を含み、前記インバータ回路は前記システム・クロック・−ぐルスの第１の位相中は前記第１及び第２の反対位相信号を前記第１及び第２のスイッチング装置（１７６ａ、１７６ｂ　）に夫夫供給するように動作し、前記システム・クロック・・ぐルスの第２の位相中は前記第１及び第２の反対位相信号を前記第３及び第４のスイッチング装置（］、　］７６　ｃ　。１７６ｄ）に夫々供給するよう動作なしうるケ゛−ト手段（１５２、特許請求の範囲１項記載のインバータ回路。３　前記第１のスイッチング手段は前記ケ゛−ト手段（１５２）と前記第１．第２．第３及び第４のスイッチング装置（１７６、ａ〜１７６ｄ）との間に接続された選択的に動作可能なドライブ手段（１６８）を含み、前記制御信号（ＰＯＷＥＲＦＡＩＬ　）を受信するように接続されたことを特徴とする請求の範囲２項記載のインバータ回路。第６　（２３２）のスイッチング装置を含み、夫々前記第１及び第２の変圧器（１８６，１９２）の出力巻線に接続され、夫々前記システム・クロック・パルスの前記第１及び第２の位相中に動作可能である請求の範囲３項記載のインバータ回路。５　前記インバー、夕回路は前記変圧器手段（１８６・１９２）と前記負荷（３４）との間に接続されたチョーク手段（２００，２１４）を含む請求の範囲４項記載のインバータ回路。６　前記第１及び第６のスイッチング装置は夫々のＭＯＳＦＥＴ　（１，７６ａ　〜１７６ｄ、２１０，２３１）を含む請求の範囲５項記載のインバータ回路。７、　前記インバータ回路は前記システム・クロック・・やルスに従ってスイッチされる一次巻線（１，３２）と、夫々前記第５　（２１０）及び第６　（２’ ３２　）　ノＭＯ８ＦＥＴ　ノ制御電極に接続された第１及び第２の二次巻線（３０８゜３１０）とを持つ第２の変圧器手段（３０４，）を含む請求の範囲６項記載のインバータ回路。