JPS60500983A - Mocvd成長エピタキシヤル半導体層用のジェチルベリリュウムド−パント源 - Google Patents

Mocvd成長エピタキシヤル半導体層用のジェチルベリリュウムド−パント源

Info

Publication number
JPS60500983A
JPS60500983A JP59501538A JP50153884A JPS60500983A JP S60500983 A JPS60500983 A JP S60500983A JP 59501538 A JP59501538 A JP 59501538A JP 50153884 A JP50153884 A JP 50153884A JP S60500983 A JPS60500983 A JP S60500983A
Authority
JP
Japan
Prior art keywords
temperature
beryllium
layer
source
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59501538A
Other languages
English (en)
Inventor
パーソンス,ジエームズ・デイ
Original Assignee
ヒユ−ズ・エアクラフト・カンパニ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヒユ−ズ・エアクラフト・カンパニ− filed Critical ヒユ−ズ・エアクラフト・カンパニ−
Publication of JPS60500983A publication Critical patent/JPS60500983A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2233Diffusion into or out of AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 MOCV D成長エピタキシャル半導体層用の本発明はドープドエピタキシャル 半導体層の化学蒸着(CVD )成長、特に、金属有機化学蒸着(MGCVD  )反応器システムにおいてドーパント源としてジエチルベリリュウム(DEB  )を使用するベリリュムドープされたエピタキシャル化合物及び化合物合金半導 体層に5允JLQjLl− 金属有機化学蒸着技術仲適当な基板の表面に半導体層をエピタキシャル成長させ る技術として一般に知られている。この技術により、通常の半導体基板と同等の 領域上に約10OAから数ミクロンの制御された厚さを有する均一なエピタキシ ャル層を形成できる。MOCVDが最も便利に使用されるのはGaAs基板の表 面にヒ化ガリウム(Ga’As)のエピタキシャル層を形成する場合であるが、 MOCVD技術はこれに限定する必要はない。
この技術では一般に加熱された基板の近傍に任意の数の気相アルキル金属及び水 素化物を供給する。温度はアルキル金属及び水素化物の分解温度以上に厳格に制 御され、それらは分解されて各金属7半導体化合物は更に反応して基板表面上に 化合物半導体物質層とじて付着される。残りの有機成分は更に反応して高揮発性 で非汚染性の気相を形成し、基板の近傍から容易に排除される。GaAsの生成 には、トリメチルガリウム(TMG)及びアルシンが一般に使用される。反応工 程を下記する: x 1−x y 1−y 式中X及びyは別々にOないしlの間で変化する、に 類似の所望の組成を有する化合物及び化合物合金エピタキシャル層を得るために 、トリメチルアルミニウムのような別のアルキル及びフォ・スフィンのような水 素化物を使用してもよい。更に、付着される元素反応体成分がエピタキシャル層 を所望のキャリヤ濃度及び導電型にドープするようにアルキル及び水素化物を適 時選択できる。GaAsエピタキシャル層成長において、p−型の導電型はジエ チル亜鉛の分解による亜鉛ドーパントの付着により得られる。反対に、n−型の 導電型は硫化水素の分解によるイオウドーパントの付着により得られる。
一連のエピタキシャル層を作るために連続的付着を使用して半導体装置を製造す る場合に実質的に及び望ましくは適用される。層間で急激に即ち正確に区分けさ れた接合により及び、特定の導電型、キャリヤ濃度及びドーパント分布を実現す るドーパン、トの正確な濃度の°より達成される利点がある。しかし、実際には かかる連続したドープドエピタキシャル層の形成には多数の問題が存在する。主 な問題は、基板の近くに気相金属−有機化合物として搬送されたドーパント種を 同定することである。銀のような多数のポテンシャルドーパントのために有用な 金属−有機化合物の形成が妨げられる。
他の問題は、金属−有機化合物の分解に続いて、ドーパントが成長エピタキシャ ル層中に物理的または電気的に混入されないことである。この層中えの物理的混 入の失敗によりrsurface pile−up J として知られる現象が おこる。この現象はエピタキシャル層の成長表面に存在する各種の物質量の動的 相互作用の為である。ドーパント種は付着工程の進行と共に成長表面のましたで 格子位置から常に取り出される。その結果、下層のエピタキシャル層はドープさ れずに残特定の半導体成長物質内で高度に両性的特徴を有するドーパント種がド ーパント種の電気的混入を主に妨げる。一般によく知られているように、両性的 ドーパントは半導体格子内の空所をドナー及びアクセプタとして満たす傾向があ る。高度に両性的なドーパントはク アクセプタ型空所充填比が1に接近するのに対してドナー型を有する。この比は 自己補償の比としても知られ、ドーパントが特定導電型のドーパントとして電気 的に活性であり得ない程度の指標であり、これにより層内のキャリヤ濃度に寄与 する。
ドープドエピタキシャル層のに0CVD成長に関する別の問題は反応器システム または基板を実際上汚染する金属−有機トランスポート化合物の使用である。ト ランスポート化合物は基板の近くに達するまで気相状態でなければならない。反 応システム中でのI Md及びその後の管壁からの蒸発により、後の成長エビタ キシャ・ル層のドーピングを遅らせ旧つ不適当にする。更に、成長層と以前の層 との間の接合と同様にエピタキシャル層の予期できない)パ−パントグレイデイ ンクがおこる。この不適当なばれたドーピングは一般に「メモリーエフェクトJ 現象として知れている。
ドーパン)トランスポート化合物は基板に充分接近した時にのみ分解が起きるよ うに狭い分解温度を持たねばならない。基板から離れた位置での分解は反応器壁 面へのドーパントのイ」着及びその後の反応器システムの汚染をもたらす。反応 器がこのようなドーパントで汚れていれば、後のエピタキシャル成長の間にこの ようなドーパントが徐々に蒸発し、層に予期せぬドープが起る。従って、このよ うなドーパントは遅延ドーパント源として作用し、メモリーエフェクト効果を起 す原因となる。
最後に、ドーパントトランスポー1化合物自体分解後に汚染性の反応生成物を作 らないことが必要である。化合物の非ドーパント成分はトランスポート化合物キ ャリヤガス(典型的には水素)と反応しないかまたは一部反応性であること、及 び基板や反応器システムを汚染せずに基板の近傍から容易に除去されるような高 い揮発性を有することが必要である。
MOCVD成長エピタキシャル層の遅延ドーピングはドーパン))ランスポーI ・化合物の凝縮及び反応器システム内での不適当なドーパントの付着が無い場合 でも起える。エピタキシャル層の初期の付着段階において、既に刊着しているエ ピタキシャル層が遅延ドーパント源として作用し得る。非遅延層中のドーパント はその特定の揮発性に比例し、て成長中のエピタキシャル層内に分散する。従っ て、2個のエピタキシャル層はそれらの間の接合と同様に、2層の相対的な導電 型によって、予期せぬようにブレイドされまたは補償される。
−jL烟三列司」1一 本発明の一般的目的は容易に再生成できるベリリュウム ドープド化合物またわ 合金半導体エピタキシャル層のMOCVD成長を達成し得る金属−有機トランス ポート化合物を提供することである。この目的は、金属−有機化学蒸着システム において、本質的にジエチルベリリュウムからなる源から得られる元素種を含む 半導体物質の層のエピタキシャル付着を備えた本発明により達成できる。
本発明の利点は、トランスポート化合物としてジエチルベリリュウムを使用する ことにより、基板または反応器システムを顕著に汚染しないことである。
他の利点は、ジエチルベリリュウムの分解の結果として付着されたベリリュウム が物理的及び電気的に高い混入効率を有することである。
他の利点は、ジエチルベリリュウムが高い蒸気圧を有し、且つベリリュウムは比 較的低い蒸気圧を有し、この組合せにより遅延ドーピングを有効に防止できるこ とである。
更に他の利点は、ジエチルベリリュウムがベリリュウム合金化合物半導体物質エ ピタキシャル層において元素ベリリュウムを提供するために使用し得ることであ る。
本発明のその他の利点は以下の詳細な説明により明確になり、容易に評価され、 理解されるであろう。
の・ な雪 MOCVDによりm〜V族の化合物半導体エピタキシャル層、特にGaAs成長 においてp−型ドーパントを提供するものとして本発明を以下の記載及び添付図 面により説明する。しかし、本発明の真の範囲は更に広い。本発明は■〜V族化 合物合金半導体物質へエピタキシャル層のMOCVD成長に有利に利用できるの みでなく、■〜■族、11− V族及びII〜■族の化合物及び化合物合金半導 体物質、In Te 、 Tn Seなどにも利用できる。
xy KV 本発明は米国特許4,108,108号、3,918,822号、3゜704. 987号及び3,633,537号に示されたものを含む実質的に全ての通常の MOC:VD反応器システムに有利に利用できる。しかし、本発明は米国特許  号、許可日 、(出願番号 号、出 願日 )に記載の反応器システムと組合せて最も有利に利用できる。かかる全て の発明は特許請求の範囲に定められたような本発明の範囲内である。
本発明によれば、有機−金属化合物であるジエチルベリリュウム[(C2H3) 2B8 ] 声たはDEBは通常0) MOCVD反応器システムにおける、G aAsのような化合物半導体物質の成長によるエピタキシャル層のベリリュウム ドーピングの為のドーパント トランスポート化合物として有効に利用される。
キャリヤガス、好ましくは水素、により取り出されて反応室に搬送されるトラン スポート化合物のモル分率を制御するために、DEBの貯槽は典型的な発泡容器 中に保持される。このDEB源からキャリヤガスにより取り出されるDEB ト ランスポート化合物のモル分率は2つの方式によって制御される。最初の方式は DEBをキャリヤカスにより取り出し得る異なる方法を利用する。これらの方法 はキャリヤガスをDEB源を通して発泡させることを含む。他の方法は発泡容器 内のI]EB表面にキャリヤガスを通過させる。この場合、キャリヤガスに接す るDEB表面積の減少により、取り出されるDEBのモル分率が低下する。更に 他の方法は限定された毛管流によりDEB源にギヤリヤガスを通過させるか、も っと簡単にDEBを入゛れた発泡容器の入口及び出°口を流出源として作用する ように迂回させる。これら3つの方法では当然流出源から取り出される[]EB のモル分率は最低になる。
[]EBモル分率を制御する第2の方式はDEBの温度を低下させて、その蒸気 圧を下げることである。I)EBを高温に保持した場合に比較して少ない量のD EBがキャリヤガスにより取り出される。当然、温度/蒸気圧の制御は各種のD EB発泡取り出し法と組合せて使用できるので、これにより反応室にDEHの所 望のモル分率を供給できる。
有機−金属化合物の利用における重大なファクターはメモリーエフェクト現象を 実質的になくすことである。前述したように、メモリーエフェクト現象は反応器 システムでの有機−金属化合物の凝縮及びエピタキシャル層の成長表面でなく反 応室の内壁にドーパントが付着することが大部分の原因である。有機−金属化合 物の凝縮は反応器システム全体及び、特にガスライン及び反応室の内壁を気相の トランスポート有機−金属化合物の温度以上に維持することによって回避できる 。本発明の場合、DEB源の温度を約27℃以下及び好ましくは25℃〜−10 0℃の範囲に維持すこことによりガスライン及び反応室の内壁をほぼ室温に都合 良く保持できる。27℃において、DEBの蒸気圧は大気圧にて10mm水銀で ある。これはMOCVD反応器システムから考えて、有用なモル分率を有するド ーパント化合物/キャリヤガス混合物を得ることに関して充分制御可能であるが 、高い蒸気圧であると考えられる。しかし、DEB源の蒸気圧はDEB源の温度 を約12℃、IIEBの凍結温度、に徐々に低減させることにより正確な制御方 式で実質的に減少できる。DEB源が一旦凍結されれば、DEB源の温度の低下 を続けることによりその蒸気圧を低速ではあるが更に低く制御できる。実際には 、IIEB @の温度を約−100°C以下にまで下げてIIEHの蒸気圧を更 に減少させる必要はない。温度範囲27℃〜−100℃は広い範囲の蒸気圧に相 当する。しかし、DEB源の蒸気圧はDEB源温度を一273℃に下げることに より更に減少できる。従って、好ましいDEB源の温度範囲は、各種の発泡方式 と組合せて、容易に且つ正確に所望のモル分率のDEBを取り出すことのできる 広範囲の蒸気圧に対応する。
トランスポート化合物のドーパント成分の基板上でのエピタキシャル成長表面で の分解はトランスポート化合物の分解温度範囲を基板温度及びそれ以下に限定す ることにより有効に促進され、トランスポート化合物は反応室のみで分解され及 びエピタキシャル成長表面の近傍に達する時までに完全に分解される。当然、基 板温度は基板及びすでに付着したエピタキシャル層を乱さない温度以下に維持し なければならない。木発゛明の場合、DEHの分解温度は約100 ℃を中心と する極めて限定された温度範囲である。この温度範囲に基板を維持することによ り、DEHの分解はエピタキシャル成長表面の極めて近くで起り、実質的に全て のべりリュウム ドーパントがエピタキシャル成長表面に付着される。GaAs エピタキシャル層の成長では、基板は一般に800℃〜900℃に維持され、ト リメチルガリウム及びアルシンの適当な分解が起る。好ましい基板温度は約70 0℃である。
反応室の内壁へ不適当に付着するベリリュウムはその蒸気圧が極めて低いため遅 延ドーパントとして作用しない;事実、MOC:VD成長GaAsエピタキシャ ル層1へのp−5ドーパントとして従来使用されたどの元素よりも蒸気圧が低い 。不適当に付着したべりリュウムは反応器表面から・相当な速度で蒸発されるこ とはない。その為、ドーパントとしてベリリュウムを提供するDEBの使用によ るメモリーエフェクト現象は存在しない。
分解反応の有機成分は反応器システムまたは基板にもその上に存在するエピタキ シャル成長層にも汚染源として作用しない。水素キャリヤガス及びDEB 、ベ リリュウム、ガリュム及びヒ素源としてのトリメチルガリウム(TMG )及び アルシンを用いたベリリュウム−ドープド ヒ化ガリュム エピタキシャル層の 成長の場合、各種の有機分解成分が相互に反応してエタン及び過剰の水素を直接 形成する。エタン及び水素は共に高揮発性で、反応室、エピタキシャル層または 基板を汚染することなく反応器システムから容易に除去される。
トリメチルガリウム及びアルシンを伴なうDEBの制御された分解に続いて、へ りリュウムは成長表面に付着して成長GaAsエピタキシャル層内に物理的及び 電気的に混入される。エピタキシャル層内へのベリリュウムのドーパントとして の混入は特定の化合物半導体物質中へのべりリュウムの固体溶解度までに限られ る。
GaAsの場合、ベリリュウム固体溶解度の限度は約1×1020及びlXl0 ”原子/am”の範囲である。高濃度のベリリュウムの物理的混入は可能である が、エピタキシャル層へのベリリュウムの固体沈降工程に関する時間と温度が必 要である。濃度的IO原子/am3または0 それ以下でのベリリュウムの物理的混入は、モレリュラービームエピタキシ(M BE )のような他の付着技術を用いた場合と同様に、5urface pil e−up現象を招くエピタキシャル層の成長表面での表面運動効果により相当程 度に制限される。 依って、ベリリュウムの物理的な混入効率は従来におけるド ーパント濃度範囲的lX101”−1020原子7cm”において高くなる。
ドーパントとしてのベリリュウムの電気的混入効率もまた通常のドーパント濃度 範囲において極めて高い。へりリュウムは、特にGaAsにおいては、非−両性 ドーパント種であり、その為自己補償が極めて低い。
更に、ベリリュウムの均一な物理的混入により、ドープされたエピタキシャル層 の電気的性質は通常のドーピング濃度範囲において変則的ではない。
MOCVD成長エピタキシャル層におけるへりリュウムの現実の濃度は多数の容 易にコントロールできる通常の反応器システム変数に大きく依存する。前記した ように、主要な変数はキャリヤガスにより取り出されるDEBのモル分率である 。発泡層温度、DEHの圧力及びDEBによりまたはその上をキモリヤガスを通 過させる方法は直接コントロールできる。他のシステム変数は反応室へのIll 、Bを伴なうキャリヤガスの流速である。
流速が大きいほど、基板の近傍に供給されるDEHの量が多くなり、従って実現 されるドーパント濃度が高くなる。従来のMOCVD反応器システムの発泡器の 前のキャリヤガス供給ラインに典型的に備えられているような流量制御弁により キャリヤガスの流速は容易に制御できる。最後に、システム変数と同様に、エピ タキシャル層自身の成長速度もエピタキシャル層内に混入されるベリリュウム濃 度に直接影響する。システム変数の任意の与えられた組合せにおいては、エピタ キシャル層の成長速度を増加させればそこに混入されるベリリュウムの濃度は直 接的に減少する。当然、エピタキシャル層自身の成長速度はGaAsの場合、キ ャリヤガス中に存在するトリメチルガリュウム及びアルシンのモル分率、キャリ ヤガスの流速、及び基板の温度に依存する。
蒸気した各種のパラメータは通常のMOCVD反応器のために容易に決定され、 簡単で普通の実験が必要なだけである。下記の実施例はこのような反応器におい てベリリュウム ドーパント濃度が実質的な範囲にわたって容易にかつ再現性良 く制御できることを説明するものである。
−JL旌1ニー 約1.flXlo 原子/Cm3のベリリュウム ドーパン0 ト濃度と均一な物理的、電気的性質を有するGaAsエピタキシャル層を約70 0℃に保持したGaAs基板の表面上に成長させた。液体トリメチルガリュウム を含む発泡器に流れる水素により、温度−12°Cにて流速23c+*3/分で トリメチルベリリュウムを取り出し、流速0.8cm”7分のアルシン及び流速 2.floOcm”7分の水素と混合し、大気圧のMOCVD反応室に供給して 、0.18p m 7分のエピタキシャル成長速度を得た。温度を約27℃に保 持したジエチルベリリュウムを含む通常の発泡容器に流速400cm”7分の水 素を流して泡だてることによりジエチルベリリュウムを取り出し、蒸気混合物と 混合して反応器に供給し、ベリリュウムのドープされたp−型GaAsMtrv エピタキシャル成長を得た。
図面の簡単な説明 国際調査報告 1族m 前記実施例と同じ成長条件を使用したが、ジエチルベリリュウム発泡器を流れる 水素の流速を20cm 7分に減じ、基板温度を650℃に減じ、及びベリリュ ウムドーパント濃度3.lX10 原子/cmのp−型GaAsエピタキシャル 層を得るためにエピタキシャル成長の速度を0.2 gm/cmに減じた。
ジエチルベリリュウム源温度を約−100℃に徐々に低下させ、水素の流速を減 じ、及び供給源としてジエチルベリリュウム発泡器を配置することにより、ベリ リュウム ドーパント濃度をlX10 原子/CII+ 以下の均一な物理的及 び電気的性質を有するMOCVD成長エピタキシャル層を得た。
以上、MOCV[)反応器システムによる半導体エピタキシャル成長においてド ーパントとして原子状ベリリュウムを提供するのに適した有機−金属化合物につ (、sて記載した。GaAsエピタキシャル層のMOCVD成長と組合せた本発 明の使用は単に本発明の好ましい具体例にすぎない。明らかに、本発明はここに 特に記載したもの以外にも適用が可能である。

Claims (1)

  1. 【特許請求の範囲】 11反応室を含む金属−有機化学蒸着(MOCVD )システムにおいて、該反 応室内に保持された基板上に所定の元素種を含む半導体物質層をエピタキシャル 付着する方法であって、該元素種が本質的にジエチルベリリュウムからなる気相 有機−金属化合物の分解から得られることを特徴とする、上記方法。 2、上記原子種は上記層に所定の導電型を付与するドーパントとして作用するこ とを特徴とする請求の範囲第1項の方法。 3、上記半導体物質はm−v族の化合物を含み、上記所定の導電型はp−型であ ることを特徴とする請求の範囲第2項の方法。 4、ジエチルベリリュウムはキャリヤカスにより反応室に運ばれ、キャリヤガス によるジエチルベリリュウム源からのジエチルベリリュウムの取り出しはジエチ ルベリリュウム源の蒸気圧に依存し、この蒸気圧はジエチルベリリュウム源の温 度を約27℃〜−100℃の範囲+;: 制m することによりコントロールさ れることを特徴とする請求の範囲第1.2、または3項の方法。 5、ジエチルベリリュウム源の温度を約25℃〜−100℃の範囲に制御するこ とを特徴とする請求の範囲第4項の方法。 6、上記基板は層のエピタキシャル付着の間約400℃ノア 〜900℃の温度範囲に保持されることを特徴とする請求の範囲第4項の方法。 7、上記基板は約700℃の温度に保持されることを特徴とする請求の範囲第6 項の方法。
JP59501538A 1983-04-04 1984-03-15 Mocvd成長エピタキシヤル半導体層用のジェチルベリリュウムド−パント源 Pending JPS60500983A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US48209183A 1983-04-04 1983-04-04
US482091 1983-04-04

Publications (1)

Publication Number Publication Date
JPS60500983A true JPS60500983A (ja) 1985-06-27

Family

ID=23914616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59501538A Pending JPS60500983A (ja) 1983-04-04 1984-03-15 Mocvd成長エピタキシヤル半導体層用のジェチルベリリュウムド−パント源

Country Status (8)

Country Link
EP (1) EP0138963B1 (ja)
JP (1) JPS60500983A (ja)
KR (1) KR900006120B1 (ja)
CA (1) CA1221007A (ja)
DE (1) DE3471548D1 (ja)
IL (1) IL71193A (ja)
IT (1) IT1177642B (ja)
WO (1) WO1984003995A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3810245A1 (de) * 1987-03-27 1988-10-06 Japan Incubator Inc Lichtemittierendes element und verfahren zu seiner herstellung
DE69023956T2 (de) * 1989-06-16 1996-04-25 Toshiba Kawasaki Kk Verfahren zur Herstellung eines III-V-Verbindungshalbleiterbauelementes.
US5814534A (en) * 1994-08-05 1998-09-29 Mitsubishi Denki Kabushiki Kaisha Method of doping with beryllium and method of fabricating semiconductor optical element doped with beryllium
JP2004109312A (ja) * 2002-09-17 2004-04-08 Mitsubishi Electric Corp 導波路型半導体光デバイスおよびその製造方法
US20130093029A1 (en) * 2011-10-12 2013-04-18 Sematech, Inc. Process for preparing a beryllium oxide layer on a semiconductor substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137615A (en) * 1980-03-31 1981-10-27 Nippon Telegr & Teleph Corp <Ntt> Gas-phase epitaxial growth method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137615A (en) * 1980-03-31 1981-10-27 Nippon Telegr & Teleph Corp <Ntt> Gas-phase epitaxial growth method

Also Published As

Publication number Publication date
DE3471548D1 (en) 1988-06-30
EP0138963A1 (en) 1985-05-02
IT8447979A0 (it) 1984-04-02
IT8447979A1 (it) 1985-10-02
IL71193A0 (en) 1984-06-29
IT1177642B (it) 1987-08-26
KR840008530A (ko) 1984-12-15
CA1221007A (en) 1987-04-28
KR900006120B1 (ko) 1990-08-22
EP0138963B1 (en) 1988-05-25
IL71193A (en) 1987-10-30
WO1984003995A1 (en) 1984-10-11

Similar Documents

Publication Publication Date Title
US5270247A (en) Atomic layer epitaxy of compound semiconductor
Abernathy Growth of III–V materials by metalorganic molecular‐beam epitaxy
Jones Developments in metalorganic precursors for semiconductor growth from the vapour phase
Abernathy Compound semiconductor growth by metallorganic molecular beam epitaxy (MOMBE)
Miller et al. Metalorganic chemical vapor deposition
JPH0688871B2 (ja) 化学ビ−ム堆積法
JPS60500983A (ja) Mocvd成長エピタキシヤル半導体層用のジェチルベリリュウムド−パント源
KR900006121B1 (ko) 도우펀트 운반 화합물로서 테트라메틸주석을 사용하는 반도체 재료층의 에피택셜 증착방법
US5821155A (en) Method of growing n-type III-V semiconductor materials on a substrate using SiI4
Tischler Advances in metalorganic vapor-phase epitaxy
US4238252A (en) Process for growing indium phosphide of controlled purity
Aven et al. Growth of ZnSe‐ZnTe Solid Solutions in Te2 Atmosphere
Ghandhi et al. Organometallic Vapor Phase Epitaxy: Features, Problems, New Approaches
CA1210526A (en) Device having semi-insulating indium phosphides based compositions
JPH0657636B2 (ja) 化合物半導体薄膜形成法
JPH08245291A (ja) Iii−v族化合物半導体結晶の成長方法
JPS6317293A (ja) 化合物半導体薄膜形成法
KR950011016B1 (ko) 초고진공 화학기상 증착법을 이용한 반도체 에피탁시 성장법
Keller et al. Carry‐over‐A Fundamental Problem in the MOVPE Growth of Heterostructures
JPH04279023A (ja) 3−5族化合物半導体の選択成長方法
JPH01320297A (ja) 化合物半導体薄膜の成長方法
Stringfellow Fundamentals of vapor phase epitaxial growth processes
Tu Molecular beam epitaxy with gaseous sources
JPH03232221A (ja) 化合物半導体の気相成長方法
Tu Using Gaseous Sources in Molecular Beam Epitaxy