JPS6048793B2 - input/output control device - Google Patents

input/output control device

Info

Publication number
JPS6048793B2
JPS6048793B2 JP2107381A JP2107381A JPS6048793B2 JP S6048793 B2 JPS6048793 B2 JP S6048793B2 JP 2107381 A JP2107381 A JP 2107381A JP 2107381 A JP2107381 A JP 2107381A JP S6048793 B2 JPS6048793 B2 JP S6048793B2
Authority
JP
Japan
Prior art keywords
input
circuit
control
data
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2107381A
Other languages
Japanese (ja)
Other versions
JPS57136242A (en
Inventor
秀憲 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2107381A priority Critical patent/JPS6048793B2/en
Publication of JPS57136242A publication Critical patent/JPS57136242A/en
Publication of JPS6048793B2 publication Critical patent/JPS6048793B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 本発明は、入出力制御装置、特に、伝送情報の先頭部
分に制御情報を含むデータ伝送を制御するための入出力
制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an input/output control device, and more particularly to an input/output control device for controlling data transmission that includes control information at the beginning of transmission information.

従来の入出力制御装置は、記憶回路が書込みおよび読
出しの動作を同時に行えないために、外部回路から入力
されてくる伝送情報は、先頭部分にある制御情報および
これを引き続くデータを含めてすべて記憶回路に格納し
、すべての伝送情報が格納され終わつた後に、まず記憶
回路から制御情報をマイクロプログラム制御回路が取込
んで制御情報の解読を実行することにより入力されたデ
ータの種類および誤りの判別などの入出力制御処理を行
つてから次にこの入力されたデータの処理であるデータ
処理を行うという手順を取らなければならなかつた。
In conventional input/output control devices, the storage circuit cannot perform write and read operations at the same time, so all transmission information input from the external circuit is stored, including the control information at the beginning and the data that follows. After all transmission information has been stored in the circuit, the microprogram control circuit first takes in the control information from the storage circuit and decodes the control information to determine the type of input data and errors. It was necessary to perform input/output control processing such as the following, and then perform data processing that is the processing of this input data.

従つて、従来の入出力制御装置は、伝送情報の入力中
には、伝送情報の先頭部分の制御情報がデータ伝送の最
初に記憶回路に格納されているにもかかわらす制御情報
の処理、すなわち、入出力制御処理を行えず、入力され
てくるデータのすべてを含む伝送情報の伝送の完了後は
じめて入出力制御処理が行なわれる。
Therefore, the conventional input/output control device processes the control information while inputting the transmission information, even though the control information at the beginning of the transmission information is stored in the storage circuit at the beginning of data transmission. , input/output control processing cannot be performed, and input/output control processing is performed only after transmission of transmission information including all input data is completed.

それゆえ、入力されてくるデータが不要なデータであ
つても、すべてデータを入力し終わつてからでないとデ
ータが不要なものかどうかを判別することができず、こ
の場合、伝送の途中でデータを廃棄できないというよう
に、入出力制御の処理時間に無駄な時間を生じることが
あつた。
Therefore, even if the input data is unnecessary, it cannot be determined whether the data is unnecessary or not until all data has been input. In some cases, the processing time for input/output control was wasted as the data could not be discarded.

さらに、従来の入出力制御装置は、データが必要な場
合でも、伝送情報の伝送の完了を待つて入出力制御処理
が行なわれ、その後、データ処理が行なわれるため、マ
イクロプログラム処理時間がかかるという欠点があつた
Furthermore, with conventional input/output control devices, even if data is required, input/output control processing is performed after waiting for the transmission of information to be completed, and then data processing is performed, which takes time for microprogram processing. There were flaws.

本発明の目的はマイクロプログラムの処理時間が短縮
できる入出力制御装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide an input/output control device that can shorten microprogram processing time.

すなわち、本発明の目的は、入力データの判別および
入出力制御処理のために、データ格納用の記憶回路の他
に先入れ先出しメモリを設け、制御情報を含む伝送情報
の先頭部分を先入れ先出しメモリに格納し、すべてのデ
ータが記憶回路に格納され終わるのを待たずに、先入れ
先出しメモリヘの格納完了したときに制御情報をマイク
ロプログラム制御回路に取込んで、データの入力動作と
データの種類の判別などの入出力制御処理を同時に並行
して行うことにより、データの入出力処理時間を短縮し
た入出力制御装置を提供することにある。
That is, an object of the present invention is to provide a first-in, first-out memory in addition to a data storage memory circuit for input data discrimination and input/output control processing, and to store the leading portion of transmission information including control information in the first-in, first-out memory. Instead of waiting for all data to be stored in the memory circuit, the control information is loaded into the microprogram control circuit when storage in the first-in, first-out memory is completed, and input operations such as data input operations and data type determination are performed. An object of the present invention is to provide an input/output control device that reduces data input/output processing time by performing output control processing simultaneously and in parallel.

本発明の入出力制御装置は、アドレス情報を格納するア
ドレスカウンタと、前記アドレス情報で示される記憶位
置に外部回路から供給され制御情報とこれに続くデータ
とで構成される伝送情報を格納する記憶回路と、少なく
とも前記制御情報を前記記憶回路への格納と並行して格
納し前記制御情報の格納完了時に制御情報入力完了信号
を発生する先入れ先出しメモリと、前記制御情報入力完
了信号の供給時に入出力制御処理を開始し前記記憶回路
へ前記外部回路が前記伝送情報の供給を完了したときに
供給される伝送完了信号が供給されたときデータ処理を
開始するマイクロプログラム制御回路とを含んて構成さ
れる。
The input/output control device of the present invention includes an address counter that stores address information, and a memory that stores transmission information that is supplied from an external circuit and consists of control information and subsequent data at a storage location indicated by the address information. a first-in, first-out memory that stores at least the control information in parallel with the storage of the control information into the storage circuit and generates a control information input completion signal when the storage of the control information is completed; and a microprogram control circuit that starts control processing and starts data processing when a transmission completion signal is supplied when the external circuit completes supply of the transmission information to the storage circuit. .

すなわち、本発明の入出力制御装置は、先入れ先出しメ
モリと、記憶回路と、そのアドレスを示すアドレスカウ
ンタと、マイクロプログラム制御回路とから構成され、
外部回路から入力されてくる先頭部分に制御情報をこれ
に引きつづいてデータを含む伝送情報を記憶回路に格納
しつつ、さらに少なくとも制御情報を含む伝送情報の一
部の先頭部分を先入れ先出しメモリに格納し、入力デー
タの記憶回路への格納完了を待たずに、伝送情報の先頭
部分の先入れ先出しメモリへの格納完了によつて、先入
れ先出しメモリに格納された制御情報をマイクロプログ
ラム制御回路に取込んで入力データの種類、誤りの判別
などの入出力制御処理を行い、データ入出力処理時間を
短縮して構成される。
That is, the input/output control device of the present invention includes a first-in first-out memory, a storage circuit, an address counter that indicates the address thereof, and a microprogram control circuit,
Control information is inputted from an external circuit at the beginning, followed by transmission information including data, which is stored in a storage circuit, and at least the beginning of a part of the transmission information including control information is stored in a first-in, first-out memory. However, without waiting for the input data to be stored in the storage circuit, the control information stored in the first-in, first-out memory is taken into the microprogram control circuit and inputted when the first part of the transmission information is completely stored in the first-in, first-out memory. It performs input/output control processing such as determining data types and errors, and is configured to shorten data input/output processing time.

次に、本発明の実施例について図面を参照して詳細に説
明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は、本発明の一実施例を示すブロック図で、第1
図に示す入出力制御装置1は、先入れ先出しメモリ11
と、記憶回路12と、アドレスカウンタ13と、マイク
ロプログラム制御回路14とから構成され、外部回路2
からはデータ線21によつて先入れ先出しメモリ11お
よび記憶回路12に制御情報とデータとからなる伝送情
報が供給され、またマイクロプログラム制御回路14に
は制御線22によつて制御信号が送られる。
FIG. 1 is a block diagram showing one embodiment of the present invention.
The input/output control device 1 shown in the figure includes a first-in, first-out memory 11
, a memory circuit 12 , an address counter 13 , and a microprogram control circuit 14 , and an external circuit 2
Transmission information consisting of control information and data is supplied to the first-in-first-out memory 11 and the storage circuit 12 via a data line 21, and control signals are sent to the microprogram control circuit 14 via a control line 22.

先入れ先出しメモリ11とマイクロプログラム制御回路
14は先入れ先出しメモリ11からデータ線23,マイ
クロプログラム制御回路14から制御線24によつて接
続され、記憶回路12からデータ線25によつてマイク
ロプログラム制御回路14にデータが供給される。アド
レスカウンタ13は制御線26を通してマイクロプログ
ラム制御回路14から制御され、アドレスカウンタ13
と記憶回路12はアドレス線27で接続される。外部回
路2から入力されてきた制御情報を先頭部分に含む伝送
情報はデータ線21を通じて先入れ先出しメモリ11お
よび記憶回路12に格納される。
The first-in, first-out memory 11 and the microprogram control circuit 14 are connected by a data line 23 from the first-in, first-out memory 11 and a control line 24 from the microprogram control circuit 14. is supplied. The address counter 13 is controlled by the microprogram control circuit 14 through a control line 26.
and the memory circuit 12 are connected by an address line 27. Transmission information including the control information inputted from the external circuit 2 at its head portion is stored in the first-in, first-out memory 11 and the storage circuit 12 through the data line 21.

なお、先入れ先出しメモリ11は伝送情報の先頭部分に
含まれる制御情報を格納するのに十分な大きさを持つて
いる。外部回路2から入力される伝送情報は制御情報を
含めてデータとともにすべて記憶回路12に格納される
が、先入れ先出しメモリ11には制御情報を含む伝送情
報の先頭部分が格納され、先入れ先出しメモリ11が満
杯になるとそれ以上の伝送情報は格納されない。先入れ
先出しメモリ11は満杯になつたことをマイクロプログ
ラム制御回路14に通知するとマイクロプログラム制御
回路14は先入れ先出しメモリ11からデータ線23を
通じて制御情報を取込み、制御情報を解読し始める。こ
の時、記憶回路12はデータの格納の途中であるが、マ
イクロプログラム制御回路14はデータ入力と別に入出
力制御処理を行う。ここで、記憶回路12に入力されて
いるデータが不要なものであることが判明するとデータ
の入力が終了するのを待たずにデータの入力を中止し、
マイクロプログラム制御回路は次の処理を実行するこが
できる。
Note that the first-in, first-out memory 11 has a size sufficient to store control information included in the leading portion of transmission information. The transmission information input from the external circuit 2 is all stored in the storage circuit 12 together with the data including control information, but the first part of the transmission information including the control information is stored in the first-in first-out memory 11, and the first-in first-out memory 11 is full. Once that happens, no further transmission information will be stored. When the first-in, first-out memory 11 notifies the microprogram control circuit 14 that it is full, the microprogram control circuit 14 takes in control information from the first-in, first-out memory 11 through the data line 23 and begins decoding the control information. At this time, the memory circuit 12 is in the middle of storing data, but the microprogram control circuit 14 performs input/output control processing separately from data input. Here, if it turns out that the data being input to the memory circuit 12 is unnecessary, the data input is stopped without waiting for the data input to be completed,
The microprogram control circuit can perform the following processing.

また入力されているデータが必要なものであつてもマイ
クロプログラム制御回路14はデータ入力が終了したこ
とを知ると直ちにデータの処理を行うことができる。本
発明の入出力制御装置は、先入れ先出しメモリを追加す
ることにより、記憶回路へのデータの格納と並行してマ
イクロプログラム制御回路が入出力制御処理を行なえる
ので、データの処理が、この入出力制御処理のための処
理時間だけ早く開始できるので、マイクロプログラムの
処理時間が短縮でるという効果がある。
Furthermore, even if the input data is necessary, the microprogram control circuit 14 can immediately process the data when it learns that data input has been completed. In the input/output control device of the present invention, by adding a first-in, first-out memory, the microprogram control circuit can perform input/output control processing in parallel with data storage in the storage circuit. Since the processing time for control processing can be started earlier, there is an effect that the processing time for the microprogram can be shortened.

すなわち、本発明の入出力制御装置は、先入れ先出しメ
モリと、記憶回路と、アドレスカウンタと、マイクロプ
ログラム制御回路とから構成され、外部回路から入力さ
れてくる先頭部分に制御情報を含んだ伝送情報を記憶回
路に格納すると同時に制御情報を含む伝送情報の先頭部
分を先入れ先出しメモリに格納し、データの入力動作と
同時に並行してマイクロプログラム制御回路において制
御情報の解読なぞの入出力制御処理を行うことにより、
ゼータ入出力処理時間を短縮することができるという効
果がある。
That is, the input/output control device of the present invention is composed of a first-in first-out memory, a storage circuit, an address counter, and a microprogram control circuit, and transmits transmission information including control information at the head portion input from an external circuit. At the same time as storing in the memory circuit, the leading part of the transmission information including control information is stored in the first-in, first-out memory, and the microprogram control circuit performs input/output control processing such as decoding the control information in parallel with the data input operation. ,
This has the effect of shortening the zeta input/output processing time.

すなわち、本発明の入出力制御装置は、データ格納用の
記憶回路の他に制御情報格納用の先入れ先出しメモリを
設けることにより、マイクロプログラムの処理時間を短
縮できるという効果がある。
That is, the input/output control device of the present invention has the effect of shortening the processing time of a microprogram by providing a first-in, first-out memory for storing control information in addition to a storage circuit for storing data.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロック図である。 1 ・・・・・・入出力制御装置、2・・・・・・外部
回路、11・・・・・・先入れ先出しメモリ、12・・
・・・・記憶回路、13・・・・・・アドレスカウンタ
、14・・・・・・マイクロプログラム制御回路、21
・・・・・・データ線、22・・・・・・制御線、23
・・・・・・データ線、24・・・・・・制御線、25
・・・・・・データ線、26・・・・・・制御線、27
・・・・・・アドレス線、28・・・・・・制御線。
FIG. 1 is a block diagram showing one embodiment of the present invention. 1...Input/output control device, 2...External circuit, 11...First-in first-out memory, 12...
... Memory circuit, 13 ... Address counter, 14 ... Microprogram control circuit, 21
...Data line, 22...Control line, 23
...Data line, 24...Control line, 25
...Data line, 26...Control line, 27
...Address line, 28...Control line.

Claims (1)

【特許請求の範囲】[Claims] 1 アドレス情報を格納するアドレスカウンタと、前記
アドレス情報で示される記憶位置に外部回路から供給さ
れ制御情報とこれに続くデータとで構成される伝送情報
を格納する記憶回路と、少なくとも前記制御情報を前記
記憶回路への格納と並行して格納し前記制御情報の格納
完了時に制御情報入力完了信号を発生する先入れ先出そ
メモリと、前記制御情報入力完了信号の供給時に入出力
制御処理を開始し前記記憶回路へ前記外部回路が前記伝
送情報の供給を完了したときに供給される伝送完了信号
が供給されたときにデータ処理を開始するマイクロプロ
グラム制御回路とを含むことを特徴とする入出力制御装
置。
1: an address counter that stores address information; a storage circuit that stores transmission information that is supplied from an external circuit to a storage location indicated by the address information and includes control information and subsequent data; and a storage circuit that stores at least the control information. a first-in, first-out memory that stores the control information in parallel with storage in the storage circuit and generates a control information input completion signal when storage of the control information is completed; and starts input/output control processing when the control information input completion signal is supplied. and a microprogram control circuit that starts data processing when a transmission completion signal is supplied when the external circuit completes supplying the transmission information to the storage circuit. Control device.
JP2107381A 1981-02-16 1981-02-16 input/output control device Expired JPS6048793B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2107381A JPS6048793B2 (en) 1981-02-16 1981-02-16 input/output control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2107381A JPS6048793B2 (en) 1981-02-16 1981-02-16 input/output control device

Publications (2)

Publication Number Publication Date
JPS57136242A JPS57136242A (en) 1982-08-23
JPS6048793B2 true JPS6048793B2 (en) 1985-10-29

Family

ID=12044707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2107381A Expired JPS6048793B2 (en) 1981-02-16 1981-02-16 input/output control device

Country Status (1)

Country Link
JP (1) JPS6048793B2 (en)

Also Published As

Publication number Publication date
JPS57136242A (en) 1982-08-23

Similar Documents

Publication Publication Date Title
EP0218979A2 (en) Computer program debugging system
JPH1083303A (en) Electronic circuit and method for using coprocessor
US4054947A (en) Computer to tape deck interface
US5287483A (en) Prefetched operand storing system for an information processor
GB1179613A (en) Data Transfer System
JPS6048793B2 (en) input/output control device
JP2917659B2 (en) Information processing device
JPS6225344A (en) Digital signal recoding device
JPS59195728A (en) Data processing device
JPH04182748A (en) Memory dump device
JP2517914B2 (en) History information storage device
JPS61117651A (en) Interface device
JPH0242548A (en) Erasion controller for buffer memory data
JPS6332642A (en) Information processor
JPS63223943A (en) Direct memory access control system
JPS6037062A (en) Memory reading-out method
JPH0212440A (en) Main memory device with fifo cache memory
JPH0353353A (en) Buffer storage
JPS6327795B2 (en)
JPH0646411B2 (en) End token output circuit
JPS6252332B2 (en)
JPS6239788B2 (en)
JPH05265754A (en) Microprocessor
JPS6375951A (en) Semiconductor disk device
JPH04124738A (en) Microprogram controller