JPS6046768A - Ｄｃ／ｄｃコンバ−タの保護回路 - Google Patents
Ｄｃ／ｄｃコンバ−タの保護回路Info
- Publication number
- JPS6046768A JPS6046768A JP15177683A JP15177683A JPS6046768A JP S6046768 A JPS6046768 A JP S6046768A JP 15177683 A JP15177683 A JP 15177683A JP 15177683 A JP15177683 A JP 15177683A JP S6046768 A JPS6046768 A JP S6046768A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- transformer
- main transformer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明はＤＣ／ＤＣコンバータの保護回路に関する。
（ｂ） 技術の背景
近年、電子機器には多量の半渚体累子が用いられ、低電
正大？Ｉｉ、流出力の直流′電源が一要求され、通常、
ＩＩｑ用交流電源より変換して楠矩の直流電源を供給す
るために、小形、高効率を特徴とするＤＣ／’ＤＣコン
バータが広く用いられるようになった。
正大？Ｉｉ、流出力の直流′電源が一要求され、通常、
ＩＩｑ用交流電源より変換して楠矩の直流電源を供給す
るために、小形、高効率を特徴とするＤＣ／’ＤＣコン
バータが広く用いられるようになった。
一般に該ＤＣ／ＤＣコ／バータは商用交流ｒｕ源をｌＬ
Ｌ接整流平？’ｌ’ｊしグこ粗直流電薗を入力とし、ス
イッチング素子により２０〜数１００ Ｋ１１ｚにて開
閉して９ｔｉ形波交流を作成し２、該矩形波父流を主ト
ランスの１次倦門！に印加し、１．〈主トランスの２次
巻線出カケ整流平？ｒ） してＤ１定の電圧を出力する
ものである。尚、該スイッチング素子の開閉動作の開の
時点で該主トランスの１次巻線に発生ずる残留磁束を逃
がして該１次巻線をリセットするために１咳１次巻線回
路に磁束りでット用ダイオードが設けられる１゜ （Ｃ） 従来技術と問題点 第１図に夫々２個のスイッチング素子、磁束リセット用
タイオードを使用する従来技術のＤＣ／ＤＣコンバータ
を系統図にて示す。
Ｌ接整流平？’ｌ’ｊしグこ粗直流電薗を入力とし、ス
イッチング素子により２０〜数１００ Ｋ１１ｚにて開
閉して９ｔｉ形波交流を作成し２、該矩形波父流を主ト
ランスの１次倦門！に印加し、１．〈主トランスの２次
巻線出カケ整流平？ｒ） してＤ１定の電圧を出力する
ものである。尚、該スイッチング素子の開閉動作の開の
時点で該主トランスの１次巻線に発生ずる残留磁束を逃
がして該１次巻線をリセットするために１咳１次巻線回
路に磁束りでット用ダイオードが設けられる１゜ （Ｃ） 従来技術と問題点 第１図に夫々２個のスイッチング素子、磁束リセット用
タイオードを使用する従来技術のＤＣ／ＤＣコンバータ
を系統図にて示す。
第１図に於て、１０はＤＣ／ＤＣコンバータにて苑１子
１１−１に士、ｌｌ−２に−と１〔ｌ流電圧が入力し、
；ｉｊ、ｊ子１２−１に＋、１２−２に−と直流電圧が
出力する。該１１コ流入力に対し２個のスイッチング素
子Ｑ１及びＱ２が主トランスＴ、０１次巻綿回路に直列
に接続されて駆動回路１５により［３ｉＪ閉され、主ト
ンンスＴ１に矩形波交流が入力し、主トランス１゛１の
２次巻線にＤｌ定の又流電圧が発生し股流平滑回ｕ’：
’ｉヶ経てｊＪｉ定の直流電圧が端子１２−１．１２−
２に出力し負荷３０に接続される。
１１−１に士、ｌｌ−２に−と１〔ｌ流電圧が入力し、
；ｉｊ、ｊ子１２−１に＋、１２−２に−と直流電圧が
出力する。該１１コ流入力に対し２個のスイッチング素
子Ｑ１及びＱ２が主トランスＴ、０１次巻綿回路に直列
に接続されて駆動回路１５により［３ｉＪ閉され、主ト
ンンスＴ１に矩形波交流が入力し、主トランス１゛１の
２次巻線にＤｌ定の又流電圧が発生し股流平滑回ｕ’：
’ｉヶ経てｊＪｉ定の直流電圧が端子１２−１．１２−
２に出力し負荷３０に接続される。
主トランスＴ１の１次巻線回路に接続されているＤＩ、
Ｄ２は該１次巻線の磁束リセット用ダイオードであり、
スイッチング素子Ｑ１及びＱ２がじ；１になると主トラ
ンスＴ１の残留磁束による磁束リセット電流は端子１１
−２→Ｄ２→Ｔｌ１次＠線→Ｄ１→瑞子１１−１と還流
して磁束リセットが行わ然し乍ら、上述の従来技術のＤ
Ｃ／ＤＣコンバータに於て、スイッチング素子Ｑｌ、Ｑ
２のいずれか一方例えはＱｌか＋Ｊ銘故障すると対１．
子１１−２→Ｄ２→Ｑ１とＴ１の１次巻線と側路ずろ回
路ができて磁束リセットが？０」われず、次に９２が順
になったときに過電流で該スイッチング：ａ子Ｑ２が破
壊さＴ７でし′５？う。１だ、磁束リセット用ダイオー
ドの一方例えばＤｌが短絡故障すると：ＩＡ子１１−１
→Ｉ月→Ｑ２→ｉ１゛４子１１−２と回路ができてしま
いＱ２のＩＦｉｉのときにＱ２を値崩してし甘う。通常
スイッチング；；り子Ｑｉ、Ｑ２や磁束リセット）Ｔ１
タイオードＤｉ。
Ｄ２は該１次巻線の磁束リセット用ダイオードであり、
スイッチング素子Ｑ１及びＱ２がじ；１になると主トラ
ンスＴ１の残留磁束による磁束リセット電流は端子１１
−２→Ｄ２→Ｔｌ１次＠線→Ｄ１→瑞子１１−１と還流
して磁束リセットが行わ然し乍ら、上述の従来技術のＤ
Ｃ／ＤＣコンバータに於て、スイッチング素子Ｑｌ、Ｑ
２のいずれか一方例えはＱｌか＋Ｊ銘故障すると対１．
子１１−２→Ｄ２→Ｑ１とＴ１の１次巻線と側路ずろ回
路ができて磁束リセットが？０」われず、次に９２が順
になったときに過電流で該スイッチング：ａ子Ｑ２が破
壊さＴ７でし′５？う。１だ、磁束リセット用ダイオー
ドの一方例えばＤｌが短絡故障すると：ＩＡ子１１−１
→Ｉ月→Ｑ２→ｉ１゛４子１１−２と回路ができてしま
いＱ２のＩＦｉｉのときにＱ２を値崩してし甘う。通常
スイッチング；；り子Ｑｉ、Ｑ２や磁束リセット）Ｔ１
タイオードＤｉ。
１）２（ｄ大型ｂＩＬ用がｊ♂１）〈されるため上述の
故ｈｓは短絡故障になることが多く、その結呆Ｄ Ｃ／
Ｄ Ｃコンバータ１０の入力ｆｉｉｌｌ （端子１１−
１．１１−２のｌ１ｉｊ）が短絡して直ＤＩ５入力電源
がｐイー下し、もし同４）−ｐ、 ’／（１）Ｃ／ＤＣ
コンバークを第１図２０の如く並列１表６・１−シて冗
長運転を図１っていても直流入力電源が降下して冗長連
転の意味が無くなるという問題点を４１’ していた。
故ｈｓは短絡故障になることが多く、その結呆Ｄ Ｃ／
Ｄ Ｃコンバータ１０の入力ｆｉｉｌｌ （端子１１−
１．１１−２のｌ１ｉｊ）が短絡して直ＤＩ５入力電源
がｐイー下し、もし同４）−ｐ、 ’／（１）Ｃ／ＤＣ
コンバークを第１図２０の如く並列１表６・１−シて冗
長運転を図１っていても直流入力電源が降下して冗長連
転の意味が無くなるという問題点を４１’ していた。
（ｄ） 発明の目的
上述の従来技術の問題点にｌみ、本発明の目的はＩ）Ｃ
／Ｄｃコノバータのスイッチング素子又は（の束リセッ
ト川ダイオードの倒れかに短絡故障が発生したときは、
直ちにこれを検出してスイッチング駆動を抑止して他の
スイッチング系子−・の損傷拡大を１ＸＩＪ止し、１白
流入力電源のλυｍケ・発生せずに池の１．ＩＣ／Ｉ）
Ｃコンバークの入力″市川を降下さＪ−スに確保してＤ
Ｃ／ＤＣコンノく一夕の並列運転の眠ｆｉヒを保→、♂
する手段を提供するものである。
／Ｄｃコノバータのスイッチング素子又は（の束リセッ
ト川ダイオードの倒れかに短絡故障が発生したときは、
直ちにこれを検出してスイッチング駆動を抑止して他の
スイッチング系子−・の損傷拡大を１ＸＩＪ止し、１白
流入力電源のλυｍケ・発生せずに池の１．ＩＣ／Ｉ）
Ｃコンバークの入力″市川を降下さＪ−スに確保してＤ
Ｃ／ＤＣコンノく一夕の並列運転の眠ｆｉヒを保→、♂
する手段を提供するものである。
（ｅ） 発明の４ｆｉＪ成
本ツＩ−―明は、偶数側のスイッチング素子及び磁束リ
セット川ダイオードと該スイッチング素子を開閉ｉ１＜
動するｊ、、ｉ、、 ）助回路を主トランスの１次巻線
回路に有し、直流入力電源を該スイッチング素子によ！
月ｒ’ｉＪ時に直列１ノＩＪ閉ｉｆｆ！１間して該主ト
ランス１次巻線にＴ）１１形波父υ：１口・印加し該主
トランスを介し整流子ン１りするＤＣ／］）Ｃコンバー
タに於て、該スイッチング−（−子に直列に過剰ｉｑ流
流出出用トランス１次巻線を接九）“ル、該主トランス
に３次七線を設け、該スイッチング素子の１佃又は該磁
束リセット用ダイオードの１個の短絡により、該過剰電
流検出用トランスの２次巻線に出力する上昇電圧と核主
トランス３次倦、線に出力する下降電圧を比較する電圧
比較回路を有するものであって、本発明により上記の目
的を達成することができる。
セット川ダイオードと該スイッチング素子を開閉ｉ１＜
動するｊ、、ｉ、、 ）助回路を主トランスの１次巻線
回路に有し、直流入力電源を該スイッチング素子によ！
月ｒ’ｉＪ時に直列１ノＩＪ閉ｉｆｆ！１間して該主ト
ランス１次巻線にＴ）１１形波父υ：１口・印加し該主
トランスを介し整流子ン１りするＤＣ／］）Ｃコンバー
タに於て、該スイッチング−（−子に直列に過剰ｉｑ流
流出出用トランス１次巻線を接九）“ル、該主トランス
に３次七線を設け、該スイッチング素子の１佃又は該磁
束リセット用ダイオードの１個の短絡により、該過剰電
流検出用トランスの２次巻線に出力する上昇電圧と核主
トランス３次倦、線に出力する下降電圧を比較する電圧
比較回路を有するものであって、本発明により上記の目
的を達成することができる。
（ｆ） 発明の実施例
第２図にスイッチング話；゛子及び磁束リセット用ダイ
オードを夫々２個にした場合を例にとり本発明によるＤ
Ｃ／Ｊ）Ｃコンバータの実施例を系統図にて示す。
オードを夫々２個にした場合を例にとり本発明によるＤ
Ｃ／Ｊ）Ｃコンバータの実施例を系統図にて示す。
第２図に於て、り：ｉｌｉ子４１−１に＋、４１−２に
−と直流電圧が入力し、端子４２−１に士、４２−２に
−と直流型、圧が出力する。Ｑｌ、Ｑ２は該直流入力の
スイッチング素子にてに」動回路４５により開閉が４ｇ
動制画されている。Ｄｉ、Ｉ）２け主トランスＴ１１次
巻線の磁束リセット用ダイオードであり、これらの（段
部にＬ第１図と同じである。
−と直流電圧が入力し、端子４２−１に士、４２−２に
−と直流型、圧が出力する。Ｑｌ、Ｑ２は該直流入力の
スイッチング素子にてに」動回路４５により開閉が４ｇ
動制画されている。Ｄｉ、Ｉ）２け主トランスＴ１１次
巻線の磁束リセット用ダイオードであり、これらの（段
部にＬ第１図と同じである。
本発明は第２図に示す如く、スイッチング素子と主トラ
ンスＴ１の１次巻線の間に過剰電流検出トランスＴ２の
１次巻線Ｗ２１．Ｗ２２を挿入し、該トランスＴ２の２
次、８品１〜Ｖ２３の出力ｄ、ｖ流素子Ｄ１００を介し
て電圧比較器ＣＭ Ｐの一方の入力端子に入力させ、主
トランスＴＩに３次巻線Ｗ２４を設け、該Ｗ２４の整流
出力を電圧比較器ＣＭ、 Ｐの他方の入力端子に入力さ
４してＱｌ、Ｑ２成はＤＩ、ＤＺの何ノ１かが灼絡故Ｖ
・、・しても電圧比較器ＣＭＰの異状検出出力が、Ｈｐ
、 ｉｌす１部４５を制ｒａｉｌ してスイッチング素
子の短絡数Ｈｉｊが誘発しないように促成するものであ
る。
ンスＴ１の１次巻線の間に過剰電流検出トランスＴ２の
１次巻線Ｗ２１．Ｗ２２を挿入し、該トランスＴ２の２
次、８品１〜Ｖ２３の出力ｄ、ｖ流素子Ｄ１００を介し
て電圧比較器ＣＭ Ｐの一方の入力端子に入力させ、主
トランスＴＩに３次巻線Ｗ２４を設け、該Ｗ２４の整流
出力を電圧比較器ＣＭ、 Ｐの他方の入力端子に入力さ
４してＱｌ、Ｑ２成はＤＩ、ＤＺの何ノ１かが灼絡故Ｖ
・、・しても電圧比較器ＣＭＰの異状検出出力が、Ｈｐ
、 ｉｌす１部４５を制ｒａｉｌ してスイッチング素
子の短絡数Ｈｉｊが誘発しないように促成するものであ
る。
ずなわら、Ｑｌ、Ｑ２．ＤＩ、ＤＺのうち何れか１つが
短絡数ぽ・するとＴ２のνＶ２３には第１図にて前述し
たのと同じ経過で畑絽による過剰電流によって７ｕ圧が
発生し、一方Ｔ１のＷ２４のフライバンク電圧が０ボル
トになり、′電圧比較回路ＣハＩＰがこの人力１’ｊ：
ｊ圧の異′７ｉｊ変化を比較検出し−Ｃ１Ｑｊｖ動回路
４５へ異常６−通知する。具体的に説明すると１記の如
くなる。
短絡数ぽ・するとＴ２のνＶ２３には第１図にて前述し
たのと同じ経過で畑絽による過剰電流によって７ｕ圧が
発生し、一方Ｔ１のＷ２４のフライバンク電圧が０ボル
トになり、′電圧比較回路ＣハＩＰがこの人力１’ｊ：
ｊ圧の異′７ｉｊ変化を比較検出し−Ｃ１Ｑｊｖ動回路
４５へ異常６−通知する。具体的に説明すると１記の如
くなる。
（１）Ｑｌが短絡故障し／ζＪＪ、！合Ｑ２か開になっ
た瞬間にＴ１の１次巻線のりセット電流がＴ１１次巻線
→Ｄ１→Ｑ１→■ノ２１→Ｔｌ１次巻線のルートで流れ
、Ｔ２のＷ２３に異状電圧が発生し、またＴ１のＷ２４
には電圧が発生せずＣＭＰが異常変化を検出して駆動回
路４５へ通知しＱ２の閉を抑止してＱ２の破壊を防ぐ。
た瞬間にＴ１の１次巻線のりセット電流がＴ１１次巻線
→Ｄ１→Ｑ１→■ノ２１→Ｔｌ１次巻線のルートで流れ
、Ｔ２のＷ２３に異状電圧が発生し、またＴ１のＷ２４
には電圧が発生せずＣＭＰが異常変化を検出して駆動回
路４５へ通知しＱ２の閉を抑止してＱ２の破壊を防ぐ。
Ｑ２が短絡故障した場合も上述と同様な動作をしてＱｌ
の破壊を防ぐ。
の破壊を防ぐ。
（２） ＤＩが短絡故障した場合
Ｑ２が閉になった瞬間にＤ１→Ｗ２２→Ｑ２のルートで
電流が流れ、Ｔ２のＷ２３に異状電圧が発生し、又１゛
１の１次巻線には電流が流れないため、Ｗ２４にＬＬ定
電圧発生せずＣＭ、Ｐが異常を駆動回路に通知してＱｌ
、Ｑ２の閉を抑止してＱ２の破壊を防ぐ。父上記のＤ１
→Ｗ２２→Ｑ２のルートの電流の際、Ｗ２２の負荷があ
るためＱ２が破壊することＩ′ｉ無い。
電流が流れ、Ｔ２のＷ２３に異状電圧が発生し、又１゛
１の１次巻線には電流が流れないため、Ｗ２４にＬＬ定
電圧発生せずＣＭ、Ｐが異常を駆動回路に通知してＱｌ
、Ｑ２の閉を抑止してＱ２の破壊を防ぐ。父上記のＤ１
→Ｗ２２→Ｑ２のルートの電流の際、Ｗ２２の負荷があ
るためＱ２が破壊することＩ′ｉ無い。
ＤＺが短絡故障し／ζ場合も上述と同様な動作をしてＱ
ｌの破壊を防ぐ。
ｌの破壊を防ぐ。
尚、短絡故障が発生しない正常時の場合は、Ｔ２のＷ２
３に発生する電圧をＴ１のｗ２４が発生する′、１１圧
より小さくすることによりＣ式＝ＩＰに異常通知を出力
させない」：うにしておけば良い。
３に発生する電圧をＴ１のｗ２４が発生する′、１１圧
より小さくすることによりＣ式＝ＩＰに異常通知を出力
させない」：うにしておけば良い。
以上の如く本発明を実施することにより、スイッチング
素子或は磁束リセット用ダイメートの何れかが知略して
もＤＣ／ＤＣコンバータの入力側が開放状態になるため
入力電源重圧のμ・を下を紡出−Ｃき、＼１１シ列運転
をしている３９６合の他のＤＣ／ＤＣコンバータの影９
．ｉを与えることが辷りられる０（〃）発明の効果 本発明により、直流入ノ月ＩＬ源を１１〜数個のスイッ
チング；（（子により同時にｔａｉｌ閉１１ｊ１印１１
するｌ）Ｃ／ＤＣコンバータに於て、そのモ１４成Ｙ２
素のスイッチング；（・８子或は磁束リセット用ダイ
オードが短絡故障し−ｒ モ、該１） Ｃ／Ｄ Ｃコン
バータの入力側が短絡するという波及が防止でき、ｌ’
１ｉｉ−直流入力電源を共１ｉ１−Ｊ−Ｚ） ｆＬ１３
ノＤ Ｃ／ Ｄ Ｃコンバータの正常動作を妨′どす
ることのない並列冗長ス・１１転に適したＤＣ／ＤＣコ
ノバータの保Ｈ”１回路が得られる。
素子或は磁束リセット用ダイメートの何れかが知略して
もＤＣ／ＤＣコンバータの入力側が開放状態になるため
入力電源重圧のμ・を下を紡出−Ｃき、＼１１シ列運転
をしている３９６合の他のＤＣ／ＤＣコンバータの影９
．ｉを与えることが辷りられる０（〃）発明の効果 本発明により、直流入ノ月ＩＬ源を１１〜数個のスイッ
チング；（（子により同時にｔａｉｌ閉１１ｊ１印１１
するｌ）Ｃ／ＤＣコンバータに於て、そのモ１４成Ｙ２
素のスイッチング；（・８子或は磁束リセット用ダイ
オードが短絡故障し−ｒ モ、該１） Ｃ／Ｄ Ｃコン
バータの入力側が短絡するという波及が防止でき、ｌ’
１ｉｉ−直流入力電源を共１ｉ１−Ｊ−Ｚ） ｆＬ１３
ノＤ Ｃ／ Ｄ Ｃコンバータの正常動作を妨′どす
ることのない並列冗長ス・１１転に適したＤＣ／ＤＣコ
ノバータの保Ｈ”１回路が得られる。
２−１ ｈ Ｋ ２個のスイッチング素子と磁束リセッ
ト用ダイオードを使用しプζ（ｉ（’、来のＤＣ／ＤＣ
コンノく一タを系統図にて示し、第２図に第１図に本発
明を適用した実ｍ例を系統図にて示す。 全図を通じ同一符号は同一対象物を示し、Ｑｌ。 Ｑ２ｉづスイッチングミＸ子、Ｄｌ 、ＤＺ Ｉｒ１ｓ
′束リセット用ダイオード、Ｔ１は主トランスを示し７
．１５しＩ、従速技術の、ｌ、ｉ％、、’動回路、４５
は本発明による５生動回路、本発明によるものとして、
′ｒ２は過剰電流検出用トランス、Ｃ１〜ｉＰｒ、ｊ：
’ｉｉら正比１（５ξ）：；八 Ｗ２４は′ｊ゛１の３
次總）ｊ：である。
ト用ダイオードを使用しプζ（ｉ（’、来のＤＣ／ＤＣ
コンノく一タを系統図にて示し、第２図に第１図に本発
明を適用した実ｍ例を系統図にて示す。 全図を通じ同一符号は同一対象物を示し、Ｑｌ。 Ｑ２ｉづスイッチングミＸ子、Ｄｌ 、ＤＺ Ｉｒ１ｓ
′束リセット用ダイオード、Ｔ１は主トランスを示し７
．１５しＩ、従速技術の、ｌ、ｉ％、、’動回路、４５
は本発明による５生動回路、本発明によるものとして、
′ｒ２は過剰電流検出用トランス、Ｃ１〜ｉＰｒ、ｊ：
’ｉｉら正比１（５ξ）：；八 Ｗ２４は′ｊ゛１の３
次總）ｊ：である。
Claims (1)
- 偶数個のスイッチング素子及び磁束リセット用り“イ珂
−ドと該スイッチング素子を開閉駆動する駆動回路を主
トランスの１次巻線回路に有し、直流人力′屯濡ｔを該
スイッチング素子により同時に直列間閉制ｆｉｌｌｌ
Ｌで該主トランス１次乞線に矩形波交ｂｊ！、を印加し
、該主トランスを介し整流平滑するＤＣ／Ｉ） Ｃコン
バータに於て、該スイッチング素子に直列に箭剰電流検
出用トランスの１次巻線を接続し、該主トランスに３次
巻線を設け、該スイッチング素子０１個又は該磁束リセ
ット用ダイオードの１個の短絡により該過剰電流検出用
トジンスの２次毛線に出力する上昇電圧と該主トランス
３次右線に出力する下降電圧を比較する電圧比較回路を
有することをｌ）テ徴とするＤ Ｃ／Ｄ Ｃコンバータ
の保ｆｌｉ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15177683A JPS6046768A (ja) | 1983-08-20 | 1983-08-20 | Ｄｃ／ｄｃコンバ−タの保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15177683A JPS6046768A (ja) | 1983-08-20 | 1983-08-20 | Ｄｃ／ｄｃコンバ−タの保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6046768A true JPS6046768A (ja) | 1985-03-13 |
Family
ID=15526046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15177683A Pending JPS6046768A (ja) | 1983-08-20 | 1983-08-20 | Ｄｃ／ｄｃコンバ−タの保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6046768A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007529977A (ja) * | 2004-03-17 | 2007-10-25 | ベックホフ オートメーション ゲーエムベーハー | 駆動回路用の供給ユニットを動作させる方法、および駆動回路用の供給ユニット |
-
1983
- 1983-08-20 JP JP15177683A patent/JPS6046768A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007529977A (ja) * | 2004-03-17 | 2007-10-25 | ベックホフ オートメーション ゲーエムベーハー | 駆動回路用の供給ユニットを動作させる方法、および駆動回路用の供給ユニット |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4673825A (en) | Uninterruptible power supply with isolated bypass winding | |
| US4719550A (en) | Uninterruptible power supply with energy conversion and enhancement | |
| JPS63253833A (ja) | 無停電電源装置 | |
| WO1985001842A1 (en) | Uninterruptible power supply and line conditioner | |
| JPS6046768A (ja) | Ｄｃ／ｄｃコンバ−タの保護回路 | |
| EP0012648B1 (en) | Single-pole commutation circuit | |
| JPH02223377A (ja) | プライマリ方式スイッチング・レギュレータ制御回路の保護回路 | |
| JPS609384A (ja) | インバ−タの電力回生制御回路 | |
| JPS58179180A (ja) | 電力回生制御装置 | |
| RU2168825C1 (ru) | Однофазный мостовой транзисторный инвертор | |
| JPH01122327A (ja) | 電源装置 | |
| SU842756A1 (ru) | Стабилизатор напр жени переменногоТОКА C диСКРЕТНыМ упРАВлЕНиЕМ | |
| JP2001025240A (ja) | 直流電源回路 | |
| JPH1141937A (ja) | 直流電源装置 | |
| SU917255A1 (ru) | Устройство дл защиты трехфазного асинхронного электродвигател от витковых замыканий в обмотке статора | |
| JPS622866A (ja) | インバ−タ装置の制御装置 | |
| SU574814A1 (ru) | Устройство дл защиты многообмоточного генератора, с мостовыми выпр мител ми на выходе | |
| JP2608719B2 (ja) | 無停電電源装置 | |
| JPS59209074A (ja) | インバ−タ装置 | |
| JP2605018B2 (ja) | 可変インダクタンス式プツシユプル形電力結合装置 | |
| JPS58195474A (ja) | Ｐｗｍ電圧形インバ−タ始動装置 | |
| JPS6364573A (ja) | インバ−タ装置の保護回路 | |
| JPS59175374A (ja) | Ｄｃ／ｄｃコンバ−タの保護回路 | |
| JPS6355678B2 (ja) | ||
| JPS60200768A (ja) | 半導体整流器 |