JPS6043014A - Digital protecting relaying device - Google Patents

Digital protecting relaying device

Info

Publication number
JPS6043014A
JPS6043014A JP58151382A JP15138283A JPS6043014A JP S6043014 A JPS6043014 A JP S6043014A JP 58151382 A JP58151382 A JP 58151382A JP 15138283 A JP15138283 A JP 15138283A JP S6043014 A JPS6043014 A JP S6043014A
Authority
JP
Japan
Prior art keywords
protection
digital
relay
data
opu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58151382A
Other languages
Japanese (ja)
Inventor
英一 安部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Original Assignee
Meidensha Corp
Meidensha Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp, Meidensha Electric Manufacturing Co Ltd filed Critical Meidensha Corp
Priority to JP58151382A priority Critical patent/JPS6043014A/en
Publication of JPS6043014A publication Critical patent/JPS6043014A/en
Pending legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明はディジタル保傅継電装置((門し、特に保護演
算全マルチプロセッサ方式で行うディジタル保護林!、
装置に関する。
[Detailed Description of the Invention] The present invention is a digital protection relay device ((gate, especially a digital protection relay system that performs protection calculations entirely in a multiprocessor system!
Regarding equipment.

従来のディジタル保崎枇電装置の1111略(′1ヤ成
を第1図に示す。同図において、101r、iアナログ
入カ部で雪原を成型OT、重圧変成器P T [Cより
検出さftた電汁、電圧隋(で相当するアナログ晴が入
力さ几る。/、2・はフィルタ/21〜/J 、 +r
i J:り構成されたフィルタ宮1.’、、tuk士ア
ナログ・ディジタル(A/D)変換部で、n個のサンプ
ルホールド回q% IQ−A I〜/eA、、マルチプ
レクサ1IABおよびA / D変物器//70により
構成さi’している。ltけ省伸の制611タイミング
を発生する発振器、/lはA / D変換部/弘でA/
D変換さf’したディジタルデータ金後述するRAMへ
書き込む念めの制御全行うDMA部である〇ま念yo 
rtまRAλイ刀に膚き込まtl−たデータ全貌み出し
て所定の保護演W <H行う保・1ζを演梓部で、CP
U20A 、 ROM、20B 、マイクロプログラム
部、700 $の構成され、マイクロプログラム部Wa
の出力に基づきバイポーラ構成のCPUは保護演算処理
を高速で実行し事故判定を行う。7uは外部的に保、コ
演算用)整定値を入力しtす、表示コントロールを行う
マン・マシンインタフエ1スfi5 、.7A ld 
保護演算処理を図示さnない外部の補助継電器に出力す
る176部、 2fはデータ交換用ど)メインバスであ
る。
The 1111 ('1) configuration of the conventional digital Hosaki electrical equipment is shown in Figure 1. In the same figure, the snow field is formed at the analog input section 101r and i, and detected from the heavy voltage transformer P T [C]. The analog voltage corresponding to the electric current and voltage is input. /, 2 is the filter /21~/J, +r
i J: Configured filter chamber 1. ', the analog-to-digital (A/D) converter consists of n sample-and-hold times q% IQ-A I~/eA, multiplexer 1 IAB and A/D converter //70. 'are doing. The oscillator that generates the 611 timing, which saves time, is the A/D converter.
The D-converted digital data is written to the RAM, which will be described later.
rt, RAλ, the entire data that has been exposed to the sword, and the prescribed protective performance W<H, CP
Consists of U20A, ROM, 20B, micro program section, 700$, micro program section Wa
Based on the output, the bipolar CPU executes protection calculation processing at high speed and makes an accident determination. 7u is a man-machine interface for inputting setting values (for calculations) and display control. 7A ld
A section 176 outputs protection calculation processing to an external auxiliary relay (not shown); 2f is a main bus (for data exchange, etc.);

従来のディジタル保護林電器は、上配りように保護演算
部20に股は九単−の高速0PU2OAの監視下で所望
の保護演Wを行い、−〔の結家に応じ1外部継電器を動
作させ系統の保、iIを行っている。
Conventional digital protection equipment performs the desired protection operation W under the supervision of the high-speed 0PU2OA with nine crotches in the protection calculation unit 20 as shown above, and operates one external relay according to the connection of -[. Maintaining the lineage and conducting iI.

しかしながら、入力データが多くなると高速OP0.2
(7Aでは処理が間に合わなくなる場合を生じたり、高
速動作である念め、回路の外部rt>の発熱も犬とtり
信頼性が低くなる。71’にGて乗算、除算のアルゴリ
ズムにより構成さt’L rcプログラム全実行する場
合には処理時間が不足:fろ場合があった。
However, when there is a large amount of input data, the high speed OP0.2
(With 7A, the processing may not be able to keep up in time, and due to the high-speed operation, the heat generated outside the circuit also decreases reliability.) There were cases where the processing time was insufficient to execute the entire t'Lrc program.

このような場合には、従来は保護演算部20で保護演算
処理のウェイトに応じていわゆる間引き処理を行ってい
るが、その九めのソフトウェアが初雑になるという問題
点があった。
In such a case, conventionally, the protection calculation section 20 performs a so-called thinning process according to the weight of the protection calculation process, but there is a problem that the software becomes complicated.

本発明は上記の点に鑑みてなさtまたもので、マルチ・
プロセッサ方式を採用し・C保護演算処理全分担するこ
とにより、各OPUが低能動作で所期の保護演算処理イ
冴能金確fυすること全可能とし、これによって製作上
発熱を考慮Vる必+y3jがなく、消費電力の低減およ
び多数入力に対するhIp理の実現全針つtディジタル
保ア脣jl 71j 、%Yを1t、 11することを
目的とする。
The present invention has been made in view of the above points, and is a multi-purpose
By adopting a processor method and allocating all the C protection calculation processing, it is possible to ensure that each OPU performs the desired protection calculation processing even with low-performance operation, and this eliminates the need to take heat generation into consideration during manufacturing. The purpose of the present invention is to reduce power consumption, realize hIp processing for multiple inputs, and reduce %Y to 1t, 71j and 71j while eliminating +y3j and reducing power consumption.

本全日IJでI・t)、言12の目的音i幸す見イーる
ため(て、f皮4+、I・・蒔系統からの電流、電圧1
1全アナログ・ディジタル変換し、このディジタルデー
タ忙I)M A +’こよりRA Mにニア′Jき込み
、このRA 14からの読み出しデータ紮用いでOPU
の監視下で保護演算処理1行うディジタル保護継電1装
置において、保籠演笠ω(理内容金分担するn個のCP
UかC〕なるマルチ・プロセッサにより保1iFi演W
部金1′^〒り兄すると工(に、前記RAMのデータ蓄
積領域を各cpυ毎に分割したnボートRAM’!+1
−有し、このnボートT’l A )4にDMAにより
同一データを*^込み、各a p 。
Today in IJ, I.t), the objective sound of word 12 i is happy to see (te, f skin 4+, I... current from the sowing system, voltage 1
1 All analog-to-digital conversion is performed, and this digital data is written into RAM M from M
In a digital protection relay 1 device that performs protection calculation processing 1 under the supervision of
U or C] is maintained by a multi-processor.
Part 1'^〒 brother and engineering (N board RAM' which divided the data storage area of the RAM for each cpυ!+1
- has the same data *^^ in this n boat T'l A)4 by DMA, and each ap.

11.I:他のOP Uとは独立に対応し/’c nボ
ートRMAのデータ痔積領j戊力)ら所定のデータ金牌
み出して所望の保護演算を行い、該保’、i/jIif
i ’j’1部からの出力情′!11(C基づへ外部の
浦助継電器を動作させる出力コントローラ等の出力手段
とからLJq 、1.+V Lでいる。
11. I: Corresponds independently from other OPUs, extracts predetermined data tiles from the data area of the boat RMA, performs the desired protection calculation, and protects the data.
i 'j' Output information from part 1'! 11 (LJq, 1.+V L from output means such as an output controller that operates an external Urasuke relay based on C).

以下、本発明の一実施例を添付へ1また図面と共に説、
明する。
Hereinafter, one embodiment of the present invention will be described with reference to the accompanying drawings.
I will clarify.

第2図は本発明((係るディジタル11,3曝継電装m
の一′1!施例全示すブロック図であり、第1陶と同一
符号は同一物を示している。
Figure 2 shows the present invention ((Digital 11, 3 exposure relay electrical equipment)
One'1! It is a block diagram showing the entire embodiment, and the same reference numerals as in the first example indicate the same parts.

本実!KIi例でtよ、後述する如く保−淋演算処理内
容′?g:n個のOPUからなるマルチ・プロセッサに
より保獲演′11′部全構成し、RAMのデータ蓄積領
域を各OPU毎に分割したnボートRAMy2Nを設け
ており第3図に要部の詳細を示す。
True truth! In the KIi example, t, as will be described later, is the content of the operation processing '? g: The entire storage section '11' is composed of a multi-processor consisting of n OPUs, and an n-board RAM My2N is provided in which the data storage area of the RAM is divided for each OPU. Figure 3 shows the details of the main parts. shows.

ここで1.721〜:12.l’:L nボート)1 
A M、72?J fqCPU毎に分割したデータ蓄積
領域であり、2g1〜2z、fd各データ蓄積領域、’
1.11〜.フ26 と保護演算部jQt〜、70.と
を結合する専用ノくスでちる。
Here 1.721~:12. l': L n boat) 1
A M, 72? J fq This is a data storage area divided for each CPU, and 2g1 to 2z, fd each data storage area, '
1.11~. F26 and protection calculation unit jQt~, 70. A dedicated nox dechiru that combines with.

−ヒ記保傅演算部301− 、’to 、のうち1番目
の保洒演算部?O1,nボートFIAMのデータ蓄稍領
吠フ、21これら全結合するバス2/riとの構成の−
I’llヶ′’+> 4図に示す。?0Aiil:0P
TJ、、t□BiはROM 、 ?OD1はマン・マシ
ンインターフェース丁て6である。
-Hiji Yasutaka operation unit 301- , 'to,' is the first security operation unit? O1, the data storage area of the n-boat FIAM, 21 of the configuration with the bus 2/ri that connects all of them.
I'll''+> Shown in Figure 4. ? 0Aiil:0P
TJ,,t□Bi is ROM, ? OD1 has six man-machine interfaces.

本実施例では−に第2図および第5図に示すよう゛に、
出力コン・トローラ、′J、2 全設けて保護演算、部
?01〜,709からの保護演算処理結果を示す出力情
報全集中して、図示しない外部の神的継71fj!陸全
動作させるように構成している。
In this embodiment, as shown in FIGS. 2 and 5,
Output controller, 'J, 2 All installed and protected calculation section? All the output information indicating the protection calculation processing results from 01 to 709 is concentrated to an external divine successor (not shown) 71fj! It is configured to operate on land.

本発明の一実施例は上記のようにF成さ几ており、次に
その動作について説明する。
One embodiment of the present invention is constructed as F as described above, and its operation will be explained next.

まず、被保護系普、からのm淀、電用悴は従来と同様に
A/D変検剖lりでA / D変換された同一ディジタ
ルデータけD M A /lによりnボー1− RA 
M2.2Nを構成する各データ蓄ffl領誠フユ璽〜、
2コ、に夫々青き込′!F几る。各保護演算部701〜
10.に設けらf’Lflc各OPU?0Aけ、他のδ
P 11とt、i、独立に対応したnボートTtAM、
2.2Nのデー タZ″積領吠より所。定のデータを読
み出して所望の稈、)泊竺lIIし埋を行う。この場合
、各保護演W部101〜yQ、にけ第4図に示すように
断定値5C力k、ろマン・マシンイys−フx−スRL
’on t t”備えているので、各入力データ(、て
敵−づく演算結果と整定[1・1が夫々制御’ll宇の
ためにHつ較さ1.る0これらの比較判定結果(r」、
出力1青報として出力コントローラ1.2に集中さ12
、この集中されt出力情報に基−5き外部の鋪1111
1’!:宝器を動作させる。
First of all, the protected system is converted to n-baud 1-RA by using the same digital data that has been A/D converted by A/D autopsy.
Each data storage that makes up M2.2N,
2 pieces, each with a blue color! F. Each protection calculation unit 701~
10. Each OPU provided with f'Lflc? 0A, other δ
P11 and t,i, independently corresponding n boats TtAM,
2. Read the specified data from the 2N data Z'' and fill in the desired culm. As shown in , the asserted value 5C force k, the Roman Machine Iys-Fusx-RL
'on t t' is provided, so each input data (, the calculation result and setting [1. r”,
Output 1 is focused on output controller 1.2 as output 12
, based on this concentrated output information -5 external field 1111
1'! : Activate the treasure.

なお、上記実施1r11でけ、名演71部tO,〜jQ
、に設けられたO P U (d3 (1° (1,6
ms ) 、 600(a 8 ms )サンプリング
・タイミ・ングに同Ill j、て保護演算を行うよう
にtIダ成されている。+、た各OP TJによる監視
!−j A / T)変換部tli−,D MA I&
竹の入力部と出力コントローラ7.2とけ夫々)・II
立して行うように構成している。
In addition, in the above-mentioned performance 1r11, there were 71 performances tO,~jQ
, O P U (d3 (1° (1,6
ms), 600 (a8 ms) sampling timing, and the protection operation is performed at the same sampling timing. +, each OP TJ monitoring! -j A/T) conversion unit tli-, DMA I&
Bamboo input section and output controller 7.2)・II
It is designed to be performed standing up.

本発明けは−上述べてき′たようであり、マルチ・プロ
セツザ方式を採用して保:*i iiQ算01%理内容
4−分担すると共にデータ蓄情領域全各CPU何IC分
割nボートTtAMfc探用したので、各CPUが低;
・1ス動作で所期の保護演算処理機能を確保でへる。こ
のように各C’P TTに高速動作が9十さ几ないため
、製作時1c発、8j(を考II、ゴする必要が力、〈
なり朋1作容易となる。寸だCPUが低速動作で、じい
ため低消費電力化′を9[ること・′八できる。更に多
数の入力データに月しても、マルチ・プロセッサ“方式
、でIIl’L Pil内容金分411できろ一欠め保
πう演算′?を理(・こ支障lrき念すことはない。
The present invention is as described above, and maintains by adopting a multi-processor system: Because I searched, each CPU was low;
・The desired protection calculation processing function can be secured in one pass operation. In this way, each C'P TT has less than 90 degrees of high-speed operation, so when manufacturing, it is necessary to perform
It becomes easy to make one work. Since the CPU operates at low speed, it is possible to reduce power consumption by 9 times. Furthermore, even if a large number of input data are processed, the multi-processor method can perform the calculations that can be performed using the IIl'L Pill content amount of 411. .

【図面の簡単な説明】[Brief explanation of drawings]

第1図(1,l:従来−のデイジタルイ【i′:“1.
li川用1f、i・l、 fairの一例子示すブロッ
ク図 T、 2図は本発明に係7)fイジタル保護f1
’t:1 m装置の一実Iへ例を示すブロック図、第3
図(Iよ第2[)ス1装置の要部の詳細金示すブロック
図、第4図1rL第2図装置の各演算部におけるバス構
成を示すブロック図、第、5図は第21メ1装置の出力
コントローラを示すブロック1図である。 滓・・・A/D変喚部、/A・・発撮器、/8・・DM
A。 、2.2 N −nボートRA 、M 、 、l、2.
−.7.i、 、、、デー41フ侍領域1.2/l 〜
、2#o・・・パス、”1 〜.X) 、・・・保噂演
竺部1.’l□ A ・・CI P II 、 ツOB
 ・RQ P、4、′0T−=−r 7−マシンインタ
ーフェース、ン2・・・出力コントローラ。 第11図 第2図
FIG. 1 (1, l: Conventional digital layout [i': "1.
Block diagram showing an example of 1f, i/l, fair for li river T, 2 figure is related to the present invention 7) f digital protection f1
't:1 m Block diagram showing an example of an example of the device I, Part 3
Figure (I) is a block diagram showing the details of the main parts of the 1st device, Figure 4 is a block diagram showing the bus configuration in each calculation section of the device, and Figure 5 is the FIG. 1 is a block 1 diagram showing the output controller of the device. Slag... A/D conversion section, /A... emission device, /8... DM
A. ,2.2 N-n boat RA ,M , ,l,2.
−. 7. i, ,,, day 41fu samurai area 1.2/l ~
, 2 #o...Pass, "1 ~.
・RQ P, 4,'0T-=-r 7-Machine interface, N2...Output controller. Figure 11 Figure 2

Claims (3)

【特許請求の範囲】[Claims] (1)噴保1・′q系堵からの電流、電圧lをアナログ
・fイ゛ン〃ル1!i″′・シ、このfイジタルデータ
をr1νA+C、r、すl’i 、’l ’+i ;、
7 A’::〜込与、C’7) l A ?、l ds
 f= ”) ::V(−7外出しデータ金用1/−1
てO’P U L7)蟹視、1−で115畳+3寅算帆
lTf!l ?テうディ )タル保7i 、l′I?’
7j % に171c 1r イテ、保護i* ’IT
 Aの1理内容金外1日1−るn個の(l P T、+
からなるマルチ・プロ士ソザt′こより促マ?寅q部金
(構成すると共IC,前記RA M q)データ蓄M 
4p 、1.、q 全各c ’p u毎に/;+割した
nボートRA ’A f有し、このnボートRA M+
cn M A r、cヨリ同一テ−* rr:薄*込与
、各OP Uは他のOP U 、!: jd独立fC対
応し4nボ一トFIAMのデータ蓄積領域力島ら各専用
バスを介して所定のデータ全1み出して所望の保1演算
♀行1.q、該保護演算部からの出力情報にJ皮づき外
部の継電器を動作させろ出力手段とt” fliil 
Q−てなることを′(¥徴とするディジタル保1継電萼
貿。
(1) The current and voltage l from the injection chamber 1 and 'q system are analog f-in 1! i'''・shi, this f digital data r1νA+C, r, sl'i, 'l'+i;,
7 A'::~include, C'7) l A? ,lds
f = ”) ::V(-7 outing data money 1/-1
Te O'P U L7) Crab vision, 1-115 tatami + 3 Tora Sanho lTf! l? Teudi) Talho7i, l'I? '
7j % to 171c 1r ite, protection i* 'IT
A's 1 processing fee per day 1 - n pieces (l P T, +
A multi-professional team consisting of t'koyori promotion ma? Tora q part money (consisting of IC, RAM q) data storage M
4p, 1. , q For each c 'p u/;+ divided n boats RA 'A f, and this n boat RAM M+
cn MA r, c and same theme * rr: light * included, each OPU is another OPU,! : jd independent fC compatible 4n-bot FIAM data storage area Rikishima etc. Extracts all 1 of predetermined data via each dedicated bus and performs desired maintenance 1 calculation ♀ line 1. q, an output means to operate an external relay based on the output information from the protection calculation section;
Digital protection 1 relay trade with Q-sign as '(¥Charge).
(2) 前記保護演算部を構成する各a P U ir
、jアナログ・ディジタル変換の之めのサンプリング、
タイミングに同1司して保護ン寝尊lσ11甲全郵行す
ること全特徴とする特許請求の範囲第(1)偵配置覗の
ディジタル保護継電装置。
(2) Each aP U ir constituting the protection calculation section
, j sampling for analog-to-digital conversion,
Claim No. (1) A digital protective relay device with a rectangular layout, characterized in that the protection relay is transmitted at the same timing.
(3)前me 出力子e ld 、 +11記保P ’
r’+Q 算i1[1k PI”l +Rr口各OPU
の監視の下で行われたイ:?J15 iJ算処理結果を
示す出力情報を集中して外部の淋・イ器に出力する出力
コントロ〜うであること全71、テ徴とする’IV i
+’r請求の範囲第(1)項もしく tit第(2)項
記載のデイジタル保y!継電装置。
(3) Previous me output child e ld, +11 record P'
r'+Q Arithmetic i1[1k PI"l +Rr each OPU
I: ?It was carried out under the supervision of ? J15 Output control that concentrates output information indicating the iJ arithmetic processing results and outputs it to an external device.
+'rDigital storage as described in claim (1) or (2)! Relay device.
JP58151382A 1983-08-19 1983-08-19 Digital protecting relaying device Pending JPS6043014A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58151382A JPS6043014A (en) 1983-08-19 1983-08-19 Digital protecting relaying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58151382A JPS6043014A (en) 1983-08-19 1983-08-19 Digital protecting relaying device

Publications (1)

Publication Number Publication Date
JPS6043014A true JPS6043014A (en) 1985-03-07

Family

ID=15517350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58151382A Pending JPS6043014A (en) 1983-08-19 1983-08-19 Digital protecting relaying device

Country Status (1)

Country Link
JP (1) JPS6043014A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222617A (en) * 1988-02-29 1989-09-05 Mitsubishi Electric Corp Digital relay

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01222617A (en) * 1988-02-29 1989-09-05 Mitsubishi Electric Corp Digital relay

Similar Documents

Publication Publication Date Title
JPH0222423B2 (en)
US6175852B1 (en) High-speed binary adder
JPS6043014A (en) Digital protecting relaying device
Richter et al. Control of a tokamak fusion experiment by a set of MULTITOP parallel computers
EP1058189A3 (en) Microcomputer with debugging system
JPS55102034A (en) Set unit for unit address
JPS62150414A (en) Protection equipment for common device
JPS5518729A (en) Parallel triple system constituting method of computer system
JPS5685157A (en) Information processor
JPS5663607A (en) Sequence control unit
Hoek et al. An array processor approach for low bit rate video coding
JPS5953926A (en) Control device
JP2623833B2 (en) Clock advance control system
SU1532949A1 (en) Image treating processor
US7231414B1 (en) Apparatus and method for performing addition of PKG recoded numbers
SU1216779A1 (en) Matrix calculator of function alpha being equal to square root of x squared over a
JPS61246837A (en) Parallel multiplier
JPS60211555A (en) Memory interface circuit
JPS5439543A (en) Exclusive control processing system for resource in data processing system
JPS54132144A (en) Multiple process system
JPS6020271A (en) Bus control system
Neville-Neil The Truth About Embedded Systems: Embedded systems are different in several ways from other software environments.
JPS58217070A (en) Data transmitting system of multi-central processing unit control device
JPS5943672A (en) Picture processor
KINOSHITA Micro-minicomputer TOSBAC-40 L