JPS6042947B2 - Brightness modulation signal generator for liquid crystal display devices - Google Patents

Brightness modulation signal generator for liquid crystal display devices

Info

Publication number
JPS6042947B2
JPS6042947B2 JP612678A JP612678A JPS6042947B2 JP S6042947 B2 JPS6042947 B2 JP S6042947B2 JP 612678 A JP612678 A JP 612678A JP 612678 A JP612678 A JP 612678A JP S6042947 B2 JPS6042947 B2 JP S6042947B2
Authority
JP
Japan
Prior art keywords
liquid crystal
shift register
bit
signal
clock pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP612678A
Other languages
Japanese (ja)
Other versions
JPS54100291A (en
Inventor
尚武 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP612678A priority Critical patent/JPS6042947B2/en
Publication of JPS54100291A publication Critical patent/JPS54100291A/en
Publication of JPS6042947B2 publication Critical patent/JPS6042947B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Electric Clocks (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】 本発明はマトリクスパネルを用いて中間調をもつ画像表
示を行う装置において、中間調を表示するための信号を
発生する装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device that generates signals for displaying halftones in a device that displays images with halftones using a matrix panel.

液晶を使用した表示装置は、消費電力が小さく、明るい
ところでも見ることができるという特長をもつので、電
卓、腕時計の表示盤などに利用され、テレビの表示装置
として利用する研究も行なわれている。
Display devices using liquid crystals have the advantage of low power consumption and can be viewed even in bright places, so they are used in calculators, watch display panels, etc., and research is also being conducted to use them as TV display devices. .

液晶は電圧を印加すると光の透過率、或は散乱光強度が
変化する。
When a voltage is applied to a liquid crystal, the light transmittance or scattered light intensity changes.

液晶を用いた文字数字表示装置、テレビの画像表示装置
などには、通常、透明な電極を用いて画素をマトリクス
状に形成した液晶マトリクスパネルが用いられる。第1
図は液晶マトリクスパネルの構造例を示したもので、A
は正面図、Bは同図A(7)B、−B、線に沿つた断面
図である。
BACKGROUND ART Liquid crystal matrix panels in which pixels are formed in a matrix using transparent electrodes are usually used in alphanumeric display devices, television image display devices, and the like that use liquid crystals. 1st
The figure shows an example of the structure of a liquid crystal matrix panel.
is a front view, and B is a sectional view taken along line A(7)B, -B in the figure.

厚さ数−の2枚のガラス板1と2の表面に帯状の透明電
極3と4を形成する。2板のガラス板は厚さ10〜数十
ミクロンのスペーサ5を介して接着され、その空隙6に
液晶が満されている。
Band-shaped transparent electrodes 3 and 4 are formed on the surfaces of two glass plates 1 and 2 having a thickness of -. The two glass plates are bonded together via a spacer 5 with a thickness of 10 to several tens of microns, and the gap 6 is filled with liquid crystal.

7と8は偏光板て偏光面が直交或は平行になるように密
着されている。帯状電極のうち、3は走査電極(以下Y
電極と記述する)4は信号電極(以下X電極と記述する
)である。液晶マトリクスパネルは第2図に示したよう
”に、Y電極はY電極駆動回路9によつてY1、Y2、
Y。、Y4と順次走査され、X電極はX電極駆動回路1
0によつて文字数字を表示するための信号、或はテレビ
においてはディジタル信号に変換された映像信号が印加
される。Yi電極とXJ電極に電圧が印加されると、そ
の交点の液晶は光の透過量を変化するので明るさが変化
する。
Polarizing plates 7 and 8 are closely attached so that the planes of polarization are perpendicular or parallel. Among the strip electrodes, 3 are scanning electrodes (hereinafter referred to as Y
4 is a signal electrode (hereinafter referred to as an X electrode). As shown in FIG. 2, the liquid crystal matrix panel has Y electrodes Y1, Y2,
Y. , Y4, and the X electrode is scanned sequentially as X electrode drive circuit 1.
A signal for displaying letters and numbers by 0 or, in the case of a television, a video signal converted into a digital signal is applied. When a voltage is applied to the Yi electrode and the XJ electrode, the liquid crystal at the intersection changes the amount of light transmitted, so the brightness changes.

すなわち、第1図Bにおいて、2枚の偏光板7と8の偏
光面が直交している場合は、電圧無印加時は明るく、電
圧を印加すると光の透過量が少なくなるので暗くなる。
2枚の偏光板7と8の偏光面が平行の場合は、電圧無印
加時には暗く、電圧を印加すると光の透過量は増加する
ので明るくなる。
That is, in FIG. 1B, when the polarization planes of the two polarizing plates 7 and 8 are perpendicular to each other, the light is bright when no voltage is applied, and becomes dark when a voltage is applied because the amount of light transmitted decreases.
When the polarization planes of the two polarizing plates 7 and 8 are parallel, it is dark when no voltage is applied, and becomes bright when a voltage is applied because the amount of light transmitted increases.

いずれの場合も文字数字或はテレビの画像表示は可能で
ある。以上は液晶の電界効果モード(FEM)における
説明であるが、電圧無印加時は透明て電圧を印加すると
白濁して不透明となる動的散乱モード(DSM)におい
ても、明るさを電圧によつて制御することができる。第
3図は既に知られている液晶マトリクスの駆動波形を示
したものである。CPは液晶を交流駆動するためのクロ
ックパルス、?は液晶マトリクスパネルに中間調をもつ
画像表示を行うための輝度変調信号、Yl,y2・・・
・・・は走査を行なうシフトレジスタの出力信号、Vy
はY電極(この場合はY1電極)に印加する電圧波形、
■XはXj電極に印加する電圧波形である。Vy−Vx
はY1電極とXj電極の交点の液晶に印加される電圧波
形である。走査線をN本とすると、最適駆動条件となる
ためには、■y−Vxを与える式において、aを次式で
与えられる値にする必要のあることが知られている。
一このとき、液晶に印加される実効電圧■Sは次式
で与えられる。
In either case, alphanumeric characters or television images can be displayed. The above is an explanation for the field effect mode (FEM) of liquid crystals, but the brightness can also be changed by changing the voltage in the dynamic scattering mode (DSM), which is transparent when no voltage is applied and becomes cloudy and opaque when a voltage is applied. can be controlled. FIG. 3 shows a known drive waveform for a liquid crystal matrix. CP is a clock pulse for AC driving the liquid crystal. are luminance modulation signals Yl, y2... for displaying an image with halftones on a liquid crystal matrix panel.
... is the output signal of the shift register that performs scanning, Vy
is the voltage waveform applied to the Y electrode (Y1 electrode in this case),
(2) X is a voltage waveform applied to the Xj electrode. Vy-Vx
is a voltage waveform applied to the liquid crystal at the intersection of the Y1 electrode and the Xj electrode. It is known that when the number of scanning lines is N, in order to obtain the optimum driving condition, a needs to be set to a value given by the following formula in the formula giving y-Vx.
At this time, the effective voltage S applied to the liquid crystal is given by the following equation.

mは変調率である。m is the modulation rate.

0≦τ≦Tであるから、0≦m≦1である。Since 0≦τ≦T, 0≦m≦1.

τを変えることによりmを変えることができるので、V
sを変えることができる。したがつて、中間調をもつ画
像表示が可能となる。中間調を表示するためにはmを変
えればよく、そのためにはτを変えればよい。
Since m can be changed by changing τ, V
s can be changed. Therefore, it is possible to display an image with halftones. In order to display halftones, m can be changed, and for that purpose, τ can be changed.

第4図は中間調を表示するための輝度変調信号(以下基
本パルス幅信号という)を示すもので、パルス幅の比が
1:21:22:・・・・2k−1である。このこの基
本パルス幅信号を利用し、式(4)で表わされる論理演
算を行うことによつてパルス幅τを変えて輝度変調信号
τ。〜τ7を得ることができる本発明の原理を示すもの
である。第4図および式(4)はk=3の場合を示した
もので、8階調(一般には2k階調)表示が可能である
FIG. 4 shows a brightness modulation signal (hereinafter referred to as basic pulse width signal) for displaying halftones, and the pulse width ratio is 1:21:22:...2k-1. Using this basic pulse width signal, the pulse width τ is changed by performing the logical operation expressed by equation (4) to obtain a brightness modulation signal τ. This shows the principle of the present invention that can obtain .tau.7. FIG. 4 and equation (4) show the case where k=3, and 8-gradation (generally 2k gradation) display is possible.

本発明の目的は前記したパルス幅の比が1:21:7:
・・・・2k−1なる基本パルス幅信号を用いて輝度変
調を行う方式において、基本パルス幅信号を与える装置
を提供するにある。
The object of the present invention is to achieve a pulse width ratio of 1:21:7:
...An object of the present invention is to provide a device for providing a basic pulse width signal in a method of performing brightness modulation using a 2k-1 basic pulse width signal.

本発明の構成は、一走査期間の情報内容の表示開始信号
によりクリアされる2kビットシフトレジスタと、該シ
フトレジスタを動作させるクロックパルスを発生するク
ロックパルス発生器と、前記シフトレジスタの第2kビ
ットの出力を反転して該シフトレジスタの入力信号とし
て供給するインバータと、前記シフトレジスタの第1ビ
ットと第2ビットの出力、第2ビットと第7ビットの出
力、・・・・・第2k−1ビットと第2kビットの出力
の各2出力の排他的論理和演算を行い、各出力にパルス
幅比が1:21:S>′:・・・・2k−1なるk個の
基本パルス幅信号を一走査期間内に同一波形を2度発生
するk個の排他的論理和ゲートと、前記インバータの出
力信号を入力とし、前記表示開始信号によつてリセット
され、出力に液晶マトリクスパネルを駆動するクロック
パルスを発生するフリップフロップとから成るものであ
る。
The configuration of the present invention includes a 2k-bit shift register that is cleared by a display start signal of information content for one scanning period, a clock pulse generator that generates a clock pulse for operating the shift register, and a 2k-bit shift register of the shift register. an inverter that inverts the output of the shift register and supplies it as an input signal to the shift register; outputs of the first bit and second bit of the shift register; outputs of the second bit and the seventh bit; An exclusive OR operation is performed on each of the two outputs of the 1st bit and the 2nd k-bit output, and each output has k basic pulse widths with a pulse width ratio of 1:21:S>':...2k-1. k exclusive OR gates that generate the same waveform twice within one scanning period, and the output signal of the inverter are input, reset by the display start signal, and the output drives a liquid crystal matrix panel. It consists of a flip-flop that generates a clock pulse.

第5図は本発明による一実施例である。FIG. 5 shows an embodiment according to the present invention.

11は8ビットシフトレジスタ、12,13,14は2
入力排他的論理和ゲート(Exclusively−0
R回路)、15はインバータ、16はフリップフロップ
、17はクロックパルス発生器、18はシフトレジスタ
11およびフリップフロップ16をリセットするリセッ
トパルス発生器である。
11 is an 8-bit shift register, 12, 13, and 14 are 2
Input exclusive OR gate (Exclusively-0
15 is an inverter, 16 is a flip-flop, 17 is a clock pulse generator, and 18 is a reset pulse generator for resetting the shift register 11 and the flip-flop 16.

第6図は第5図の各部の波形を示すタイミングチャート
である。以下第5図および第6図を用いて説明を行なう
。まず、リセットパルス発生器18の出力PTによつて
シフトレジスタ11およびフリツプフロツプ16をリセ
ットする。
FIG. 6 is a timing chart showing waveforms at various parts in FIG. The explanation will be given below using FIGS. 5 and 6. First, the shift register 11 and flip-flop 16 are reset by the output PT of the reset pulse generator 18.

17はPT=1のときだけクロックパルスを発生する。17 generates a clock pulse only when PT=1.

このとき、シフトレジスタ11の出力a1〜A8は全て
Oになり、フリップフロップ16の出力CPも0になつ
ている。A8の出力はインバータ15によつて反転され
てシフトレジスタ11の入力1nに加えられる。一ーで
、クロックパルスCKが印加されると、Al,a2,・
・,A8は順次1になる。A8が1になると、A8はイ
ンバータ15で反転されてフリップフロップ16に印加
されるので、16の出力CPは1になる。同時に、シフ
トレジスタ11の入力は0になる。したがつて、8発目
のクロックパルスCKによつてa1はOになり、以下ク
ロックパルスCKが印加されるごとにA2,a3,・・
,A8は順次0になる。1醗目のクロックパルスの後、
Δ2後にシフトレジスタおよびフリップフロップにはリ
セットパルス汀が再び印加されるので、a1〜A8は全
て0になると同時にCPもOになる。
At this time, the outputs a1 to A8 of the shift register 11 are all O, and the output CP of the flip-flop 16 is also zero. The output of A8 is inverted by an inverter 15 and applied to the input 1n of the shift register 11. At one point, when the clock pulse CK is applied, Al, a2, .
, A8 become 1 in sequence. When A8 becomes 1, A8 is inverted by inverter 15 and applied to flip-flop 16, so the output CP of 16 becomes 1. At the same time, the input of the shift register 11 becomes 0. Therefore, a1 becomes O by the 8th clock pulse CK, and thereafter, each time the clock pulse CK is applied, A2, a3, etc.
, A8 become 0 one after another. After the first clock pulse,
After Δ2, the reset pulse level is applied again to the shift register and the flip-flop, so a1 to A8 all become 0 and CP also becomes 0 at the same time.

Pl,P2,P4は式(5)の演算を行うことによつて
得ることができる。たたし、1は排他的論理和を意味す
るものとする。第6図において、PT=0になつてから
Δ1後にa1=1になり、b発目のクロックパルスCK
からΔ2後にA8=0,cp=oになつている。
Pl, P2, and P4 can be obtained by performing the calculation of equation (5). However, 1 means exclusive OR. In FIG. 6, a1 becomes 1 after Δ1 after PT becomes 0, and the b-th clock pulse CK
After Δ2, A8=0 and cp=o.

Δ1,Δ2はクロックパルスCKの発振周波数およびパ
ルス幅を調整することにより充分小さくすることができ
る。以上、h=3すなわち液晶マトリクスパネル上に8
階調(2k階調でk=3の場合)の中間調をもつ画像表
示を行う例について説明を行つたが、一般に2k階調の
中間調をもつ画像表示を行うには姿式の+うにすAばよ
い。
Δ1 and Δ2 can be made sufficiently small by adjusting the oscillation frequency and pulse width of the clock pulse CK. Above, h=3, that is, 8 on the liquid crystal matrix panel.
We have explained an example of displaying an image with halftones of 2k gradations (when k = 3 in 2k gradations), but in general, to display an image with 2k gradations of halftones, Just A.

本発明は液晶マトリクスパネルを用いた画像表示装置に
限るものではなく、本発明による装置を用いて明るさを
制御できるマトリクス表示装置、たとえば印加する信号
電圧によつて発光時間を制御できる表示装置にも適用で
きることは明らかである。第6図におけるPTは、テレ
ビの画像を表示する場合においては、水平同期パルス或
は、分周された(たとえばム分周、A分周など)水平同
期パルスを使用する。
The present invention is not limited to an image display device using a liquid crystal matrix panel, but can also be applied to a matrix display device in which brightness can be controlled using the device according to the present invention, for example, a display device in which light emission time can be controlled by an applied signal voltage. It is clear that the same can also be applied. The PT in FIG. 6 uses a horizontal synchronizing pulse or a frequency-divided horizontal synchronizing pulse (for example, Mu frequency division, A frequency division, etc.) when displaying a television image.

また、第5図において、16はJ一Kフリップフロップ
として説明を行つたが、R−Sフリップフロップ、Tフ
リップフロップを用いても全く同じ動作を行わせること
ができる。以上述べたように、本発明によれば次のよう
な効果がある。(1) 一定の周期をもつクロックパル
スで動作するシフトレジスタを用いているため、パルス
幅の比を正確に決めることができる。
Further, in FIG. 5, the explanation has been made using the reference numeral 16 as a J1K flip-flop, but the same operation can be performed using an R-S flip-flop or a T flip-flop. As described above, the present invention has the following effects. (1) Since a shift register that operates with clock pulses having a constant period is used, the ratio of pulse widths can be determined accurately.

(2)回路構成が極めて簡略であり、LSI化が容易で
ある。
(2) The circuit configuration is extremely simple and can be easily integrated into an LSI.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は液晶マトリクスパネルの構成例を示す正面図お
よび断面図、第2図は液晶マトリクスパネルの駆動原理
を示す図、第3図は液晶マトリクスパネルの駆動波形を
示す図、第4図は輝度変調信号を得る原理を説明する図
、第5図は本発明に)よる基本パルス幅信号発生装置の
一実施例を示す図、第6図は第5図の各部の波形を示す
図である。 11:2kビットのシフトレジスタ、12,13,14
:排他的論理和回路、15:インバー,夕、16:フリ
ツプフロツプ、17:クロツクパルス発生器、18:リ
セツトパルス発生器。
Figure 1 is a front view and cross-sectional view showing an example of the configuration of a liquid crystal matrix panel, Figure 2 is a diagram showing the driving principle of the liquid crystal matrix panel, Figure 3 is a diagram showing the driving waveform of the liquid crystal matrix panel, and Figure 4 is a diagram showing the driving principle of the liquid crystal matrix panel. FIG. 5 is a diagram illustrating an embodiment of a basic pulse width signal generator according to the present invention; FIG. 6 is a diagram illustrating waveforms of various parts of FIG. 5. . 11: 2k bit shift register, 12, 13, 14
: exclusive OR circuit, 15: inverter, 16: flip-flop, 17: clock pulse generator, 18: reset pulse generator.

Claims (1)

【特許請求の範囲】[Claims] 1 液晶マトリクスパネルを用いて2^k階調(kは正
の整数)の中間調をもつ画像表示を行う装置において、
一走査期間の情報内容の表示開始信号によりクリヤされ
る2^kビットのシフトレジスタと、該シフトレジスタ
を動作させるクロックパルスを発生するクロックパルス
発生器と、前記シフトレジスタの第2^kビットの出力
信号を反転して該シフトレジスタの入力信号として供給
する1個のインバータと、前記シフトレジスタの第1ビ
ットと第2ビットの出力、第2ビットと第2^2ビット
の出力、・・・・・・、第2^k^−^1ビットと第2
^kビットの出力の各2出力の排他的論理和演算を行い
、各出力にパルス幅比が1:2^1:2^2:・・・2
^k^−^1なるk個の基本パルス幅信号を一走査期間
内に同一波形を2度発生するk個の排他的論理和ゲート
と、前記インバータの出力信号を入力とし、前記表示開
始信号によつてリセットされ、出力に液晶マトリクスパ
ネルを駆動するクロックパルスを発生する1個のフリッ
プフロップとを備えたことを特徴とする液晶表示装置の
輝度変調信号発生装置。
1. In a device that displays an image with 2^k gray scales (k is a positive integer) using a liquid crystal matrix panel,
a 2^k-bit shift register that is cleared by a display start signal of information content for one scanning period; a clock pulse generator that generates a clock pulse for operating the shift register; one inverter that inverts an output signal and supplies it as an input signal to the shift register; outputs of the first and second bits of the shift register; outputs of the second bit and the second^2 bit; ..., the second ^k^-^1 bit and the second
Exclusive OR operation is performed on each of the two k-bit outputs, and each output has a pulse width ratio of 1:2^1:2^2:...2
k exclusive OR gates that generate the same waveform twice in one scanning period from k basic pulse width signals of ^k^-^1, and the output signal of the inverter as input, and the display start signal 1. A brightness modulation signal generating device for a liquid crystal display device, comprising: one flip-flop that is reset by a flip-flop and generates a clock pulse for driving a liquid crystal matrix panel at its output.
JP612678A 1978-01-25 1978-01-25 Brightness modulation signal generator for liquid crystal display devices Expired JPS6042947B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP612678A JPS6042947B2 (en) 1978-01-25 1978-01-25 Brightness modulation signal generator for liquid crystal display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP612678A JPS6042947B2 (en) 1978-01-25 1978-01-25 Brightness modulation signal generator for liquid crystal display devices

Publications (2)

Publication Number Publication Date
JPS54100291A JPS54100291A (en) 1979-08-07
JPS6042947B2 true JPS6042947B2 (en) 1985-09-25

Family

ID=11629807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP612678A Expired JPS6042947B2 (en) 1978-01-25 1978-01-25 Brightness modulation signal generator for liquid crystal display devices

Country Status (1)

Country Link
JP (1) JPS6042947B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353833B2 (en) * 1985-12-30 1991-08-16

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5997192A (en) * 1982-11-26 1984-06-04 セイコーエプソン株式会社 Driving of matrix type liquid crystal display
KR101920752B1 (en) * 2011-07-05 2018-11-23 엘지디스플레이 주식회사 Gate driving circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353833B2 (en) * 1985-12-30 1991-08-16

Also Published As

Publication number Publication date
JPS54100291A (en) 1979-08-07

Similar Documents

Publication Publication Date Title
US4926168A (en) Liquid crystal display device having a randomly determined polarity reversal frequency
EP0351253B1 (en) Liquid crystal projection apparatus and driving method thereof
US4556880A (en) Liquid crystal display apparatus
KR101585687B1 (en) Liquid crystal display
JP4618031B2 (en) Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JPS62218943A (en) Liquid crystal display device
US20070070011A1 (en) Active matrix liquid crystal display and driving method thereof
US5541619A (en) Display apparatus and method of driving display panel
JP5668771B2 (en) Control method for electrophoretic display device, control device for electrophoretic display device, electrophoretic display device, and electronic apparatus
JP2001100707A (en) Driving method of electrooptical device, driving circuit, electrooptical device and electronic equipment
JPS6042947B2 (en) Brightness modulation signal generator for liquid crystal display devices
KR20100067389A (en) Liquid crystal display and driving method thereof
JPH1069260A (en) Method for driving nematic liquid crystal
JPH08241060A (en) Liquid crystal display device and its drive method
JP3941411B2 (en) Light emission control device, electro-optical device, and electronic apparatus
JP2002162944A (en) Driving method of optoelectronic device, driving circuit, optoelectronic device and electronic equipment
JPS6042944B2 (en) Pulse width modulation signal generator for image display device
JP2001209027A (en) Liquid crystal display device and its driving method
JP2635967B2 (en) Driving method of ferroelectric liquid crystal device
JP2003058116A (en) Driving circuit of electrooptical device, electrooptical device and electronic equipment
JP2002311900A (en) Method and circuit for driving liquid crystal display device, liquid crystal display device, and electronic equipment
KR100994229B1 (en) Liquid crystal display apparatus and method for driving the same
JP3210385B2 (en) Liquid crystal display
JP2001125528A (en) Driving method and driving circuit for electrooptical device and electrooptical device and eletronic equipment
JP2004279567A (en) Driving method of electro-optical device, drive circuit, the electro-optical device, and electronic equipment