JP5668771B2 - Control method for electrophoretic display device, control device for electrophoretic display device, electrophoretic display device, and electronic apparatus - Google Patents

Control method for electrophoretic display device, control device for electrophoretic display device, electrophoretic display device, and electronic apparatus Download PDF

Info

Publication number
JP5668771B2
JP5668771B2 JP2013059689A JP2013059689A JP5668771B2 JP 5668771 B2 JP5668771 B2 JP 5668771B2 JP 2013059689 A JP2013059689 A JP 2013059689A JP 2013059689 A JP2013059689 A JP 2013059689A JP 5668771 B2 JP5668771 B2 JP 5668771B2
Authority
JP
Japan
Prior art keywords
voltage
period
data
electrode
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013059689A
Other languages
Japanese (ja)
Other versions
JP2013140391A (en
Inventor
片瀬 誠
誠 片瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2013059689A priority Critical patent/JP5668771B2/en
Publication of JP2013140391A publication Critical patent/JP2013140391A/en
Application granted granted Critical
Publication of JP5668771B2 publication Critical patent/JP5668771B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、電気泳動粒子を含有する分散系を有する電気泳動表示装置の駆動方法、その駆動回路、これを用いた電子機器に関する。   The present invention relates to a driving method of an electrophoretic display device having a dispersion system containing electrophoretic particles, a driving circuit thereof, and an electronic apparatus using the driving circuit.

非発光型の表示デバイスとして、電気泳動現象を利用した電気泳動表示装置が知られている。電気泳動現象は、液体中(分散媒)に微粒子(電気泳動粒子)を分散させた分散系に電界を印加したときに、粒子がクーロン力により泳動する現象である。
電気泳動表示装置の基本的な構造は、一方の電極と他方の電極とを所定の間隔で対向させ、その間に分散系を封入した構成となっている。この両電極間に電位差を与えると、電界の方向によって帯電した電気泳動粒子がどちらか一方の電極に引き付けられることになる。ここで、分散媒を染料で染色するとともに電気泳動粒子を顔料粒子で構成すれば、観測者には、電気泳動粒子の色または染料の色が見えることになる。
As a non-luminous display device, an electrophoretic display device using an electrophoretic phenomenon is known. The electrophoresis phenomenon is a phenomenon in which particles migrate due to Coulomb force when an electric field is applied to a dispersion system in which fine particles (electrophoretic particles) are dispersed in a liquid (dispersion medium).
The basic structure of the electrophoretic display device is such that one electrode and the other electrode face each other at a predetermined interval, and a dispersion system is enclosed between them. When a potential difference is applied between the two electrodes, the electrophoretic particles charged according to the direction of the electric field are attracted to one of the electrodes. Here, if the dispersion medium is dyed with a dye and the electrophoretic particles are composed of pigment particles, the observer can see the color of the electrophoretic particles or the color of the dye.

しかしながら、アクティブマトリックス形式の電気泳動表示装置については、従来例がなく、その駆動方法や駆動回路については知られていない。
本発明は上述した事情に鑑みてなされたものであり、その目的は、アクティブマトリックス形式の電気泳動表示装置の駆動方法および駆動回路を提供すること等にある。
However, there is no conventional example of an active matrix type electrophoretic display device, and its driving method and driving circuit are not known.
The present invention has been made in view of the above-described circumstances, and an object thereof is to provide a driving method and a driving circuit of an active matrix type electrophoretic display device.

本発明は、一の態様において、第1の電極及び第2の電極と、前記第1の電極と前記第2の電極との間に配置された、電気泳動粒子を含有する分散系と、複数の走査線と、前記複数の走査線と交差する複数のデータ線と、前記データ線と前記走査線との交差に対応して設けられ、前記データ線、前記走査線、及び前記第1の電極に電気的に接続されたスイッチング素子と、を有する電気泳動表示装置の駆動方法であって、表示の切換の際に、前記第1の電極と前記第2の電極との間に第1の電圧を印加する第1のステップと、前記第1のステップの後に、前記第1の電極と前記第2の電極との間に、前記第1の電極とは逆極性の第2の電圧を印加する第2のステップと、前記第2のステップの後に、前記第1の電極に前記第2の電極と同じ電圧を印加する第3のステップと、を有し、前記第2のステップにおける前記第2の電圧の印加時間は、前記第1のステップにおける前記第1の電圧の印加時間より短い、電気泳動表示装置の駆動方法を提供する。
本発明は、他の態様において、第1の電極及び第2の電極と、前記第1の電極と前記第2の電極との間に配置された、電気泳動粒子を含有する分散系と、複数の走査線と、前記複数の走査線と交差する複数のデータ線と、前記データ線と前記走査線との交差に対応して設けられ、前記データ線、前記走査線、及び前記第1の電極に電気的に接続されたスイッチング素子と、を有する電気泳動表示装置の制御装置であって、表示の切換の際に、前記第1の電極と前記第2の電極との間に第1の電圧を印加する第1のステップと、前記第1のステップの後に、前記第1の電極と前記第2の電極との間に、前記第1の電極とは逆極性の第2の電圧を印加する第2のステップと、前記第2のステップの後に、前記第1の電極に前記第2の電極と同じ電圧を印加する第3のステップと、を実行するよう前記電気泳動表示装置を制御し、前記第2のステップにおける前記第2の電圧の印加時間は、前記第1のステップにおける前記第1の電圧の印加時間より短い、電気泳動表示装置の制御装置を提供する。
本発明は、他の態様において、第1の電極および第2の電極と、前記第1の電極と前記第2の電極との間に配置された、電気泳動粒子を含有する分散系と、複数の走査線と、前記複数の走査線と交差する複数のデータ線と、前記データ線と前記走査線との交差に対応して設けられ、前記データ線、前記走査線、及び前記第1の電極に電気的に接続されたスイッチング素子と、有する電気泳動表示装置であって、表示の切換の際に、第1ステップにおいて、前記第1の電極と前記第2の電極との間に第1の電圧が印加され、前記第1のステップの後の第2のステップにおいて、前記第1の電極と前記第2の電極との間に、前記第1の電極とは逆極性の第2の電圧が印加され、前記第2のステップの後の第3のステップにおいて、前記第1の電極に前記第2の電極と同じ電圧が印加され、前記第2のステップにおける前記第2の電圧の印加時間は、前記第1のステップにおける前記第1の電圧の印加時間より短い、電気泳動表示装置を提供する。
In one aspect, the present invention provides a first electrode and a second electrode, a dispersion system containing electrophoretic particles disposed between the first electrode and the second electrode, and a plurality of dispersion systems. Scan lines, a plurality of data lines intersecting with the plurality of scan lines, and the data lines, the scan lines, and the first electrodes. And a switching element electrically connected to the electrophoretic display device, wherein the first voltage is applied between the first electrode and the second electrode when switching the display. And applying a second voltage having a polarity opposite to that of the first electrode between the first electrode and the second electrode after the first step. a second step, after the second step, the same conductive with the second electrode to the first electrode Anda third step of applying, the application time of the second voltage in the second step is shorter than the application time of the first voltage at the first step, the electrophoretic display device A driving method is provided.
In another aspect, the present invention provides a first electrode and a second electrode, a dispersion system containing electrophoretic particles disposed between the first electrode and the second electrode, and a plurality of dispersion systems. Scan lines, a plurality of data lines intersecting with the plurality of scan lines, and the data lines, the scan lines, and the first electrodes. An electrophoretic display device having a switching element electrically connected to the first electrode, and a first voltage between the first electrode and the second electrode when switching the display. And applying a second voltage having a polarity opposite to that of the first electrode between the first electrode and the second electrode after the first step. a second step, after the second step, the same conductive with the second electrode to the first electrode Controlling the electrophoretic display device so as to execute a third step of applying, to the said application time of the second voltage at the second step, the first voltage in the first step Provided is a control device for an electrophoretic display device that is shorter than an application time.
In another aspect, the present invention provides a first electrode and a second electrode, a dispersion system containing electrophoretic particles disposed between the first electrode and the second electrode, and a plurality of dispersion systems. Scan lines, a plurality of data lines intersecting with the plurality of scan lines, and the data lines, the scan lines, and the first electrodes. An electrophoretic display device having a switching element electrically connected to the first electrode and the second electrode between the first electrode and the second electrode when switching display. A voltage is applied, and in a second step after the first step, a second voltage having a polarity opposite to that of the first electrode is provided between the first electrode and the second electrode. is applied in a third step following said second step, said first electrode The same voltage as the second electrode is applied, the application time of the second voltage in the second step is shorter than the application time of the first voltage at the first step, an electrophoretic display device provide.

この発明によれば、一定電圧を電極間に表示階調に応じた期間だけ印加するので、電気泳動粒子にクーロン力を作用させて、その空間的な状態を変化させることができる。
この後、前記電気泳動粒子の運動を停止させるために、各電極を等電位にする。両電極と分散系で構成される容量に蓄積された電荷を放電させることができるので、電界の発生を完全に停止させ、電気泳動粒子の空間的な状態を固定することができる。なお、階調表示を行うためには、分散系の電気泳動粒子の粒子特性にバラツキを持たせることが好ましい。
According to the present invention, since a constant voltage is applied between the electrodes for a period corresponding to the display gradation, the spatial state can be changed by applying the Coulomb force to the electrophoretic particles.
Thereafter, in order to stop the movement of the electrophoretic particles, each electrode is made equipotential. Since the electric charge accumulated in the capacitor composed of both electrodes and the dispersion system can be discharged, the generation of the electric field can be completely stopped and the spatial state of the electrophoretic particles can be fixed. In order to perform gradation display, it is preferable to vary the particle characteristics of the dispersed electrophoretic particles.

また、表示画面の切換があったとき、前記一定電圧の印加時間を切換後の表示階調と切換前の表示階調との差分に対応した時間とすることが好ましい。こうすることによって、分散系に差分階調に応じた時間だけ電場が印加されるので、電気泳動粒子は現在の状態を基準として、その空間的な状態を変化させる。即ち、電気泳動粒子の空間的な状態を初期化して次の階調を表示するのではなく、連続的に空間的な状態を変化させる。従って、初期化の工程を省略できるので、表示階調を高速に変化させることが可能となる。   Further, when the display screen is switched, it is preferable that the application time of the constant voltage is a time corresponding to the difference between the display gradation after switching and the display gradation before switching. By doing so, an electric field is applied to the dispersion system for a time corresponding to the difference gray level, so that the electrophoretic particles change their spatial state on the basis of the current state. That is, instead of initializing the spatial state of the electrophoretic particles and displaying the next gradation, the spatial state is continuously changed. Therefore, the initialization process can be omitted, and the display gradation can be changed at high speed.

また、前記電気泳動粒子の運動に制動かけるための電圧を両電極間に印加する際には、前記電気泳動粒子の運動を減衰させる電圧を両電極間に印加した後、各電極の電位を等電位にすることが望ましい。例えば、分散媒の粘性抵抗が小さい場合には、両電極の電位を等電位にして電界の発生を停止したとしても、電気泳動粒子は惰性で運動を続けるため、表示画像の輝度が変化することになる。この発明によれば、運動を減衰させる電圧を給電するから、電気泳動粒子を短時間で停止させることができる。電気泳動粒子の運動方向は最初に印加する電圧の向きによって定まるから、制動のための電圧は、これと逆極性であることが好ましい。   In addition, when a voltage for braking the movement of the electrophoretic particles is applied between both electrodes, a voltage that attenuates the movement of the electrophoretic particles is applied between the electrodes, and then the potential of each electrode is set to be equal. It is desirable to make it a potential. For example, when the viscosity resistance of the dispersion medium is small, even if the potential of both electrodes is made equal and the generation of the electric field is stopped, the electrophoretic particles continue to move due to inertia and the brightness of the display image changes. become. According to the present invention, since the voltage that attenuates the movement is supplied, the electrophoretic particles can be stopped in a short time. Since the moving direction of the electrophoretic particles is determined by the direction of the voltage to be applied first, it is preferable that the voltage for braking has the opposite polarity.

好ましい態様において、前記駆動方法において、前記印加時間の終了からの経過時間を計測し、計測された時間が予め定められた基準時間を超えたときに、再度、同じ印加時間だけ前記一定電圧を前記第1の電極と前記第2の電極間に印加するステップを更に有する。
電気泳動粒子は重量の影響で沈降・浮上することがあるが、この発明によれば、基準時間を超えると一定電圧を再び書き込むので、長時間放置しても最初と同様の画像品質を維持することができる。
In a preferred aspect, in the driving method, an elapsed time from the end of the application time is measured, and when the measured time exceeds a predetermined reference time, the constant voltage is again applied for the same application time. The method further includes applying between the first electrode and the second electrode.
Electrophoretic particles may settle and float due to the weight, but according to the present invention, a constant voltage is written again when the reference time is exceeded, so that the same image quality as the first is maintained even if left for a long time. be able to.

好ましい態様において、本発明の駆動方法は、複数のデータ線と、前記複数のデータ線と立体交差する複数の走査線と、共通電極と、各々画素の一要素として前記複数のデータ線と前記複数の走査線との各交差部に対応して設けられ、各々一定の間隙を挟んで前記共通電極と対向する複数の画素電極と、前記画素の他の要素として前記複数の画素電極と前記共通電極との間に挟持され、電気泳動粒子を各々含有する複数の分散系と、前記複数のデータ線と前記複数の走査線との各交差部に対応して各々設けられ、当該交差部を通過する走査線に各々のオン/オフ切換制御端子が接続され、オン状態であるときに当該交差部を通過するデータ線を当該交差部に対応して設けられた画素電極に接続する複数のスイッチング素子とを有する電気泳動表示装置の駆動方法であって、画像データに基づき、一定電圧を用いて前記複数の画素電極の各々と前記共通電極の間における当該画素の表示階調に対応した位置まで前記電気泳動粒子を移動させるのに必要な印加時間を決定する決定ステップと、前記共通電極に予め定められた共通電極電圧を給電するステップと、前記走査線を順次選択し、選択した走査線に対し、当該走査線に接続された全てのスイッチング素子を一括してオン状態にする電圧を一定期間印加するとともに、前記複数のデータ線の各々に対し、そのデータ線と前記選択された走査線との交差部に対応した画素の画素電極に対し、前記決定ステップにて決定された印加時間だけ前記一定電圧を印加し、その後、前記共通電極電圧を印加するステップとを有することを特徴とする。   In a preferred aspect, the driving method of the present invention includes a plurality of data lines, a plurality of scanning lines that intersect the plurality of data lines, a common electrode, and the plurality of data lines and the plurality of data as elements of each pixel. A plurality of pixel electrodes provided corresponding to each intersection with the scanning line and facing the common electrode across a certain gap, and the plurality of pixel electrodes and the common electrode as other elements of the pixel Between the plurality of dispersion systems each containing the electrophoretic particles and the intersections of the plurality of data lines and the plurality of scanning lines, and pass through the intersections. A plurality of switching elements for connecting each of the on / off switching control terminals to the scanning line and connecting a data line passing through the intersection when the scanning line is in an on state to a pixel electrode provided corresponding to the intersection; Electrophoresis with A driving method of the display device, wherein the electrophoretic particles are moved to a position corresponding to the display gradation of the pixel between each of the plurality of pixel electrodes and the common electrode using a constant voltage based on image data. A determination step for determining an application time required to cause the power supply, a step of supplying a predetermined common electrode voltage to the common electrode, a scan line is sequentially selected, and the scan line is selected with respect to the selected scan line. A voltage for turning on all the connected switching elements at once is applied for a certain period, and each of the plurality of data lines corresponds to an intersection of the data line and the selected scanning line. Applying the constant voltage to the pixel electrode of the pixel for the application time determined in the determining step, and then applying the common electrode voltage. That.

この発明によれば、各画素電極に表示すべき階調に応じた期間だけ一定電圧を書き込むことができるので、画像をマトリックス表示することが可能となる。しかも、画素電極に共通電極電圧を書き込むことによって、画素容量に蓄積された電荷が放電されるので、スイッチング素子をオフ状態にしても電極間の電界が発生しない。したがって、電気泳動粒子の空間的な状態を固定することができ、表示画像を保持することが可能となる。   According to the present invention, since a constant voltage can be written for a period corresponding to the gradation to be displayed on each pixel electrode, an image can be displayed in a matrix. In addition, by writing the common electrode voltage to the pixel electrode, the charge accumulated in the pixel capacitor is discharged, so that an electric field between the electrodes is not generated even when the switching element is turned off. Therefore, the spatial state of the electrophoretic particles can be fixed, and a display image can be held.

好ましい態様において、本発明の駆動方法は、複数のデータ線と、前記複数のデータ線と立体交差する複数の走査線と、共通電極と、各々画素の一要素として前記複数のデータ線と前記複数の走査線との各交差部に対応して設けられ、各々一定の間隙を挟んで前記共通電極と対向する複数の画素電極と、前記画素の他の要素として前記複数の画素電極と前記共通電極との間に挟持され、電気泳動粒子を各々含有する複数の分散系と、前記複数のデータ線と前記複数の走査線との各交差部に対応して各々設けられ、当該交差部を通過する走査線に各々のオン/オフ切換制御端子が接続され、オン状態であるときに当該交差部を通過するデータ線を当該交差部に対応して設けられた画素電極に接続する複数のスイッチング素子とを有する電気泳動表示装置の駆動方法であって、予め定められた共通電極電圧を前記共通電極に給電するステップと、画像データに基づき、一定電圧を用いて前記複数の画素電極の各々と前記共通電極の間における当該画素の表示階調に対応した位置まで前記電気泳動粒子を移動させるのに必要な印加時間を決定する決定ステップと、前記決定ステップにて決定された印加時間に基づき、前記複数の走査線を選択するタイミングおよび前記複数のデータ線に供給する電圧および当該電圧の印加タイミングを決定するタイミング決定ステップと、前記タイミング決定ステップにて決定されたタイミングに従って、水平走査期間中の第1期間において、前記複数の走査線を順次選択して、選択した走査線に対し、当該走査線に接続された全てのスイッチング素子を一括してオン状態にする選択電圧を印加し、前記複数のデータ線の各々に対し前記一定電圧を印加するステップと、前記タイミング決定ステップにて決定されたタイミングに従って、当該画素に対応する走査線を水平走査期間中の第2期間において選択し、前記選択電圧を当該走査線に印加するとともに、前記電気泳動粒子の運動に制動をかけるための制動電圧を当該画素に対応するデータ線のみに印加するするステップと、前記タイミング決定ステップにて決定されたタイミングに従って、当該画素に対応する走査線を水平走査期間中の第3期間において選択し、前記選択電圧を当該走査線に印加するとともに、前記共通電極電圧を当該画素に対応するデータ線にのみ印加するステップと、を有すること特徴とする。
この発明によれば、例えば、水平走査期間単位で、一定電圧の保持と制動電圧の保持を行うことができる。これにより、一定電圧のみならず制動電圧も低く設定することが可能となる。
In a preferred aspect, the driving method of the present invention includes a plurality of data lines, a plurality of scanning lines that intersect the plurality of data lines, a common electrode, and the plurality of data lines and the plurality of data as elements of each pixel. A plurality of pixel electrodes provided corresponding to each intersection with the scanning line and facing the common electrode across a certain gap, and the plurality of pixel electrodes and the common electrode as other elements of the pixel Between the plurality of dispersion systems each containing the electrophoretic particles and the intersections of the plurality of data lines and the plurality of scanning lines, and pass through the intersections. A plurality of switching elements for connecting each of the on / off switching control terminals to the scanning line and connecting a data line passing through the intersection when the scanning line is in an on state to a pixel electrode provided corresponding to the intersection; Electrophoresis with A method for driving the display device, comprising: supplying a predetermined common electrode voltage to the common electrode; and using a constant voltage based on image data between each of the plurality of pixel electrodes and the common electrode. A determination step for determining an application time required to move the electrophoretic particles to a position corresponding to the display gradation of the pixel, and the plurality of scanning lines based on the application time determined in the determination step. In the first period of the horizontal scanning period according to the timing determination step for determining the timing to be selected, the voltage to be supplied to the plurality of data lines and the application timing of the voltage, and the timing determined in the timing determination step, A plurality of scanning lines are sequentially selected, and all the switching elements connected to the scanning line are selected for the selected scanning line. A scanning line corresponding to the pixel is applied in accordance with the timing determined in the timing determination step and the step of applying the selection voltage for collectively turning on and applying the constant voltage to each of the plurality of data lines Is selected in the second period of the horizontal scanning period, and the selection voltage is applied to the scanning line, and the braking voltage for braking the movement of the electrophoretic particles is applied only to the data line corresponding to the pixel. And selecting a scanning line corresponding to the pixel in a third period in a horizontal scanning period according to the timing determined in the timing determining step, applying the selection voltage to the scanning line, and Applying a common electrode voltage only to a data line corresponding to the pixel.
According to the present invention, for example, a constant voltage and a braking voltage can be held in units of horizontal scanning periods. As a result, not only the constant voltage but also the braking voltage can be set low.

本発明は、他の観点において、複数のデータ線と、前記複数のデータ線と立体交差する複数の走査線と、共通電極と、各々画素の一要素として前記複数のデータ線と前記複数の走査線との各交差部に対応して設けられ、各々一定の間隙を挟んで前記共通電極と対向する複数の画素電極と、前記画素の他の要素として前記複数の画素電極と前記共通電極との間に挟持され、電気泳動粒子を各々含有する複数の分散系と、前記複数のデータ線と前記複数の走査線との各交差部に対応して各々設けられ、当該交差部を通過する走査線に各々のオン/オフ切換制御端子が接続され、オン状態であるときに当該交差部を通過するデータ線を当該交差部に対応して設けられた画素電極に接続する複数のスイッチング素子とを有する電気泳動表示装置の駆動回路であって、画像データに基づき、一定電圧を用いて前記複数の画素電極の各々と前記共通電極の間における当該画素の表示階調に対応した位置まで前記電気泳動粒子を移動させるのに必要な印加時間を決定するタイミングジェネレータと、予め定められた共通電極電圧を前記共通電極に印加する印加部と、前記走査線を順次選択し、選択した走査線に対し、当該走査線に接続された全てのスイッチング素子を一括してオン状態にする選択電圧を印加する走査線駆動部と、ある走査線の選択期間において、当該走査線に対応する各画素の画素電極に対し前記タイミングジェネレータにて決定された印加時間だけ前記一定電圧を前記複数のデータ線の各々に対し印加した後、前記共通電極電圧を当該各データ線に印加するデータ線駆動部と、を備えたことを特徴とする電気泳動表示装置の駆動回路を提供する。   In another aspect, the present invention provides a plurality of data lines, a plurality of scan lines that intersect the plurality of data lines, a common electrode, and the plurality of data lines and the plurality of scans as one element of each pixel. A plurality of pixel electrodes provided corresponding to each intersection with the line and opposed to the common electrode with a certain gap therebetween, and the plurality of pixel electrodes and the common electrode as other elements of the pixel. A plurality of dispersion systems each sandwiched between and each containing electrophoretic particles, and a scanning line provided corresponding to each intersection of the plurality of data lines and the plurality of scanning lines and passing through the intersection And a plurality of switching elements for connecting data lines passing through the intersections to pixel electrodes provided corresponding to the intersections when the ON / OFF switching control terminals are connected to each other. Driving an electrophoretic display Necessary for moving the electrophoretic particles to a position corresponding to the display gradation of the pixel between each of the plurality of pixel electrodes and the common electrode using a constant voltage based on image data A timing generator for determining an appropriate application time, an application unit for applying a predetermined common electrode voltage to the common electrode, and the scanning line are sequentially selected, and the selected scanning line is connected to the scanning line. A scanning line driving unit that applies a selection voltage that turns on all the switching elements at once, and a timing generator that determines a pixel electrode of each pixel corresponding to the scanning line in a certain scanning line selection period A data line driving unit that applies the common electrode voltage to each of the data lines after applying the constant voltage to each of the plurality of data lines for a given application time; To provide a driving circuit of the electrophoretic display device characterized by comprising.

また、本発明の電子機器は、上述した電気泳動表示装置を表示部として備えたことを特徴とするものであって、例えば、電子書籍、パーソナルコンピュータ、携帯電話、電子広告掲示板、電子道路標識等がこれに該当する。   In addition, an electronic apparatus according to the present invention includes the above-described electrophoretic display device as a display unit. For example, an electronic book, a personal computer, a mobile phone, an electronic advertising bulletin board, an electronic road sign, etc. Corresponds to this.

以下、本発明の実施の形態について図面を参照して説明する。
<1:第1実施形態>
第1実施形態に係る電気泳動表示装置は、入力画像信号VIDに応じた画像を表示するものである。この装置は、静止画・動画のいずれの表示が可能であるが、特に、静止画の表示に適している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<1: First Embodiment>
The electrophoretic display device according to the first embodiment displays an image corresponding to an input image signal VID. This device can display either still images or moving images, but is particularly suitable for displaying still images.

<1−1:電気泳動表示装置の全体構成>
本実施形態の電気泳動表示装置は、電気泳動表示パネルと周辺回路とを備えている。まず、電気泳動表示パネルの機械的な構成について説明する。図1は本発明の一実施形態に係る電気泳動表示パネルの機械的な構成を示す分解斜視図である。図2は、電気泳動表示パネルの部分断面図である。
<1-1: Overall Configuration of Electrophoretic Display Device>
The electrophoretic display device of this embodiment includes an electrophoretic display panel and a peripheral circuit. First, the mechanical configuration of the electrophoretic display panel will be described. FIG. 1 is an exploded perspective view showing a mechanical configuration of an electrophoretic display panel according to an embodiment of the present invention. FIG. 2 is a partial cross-sectional view of the electrophoretic display panel.

図1および図2に示すように電気泳動表示パネルAは、素子基板100と対向基板200とを備える。素子基板100は、ガラスや半導体等を材料とする。素子基板100の上には画素電極104や隔壁110が形成される。対向基板200には、共通電極201が形成される。   As shown in FIGS. 1 and 2, the electrophoretic display panel A includes an element substrate 100 and a counter substrate 200. The element substrate 100 is made of glass, semiconductor, or the like. Pixel electrodes 104 and partition walls 110 are formed on the element substrate 100. A common electrode 201 is formed on the counter substrate 200.

電気泳動表示パネルAは、素子基板100と対向基板200とを互いに電極形成面が対向するように貼り合わせたものである。そして、分散系1が素子基板100と対向基板200との間隙に封入されている。隔壁110の高さは一定である。したがって、素子基板100と対向基板200との距離は一定となる。対向基板200、共通電極201および封止材202は透明である。観測者は、図2に示す矢印の方向から画像を見る。   The electrophoretic display panel A is obtained by bonding the element substrate 100 and the counter substrate 200 so that the electrode formation surfaces face each other. The dispersion system 1 is sealed in the gap between the element substrate 100 and the counter substrate 200. The height of the partition 110 is constant. Therefore, the distance between the element substrate 100 and the counter substrate 200 is constant. The counter substrate 200, the common electrode 201, and the sealing material 202 are transparent. The observer views the image from the direction of the arrow shown in FIG.

また、分散系1は、分散媒2に電気泳動粒子3を分散させたものである。分散媒2には、界面活性剤等の添加剤が必要に応じて添加してもよい。電気泳動粒子3の重力による沈降を避けるため、分散媒2と電気泳動粒子3は、それらの比重が略等しいことが望ましい。   Further, the dispersion system 1 is obtained by dispersing the electrophoretic particles 3 in the dispersion medium 2. An additive such as a surfactant may be added to the dispersion medium 2 as necessary. In order to avoid sedimentation of the electrophoretic particles 3 due to gravity, it is desirable that the specific gravity of the dispersion medium 2 and the electrophoretic particles 3 is substantially equal.

隔壁110は、画像の表示単位である画素を区分けする。隔壁110によって仕切られた空間は分割セル11Cと呼ばれる。分割セル11Cには分散系1が充填されている。隔壁110は、電気泳動粒子3が泳動可能な領域を1つの分割セル11Cの内部に制限する。分散系1では、電気泳動粒子3の位置が偏ることがある。また、分散系1では凝結が起きることがある。凝結とは、複数の粒子が結合して大きな塊になる現象をいう。隔壁110は、電気泳動粒子3の偏りや凝結を防ぐ。この結果、表示画像の品質が向上する。   The partition 110 separates pixels that are display units of an image. The space partitioned by the partition 110 is called a divided cell 11C. The divided cell 11C is filled with the dispersion system 1. The partition 110 restricts the region in which the electrophoretic particles 3 can migrate to the inside of one divided cell 11C. In the dispersion system 1, the position of the electrophoretic particles 3 may be biased. In the dispersion system 1, condensation may occur. Aggregation refers to a phenomenon in which a plurality of particles are combined into a large mass. The partition 110 prevents the electrophoretic particles 3 from being biased or condensed. As a result, the quality of the display image is improved.

この例の分散媒2は黒色である。電気泳動粒子3は酸化チタン等の白色粒子である。また、電気泳動粒子3には正電荷が帯電している。
もっとも、電気泳動表示パネルAをフルカラー表示に対応させることも可能である。そのような場合には、各画素は、原色(RGB)のうち1色を表示する。このため、分散系1として、R色、G色、B色に対応する3種類のものを用いる。
R色に対応する分散系1rは、赤色の電気泳動粒子3rとシアン色の分散媒2rとを含む。電気泳動粒子3rとして、例えば、酸化鉄を用いることができる。G色に対応する分散系1gは、緑色の電気泳動粒子3gとマゼンダ色の分散媒2gとを含む。電気泳動粒子3gとしては、例えば、コバルトグリーンの顔料粒子を用いることができる。B色に対応する分散系1bは、青色の電気泳動粒子3bとイエロー色の分散媒2bを含む。電気泳動粒子2bとしては、例えば、コバルトブルーの顔料粒子を用いることができる。
The dispersion medium 2 in this example is black. The electrophoretic particles 3 are white particles such as titanium oxide. The electrophoretic particles 3 are charged with a positive charge.
Of course, the electrophoretic display panel A can be adapted to full color display. In such a case, each pixel displays one of the primary colors (RGB). For this reason, as the dispersion system 1, three types corresponding to the R color, the G color, and the B color are used.
The dispersion system 1r corresponding to the R color includes red electrophoretic particles 3r and a cyan dispersion medium 2r. For example, iron oxide can be used as the electrophoretic particles 3r. The dispersion system 1g corresponding to G color includes green electrophoretic particles 3g and magenta dispersion medium 2g. For example, cobalt green pigment particles can be used as the electrophoretic particles 3g. The dispersion system 1b corresponding to the B color includes blue electrophoretic particles 3b and a yellow dispersion medium 2b. For example, cobalt blue pigment particles can be used as the electrophoretic particles 2b.

換言すれば、電気泳動粒子3として表示色に対応したものを用いる一方、分散媒2として表示色を吸収する色(上述した例では補色)のものを用いる。電気泳動粒子3が表示面側の電極近傍に浮上していれば、電気泳動粒子3は表示色に対応する波長の光を反射する。この反射光によって観測者は色を認識する。一方、電気泳動粒子3が表示面と反対側の電極近傍に沈降していれば、表示色に対応する波長の光は分散媒2によって吸収される。すると、表示色に対応する波長の光は観測者に届かないので、観測者は色を認識できない。   In other words, the electrophoretic particles 3 corresponding to the display color are used, while the dispersion medium 2 is a color that absorbs the display color (complementary color in the above example). If the electrophoretic particles 3 are floating near the electrode on the display surface side, the electrophoretic particles 3 reflect light having a wavelength corresponding to the display color. The observer recognizes the color by this reflected light. On the other hand, if the electrophoretic particles 3 have settled in the vicinity of the electrode on the side opposite to the display surface, light having a wavelength corresponding to the display color is absorbed by the dispersion medium 2. Then, since light having a wavelength corresponding to the display color does not reach the observer, the observer cannot recognize the color.

観測者に到達する光の強度は、電気泳動粒子3によって反射される光を分散媒2がどれだけ吸収するかによって定まる。また、分散系1に印加する電界強度は、分散系1の厚さ方向に電気泳動粒子3がどのように分布するかを定める。したがって、所望の階調を電気泳動表示パネルAに表示させるためには、以下の2つ要素が必要である。第1の要素は、電気泳動粒子3と電気泳動粒子3が反射する光を吸収する分散媒2と組み合わせて用いることである。第2の要素は、電界強度を制御することである。   The intensity of light reaching the observer is determined by how much the dispersion medium 2 absorbs the light reflected by the electrophoretic particles 3. The electric field strength applied to the dispersion system 1 determines how the electrophoretic particles 3 are distributed in the thickness direction of the dispersion system 1. Therefore, in order to display a desired gradation on the electrophoretic display panel A, the following two elements are necessary. The first element is to use in combination with the electrophoretic particles 3 and the dispersion medium 2 that absorbs the light reflected by the electrophoretic particles 3. The second factor is to control the electric field strength.

次に、素子基板100において、隔壁110が形成される領域は、表示領域A1である。そこには、画素電極104の他に、走査線、データ線、および薄膜トランジスタ(Thin Film Transistor:以下、TFTと称する)が形成される。TFTはスイチッチング素子として機能する。また、周辺領域A2には、後述する走査線駆動回路、データ線駆動回路、および外部接続電極が形成される。   Next, in the element substrate 100, a region where the partition 110 is formed is a display region A1. In addition to the pixel electrode 104, a scanning line, a data line, and a thin film transistor (hereinafter referred to as TFT) are formed there. The TFT functions as a switching element. In the peripheral region A2, a scanning line driving circuit, a data line driving circuit, and external connection electrodes, which will be described later, are formed.

次に、電気泳動表示装置の電気的な構成について、図3を参照しつつ説明する。図3は電気泳動表示装置の電気的な構成を示すブロック図である。この図に示すように電気泳動表示装置は、電気泳動表示パネルA、画像信号処理回路300Aおよびタイミングジェネレータ400Aを備えている。ここで、画像信号処理回路300Aは、入力画像信号VIDに、補正処理を施して画像データDを生成する。補正処理は電気泳動表示パネルAの電気的な特性に応じたものである。カラー表示の場合には、画像データDをRGB各色に対応する3種類のデータから構成すればよい。   Next, the electrical configuration of the electrophoretic display device will be described with reference to FIG. FIG. 3 is a block diagram showing an electrical configuration of the electrophoretic display device. As shown in this figure, the electrophoretic display device includes an electrophoretic display panel A, an image signal processing circuit 300A, and a timing generator 400A. Here, the image signal processing circuit 300A performs correction processing on the input image signal VID to generate image data D. The correction processing is in accordance with the electrical characteristics of the electrophoretic display panel A. In the case of color display, the image data D may be composed of three types of data corresponding to RGB colors.

また、タイミングジェネレータ400Aは、画像データDに同期して各種タイミング信号を生成する。タイミング信号は、走査線駆動回路130Aやデータ線駆動回路140Aを制御するために用いる。   The timing generator 400A generates various timing signals in synchronization with the image data D. The timing signal is used to control the scanning line driving circuit 130A and the data line driving circuit 140A.

電気泳動表示パネルAの表示領域A1には、X方向と平行に複数本の走査線101が形成される。Y方向はX方向と直交する。表示領域A1には、Y方向と平行に複数本のデータ線102が形成される。そして、これらの走査線101とデータ線102との各交点の近傍にTFT103が配置される。   In the display area A1 of the electrophoretic display panel A, a plurality of scanning lines 101 are formed in parallel with the X direction. The Y direction is orthogonal to the X direction. In the display area A1, a plurality of data lines 102 are formed in parallel with the Y direction. A TFT 103 is disposed in the vicinity of each intersection between the scanning line 101 and the data line 102.

TFT103のゲート電極は走査線101に接続される。TFT103のソース電極はデータ線102に接続される。TFT103のドレイン電極は画素電極104に接続される。各画素は、画素電極104と、対向基板102に形成された共通電極201と、これら両電極間に挟持された分散系1とを含む。これにより、画素は、走査線101とデータ線102との交差に対応して、マトリクス状に配列する。なお、走査線駆動回路130Aおよびデータ線駆動回路140Aは、TFTを用いて構成される。走査線駆動回路130Aおよびデータ線駆動回路140Aは、画素のTFT103と共通の製造プロセスで形成される。これにより、電気泳動表示パネルAの集積化と製造コストの低減を図ることができる。   The gate electrode of the TFT 103 is connected to the scanning line 101. The source electrode of the TFT 103 is connected to the data line 102. The drain electrode of the TFT 103 is connected to the pixel electrode 104. Each pixel includes a pixel electrode 104, a common electrode 201 formed on the counter substrate 102, and a dispersion system 1 sandwiched between the two electrodes. Thus, the pixels are arranged in a matrix corresponding to the intersection of the scanning line 101 and the data line 102. Note that the scanning line driving circuit 130A and the data line driving circuit 140A are configured using TFTs. The scanning line driving circuit 130A and the data line driving circuit 140A are formed by a manufacturing process common to the TFT 103 of the pixel. As a result, the electrophoretic display panel A can be integrated and the manufacturing cost can be reduced.

このような電気泳動表示パネルAにおいて、ある走査線信号Yjがアクティブになると、j番目の走査線101に接続されたTFT103がオン状態となる。このとき、データ線信号X1、X2、…、Xnが画素電極104に供給される。一方、対向基板200の共通電極201には図示せぬ電源回路(給電部)から共通電極電圧Vcomが給電される。これにより、画素電極104と共通電極201との間に電界が発生する。すると、分散系1の電気泳動粒子3が泳動して画像データDの値に応じた階調の表示が各画素毎に行われる。   In such an electrophoretic display panel A, when a certain scanning line signal Yj becomes active, the TFT 103 connected to the jth scanning line 101 is turned on. At this time, data line signals X 1, X 2,..., Xn are supplied to the pixel electrode 104. On the other hand, a common electrode voltage Vcom is supplied to the common electrode 201 of the counter substrate 200 from a power supply circuit (power supply unit) (not shown). As a result, an electric field is generated between the pixel electrode 104 and the common electrode 201. Then, the electrophoretic particles 3 of the dispersion system 1 migrate, and gradation display according to the value of the image data D is performed for each pixel.

<1−2:表示原理>
次に、階調表示の原理について説明する。図4は分割セルの構造を簡略化して示した断面図である。この例の電気泳動表示装置にあっては、まず、図4の左側に示すように電気泳動粒子3を画素電極104側に引き寄せる。正に帯電した電気泳動粒子3を用いるとすれば、共通電極201の電圧を基準として負極性の電圧を画素電極104に所定時間給電する。以下の説明では、このように一方の電極に電気泳動粒子3を引き寄せる動作をリセット動作と呼ぶことにする。
<1-2: Display principle>
Next, the principle of gradation display will be described. FIG. 4 is a cross-sectional view showing a simplified structure of the divided cell. In the electrophoretic display device of this example, first, the electrophoretic particles 3 are attracted toward the pixel electrode 104 as shown on the left side of FIG. If the positively charged electrophoretic particles 3 are used, a negative voltage is supplied to the pixel electrode 104 for a predetermined time with reference to the voltage of the common electrode 201. In the following description, the operation for attracting the electrophoretic particles 3 to one electrode in this way is referred to as a reset operation.

次に、図4の右側に示すように正極性の電圧を画素電極104に印加する。すると、クーロン力によって電気泳動粒子3は共通電極201側に移動する。一方、電圧の印加を停止すると、クーロン力が作用しなくなるので、電気泳動粒子3は分散媒2の粘性抵抗によって停止する。電気泳動粒子3の移動速度は、電界強度、すなわち印加電圧に応じて定まる。したがって、電気泳動粒子3の移動距離は、印加電圧と印加時間に応じて定まる。印加電圧を一定にすれば、印加時間を調整することによって、電気泳動粒子3の位置を厚さ方向に制御できる。   Next, a positive voltage is applied to the pixel electrode 104 as shown on the right side of FIG. Then, the electrophoretic particles 3 move to the common electrode 201 side by Coulomb force. On the other hand, when the voltage application is stopped, the Coulomb force does not act, so the electrophoretic particles 3 are stopped by the viscous resistance of the dispersion medium 2. The moving speed of the electrophoretic particles 3 is determined according to the electric field strength, that is, the applied voltage. Therefore, the moving distance of the electrophoretic particles 3 is determined according to the applied voltage and the applied time. If the applied voltage is made constant, the position of the electrophoretic particles 3 can be controlled in the thickness direction by adjusting the application time.

共通電極201から入射した光は電気泳動粒子3によって反射され、この反射光が共通電極201を通過して観測者の目に至る。入射光と反射光は分散媒2によって吸収され、吸収の程度は光路長に比例する。したがって、観測者が認識する階調は、電気泳動粒子3の位置によって定まることになる。上述したように、印加電圧を一定にしたとき電気泳動粒子3の厚さ方向の位置は、印加時間に応じて定まるから、表示すべき階調に応じた時間だけ一定電圧を印加すれば、所望の階調表示を得ることができる。 Light incident from the common electrode 201 is reflected by the electrophoretic particles 3, and this reflected light passes through the common electrode 201 and reaches the eyes of the observer. Incident light and reflected light are absorbed by the dispersion medium 2, and the degree of absorption is proportional to the optical path length. Therefore, the gradation recognized by the observer is determined by the position of the electrophoretic particle 3. As described above, when the applied voltage is made constant, the position in the thickness direction of the electrophoretic particles 3 is determined according to the application time. Therefore, if the constant voltage is applied only for the time corresponding to the gradation to be displayed, it is desired. Gradation display can be obtained.

ところで、分散系1は多数の電気泳動粒子3を含んでいる。ここで、電気的特性(例えば、電荷量)や機械的特性(例えば、粒子径、重量)等の粒子特性が、総ての粒子について揃っているとすれば、総ての粒子は同一の速度で移動する。つまり、総ての電気泳動粒子3は同じようにふるまうことになる。   By the way, the dispersion system 1 includes a large number of electrophoretic particles 3. Here, if particle characteristics such as electrical characteristics (for example, charge amount) and mechanical characteristics (for example, particle diameter, weight) are all the same, all particles have the same speed. Move with. That is, all the electrophoretic particles 3 behave in the same way.

分割セル11cの厚さは数μm〜数10μmであり、最大移動距離は極めて短い。このため、階調数を多くしようとすると、微小な移動距離を制御する必要がある。すると、1階調分の印加時間が極めて小さくなり、階調制御が困難になる。   The thickness of the divided cell 11c is several μm to several tens of μm, and the maximum moving distance is extremely short. For this reason, in order to increase the number of gradations, it is necessary to control a minute movement distance. Then, the application time for one gradation becomes extremely short, and gradation control becomes difficult.

そこで、本実施形態の電気泳動粒子3には、粒子特性にバラツキを持たせてある。粒子特性にバラツキを持たせると、ある一定電圧をある時間印加したとき電気泳動粒子3の位置は広がりを持つ。図5は、電圧の印加時間と階調濃度との関係の一例を示すグラフである。このグラフは、以下の条件下にシミュレーションをして得られたものである。第1の条件は、5Vの電圧を印加したとき、電気泳動粒子3が共通電極201に到達する時間の平均値が50msecであることである。第2の条件は、到達するのに要する印加電圧の標準偏差が2msecであることである。   Therefore, the electrophoretic particles 3 of the present embodiment have variations in particle characteristics. If the particle characteristics vary, the position of the electrophoretic particles 3 has a widening when a certain voltage is applied for a certain period of time. FIG. 5 is a graph showing an example of the relationship between voltage application time and gradation density. This graph is obtained by simulation under the following conditions. The first condition is that when the voltage of 5 V is applied, the average time for the electrophoretic particles 3 to reach the common electrode 201 is 50 msec. The second condition is that the standard deviation of the applied voltage required to reach is 2 msec.

図5において、実線は印加時間に対する階調特性を示しており、点線は印加時間に対する確率密度を示している。ここで、確率密度とは、共通電極201に到達する電気泳動粒子3の個数を、平均値50msecで正規化したものである。
この図に示すように、印加時間が45msec以下の場合には、電気泳動粒子3が殆ど共通電極201に到達しない。印加時間が50msecの場合には、半分の電気泳動粒子3が共通電極201に到達する。さらに印加時間が55msec以上の場合には殆どの電気泳動粒子3が共通電極201に到達する。したがって、表示すべき階調に応じて印加時間を45msecから55mescの間で制御すれば、所望の階調表示を行うことが可能となる。
In FIG. 5, the solid line indicates the gradation characteristics with respect to the application time, and the dotted line indicates the probability density with respect to the application time. Here, the probability density is obtained by normalizing the number of electrophoretic particles 3 reaching the common electrode 201 with an average value of 50 msec.
As shown in this figure, when the application time is 45 msec or less, the electrophoretic particles 3 hardly reach the common electrode 201. When the application time is 50 msec, half of the electrophoretic particles 3 reach the common electrode 201. Further, when the application time is 55 msec or more, most of the electrophoretic particles 3 reach the common electrode 201. Therefore, if the application time is controlled between 45 msec and 55 mesc according to the gradation to be displayed, a desired gradation display can be performed.

<1−3:駆動回路>
次に、各走査線101および各データ線102を駆動する駆動回路について説明する。まず、図3に示す走査線駆動回路130Aは、シフトレジスタを有する。走査線駆動回路130Aは、Yクロック信号YCKおよび反転YクロックYCKBに基づいて、Y転送開始パルスDYを順次シフトして、走査線信号Y1、Y2、…、Ymを生成する。Y転送開始パルスDYは垂直走査期間の開始から一定期間アクティブとなる。タイミングジェネレータ400Aは、Yクロック信号YCK、反転YクロックYCKB、およびY転送開始パルスDYを走査線駆動回路130Aに供給する。これにより、走査線信号Y1、Y2、…、Ymのアクティブ期間(Hレベル期間)は、図7に示すように順次シフトしていく。
<1-3: Drive circuit>
Next, a driving circuit for driving each scanning line 101 and each data line 102 will be described. First, the scan line driver circuit 130A illustrated in FIG. 3 includes a shift register. The scanning line driving circuit 130A sequentially shifts the Y transfer start pulse DY based on the Y clock signal YCK and the inverted Y clock YCKB to generate the scanning line signals Y1, Y2,. The Y transfer start pulse DY becomes active for a certain period from the start of the vertical scanning period. The timing generator 400A supplies the Y clock signal YCK, the inverted Y clock YCKB, and the Y transfer start pulse DY to the scanning line driving circuit 130A. Thereby, the active period (H level period) of the scanning line signals Y1, Y2,..., Ym is sequentially shifted as shown in FIG.

次に、データ線駆動回路140Aについて説明する。図6はデータ線駆動回路140Aのブロック図である。図7はデータ線駆動回路140Aのタイミングチャートである。図6に示すようにデータ線駆動回路140Aは、Xシフトレジスタ141、バスBUS、スイッチSW1〜SWn、第1ラッチ142、第2ラッチ143、およびPWM回路145を備えている。バスBUSには6ビットの画像データDが外部から供給される。   Next, the data line driving circuit 140A will be described. FIG. 6 is a block diagram of the data line driving circuit 140A. FIG. 7 is a timing chart of the data line driving circuit 140A. As shown in FIG. 6, the data line driving circuit 140A includes an X shift register 141, a bus BUS, switches SW1 to SWn, a first latch 142, a second latch 143, and a PWM circuit 145. 6-bit image data D is externally supplied to the bus BUS.

まず、Xシフトレジスタ141は、XクロックXCKおよび反転XクロックXCKBにしたがって、X転送開始パルスDXを順次シフトする。これにより、図7に示すサンプリングパルスSR1、SR2、…、SRnが生成される。
次に、第1ラッチ142は複数のラッチ回路を含む。バスBUSは、スイッチSW1〜SWnを介して第1ラッチ群142の各ラッチ回路に接続されている。スイッチSW1〜SWnの各制御入力端子には、サンプリングパルスSR1、SR2、…、SRnが供給される。したがって、サンプリングパルスSR1、SR2、…、SRnに各々同期して、画像データDが第1ラッチ142に取りこまれる。なお、図6に示す各スイッチSW1〜SWnは、実際には各々6個のスイッチ回路の組から構成される。6ビットの画像データDに対応するためである。
First, the X shift register 141 sequentially shifts the X transfer start pulse DX according to the X clock XCK and the inverted X clock XCKB. Thereby, sampling pulses SR1, SR2,..., SRn shown in FIG. 7 are generated.
Next, the first latch 142 includes a plurality of latch circuits. The bus BUS is connected to each latch circuit of the first latch group 142 via the switches SW1 to SWn. Sampling pulses SR1, SR2,..., SRn are supplied to the control input terminals of the switches SW1 to SWn. Therefore, the image data D is taken into the first latch 142 in synchronization with the sampling pulses SR1, SR2,. Each switch SW1 to SWn shown in FIG. 6 is actually composed of a set of six switch circuits. This is because it corresponds to 6-bit image data D.

次に、第1ラッチ142は、スイッチSW1〜SWnから供給される画像データDをラッチする。これにより、点順次の画像データDa1〜Danが得られる(図7参照)。また、第2ラッチ143は、点順次の画像データDa1〜DanをラッチパルスLATによってラッチする。ここで、ラッチパルスLATは、図7に示すように1水平走査期間毎にアクティブとなる信号である。したがって、この第2ラッチ143は、点順次の画像データDa1〜Danの位相を水平走査期間毎に揃えて、線順次の画像データDb1〜Dbnを生成する。   Next, the first latch 142 latches the image data D supplied from the switches SW1 to SWn. Thereby, dot sequential image data Da1 to Dan are obtained (see FIG. 7). The second latch 143 latches the dot sequential image data Da1 to Dan with a latch pulse LAT. Here, the latch pulse LAT is a signal that becomes active every horizontal scanning period as shown in FIG. Therefore, the second latch 143 generates line-sequential image data Db1 to Dbn by aligning the phases of the dot-sequential image data Da1 to Dan for each horizontal scanning period.

図8は、PWM回路145の構成を示すブロック図である。この図に示すようにPWM回路145は、n個の単位回路R1〜Rnとカウンタ144とを備えている。各単位回路R1〜Rnは、比較器1451、SRラッチ1452、および選択回路1453を備えている。   FIG. 8 is a block diagram showing a configuration of the PWM circuit 145. As shown in this figure, the PWM circuit 145 includes n unit circuits R1 to Rn and a counter 144. Each unit circuit R1 to Rn includes a comparator 1451, an SR latch 1452, and a selection circuit 1453.

カウンタ144は、水平走査期間の始まりからクロック信号CKをカウントして、そのカウント結果を示すカウントデータCNTを生成する。比較器1451は、線順次の画像データDb1〜DbnとカウントデータCNTとを比較して比較信号CSを生成する。比較信号CSは、線順次の画像データDb1〜DbnとカウントデータCNTとが一致する場合にHレベルとなる一方、不一致の場合にLレベルとなる。比較信号CSは、SRラッチ1452のリセット端子に供給される。SRラッチ1452のセット端子には、セット信号SETがタイミングジェネレータ400Cから供給される。セット信号SETは水平走査期間の始まりから所定期間Hレベルとなる。   The counter 144 counts the clock signal CK from the beginning of the horizontal scanning period, and generates count data CNT indicating the count result. The comparator 1451 compares the line-sequential image data Db1 to Dbn and the count data CNT to generate a comparison signal CS. The comparison signal CS is at the H level when the line-sequential image data Db1 to Dbn and the count data CNT coincide with each other, and at the L level when they do not coincide with each other. The comparison signal CS is supplied to the reset terminal of the SR latch 1452. The set signal SET is supplied from the timing generator 400C to the set terminal of the SR latch 1452. The set signal SET becomes H level for a predetermined period from the beginning of the horizontal scanning period.

各単位回路R1〜RnのSRラッチ1452は、PWM信号(パルス幅変調信号)W1〜Wnを生成する。PWM信号W1〜Wnは、セット信号SETがHレベルになるとHレベルとなり、その後、比較信号CSがHレベルになるとLレベルになる。   The SR latch 1452 of each unit circuit R1 to Rn generates PWM signals (pulse width modulation signals) W1 to Wn. The PWM signals W1 to Wn become H level when the set signal SET becomes H level, and then become L level when the comparison signal CS becomes H level.

図9は、線順次の画像データの値とPWM信号の波形を示したタイミングチャートである。この図に示すように、各PWM信号のアクティブ(Hレベル)期間は、線順次の画像データの指示する階調値に応じた期間となる。もっとも、階調値が「111111」(100%)の場合であっても、1水平走査期間に占めるPWM信号のアクティブ期間の割合が2/3程度になるようにクロック信号CKの周波数が選ばれている。   FIG. 9 is a timing chart showing line-sequential image data values and PWM signal waveforms. As shown in this figure, the active (H level) period of each PWM signal is a period corresponding to the gradation value indicated by line-sequential image data. However, even when the gradation value is “111111” (100%), the frequency of the clock signal CK is selected so that the ratio of the active period of the PWM signal to one horizontal scanning period is about 2/3. ing.

次に、各選択回路1453は、PWM信号W1〜Wnとリセットタイミング信号Crとに基づいて、共通電極電圧Vcom、印加電圧Va、およびリセット電圧Vrestの中から所定の電圧を選択して出力する。選択条件は以下の通りである。第1に、選択回路1453は、リセットタイミング信号Crがアクティブ(Hレベル)のときにリセット電圧Vrestを選択する。第2に、選択回路1453は、リセットタイミング信号Crが非アクティブ(Lレベル)かつPWM信号がアクティブ(Hレベル)のときに印加電圧Vaを選択する。第3に、選択回路1453は、リセットタイミング信号Crが非アクティブ(Lレベル)かつPWM信号が非アクティブ(Lレベル)のときに共通電極電圧Vcomを選択する。   Next, each selection circuit 1453 selects and outputs a predetermined voltage from the common electrode voltage Vcom, the applied voltage Va, and the reset voltage Vrest based on the PWM signals W1 to Wn and the reset timing signal Cr. The selection conditions are as follows. First, the selection circuit 1453 selects the reset voltage Vrest when the reset timing signal Cr is active (H level). Second, the selection circuit 1453 selects the applied voltage Va when the reset timing signal Cr is inactive (L level) and the PWM signal is active (H level). Third, the selection circuit 1453 selects the common electrode voltage Vcom when the reset timing signal Cr is inactive (L level) and the PWM signal is inactive (L level).

ここで、j番目の単位回路Rjの動作を図10に示すタイミングチャートを参照して、具体的に説明する。なお、この例では、ある水平走査期間において、リセットタイミング信号Crは非アクティブになっており、また、線順次の画像データDbjが指示する階調値が「32」であるものとする。   Here, the operation of the j-th unit circuit Rj will be specifically described with reference to the timing chart shown in FIG. In this example, it is assumed that the reset timing signal Cr is inactive during a certain horizontal scanning period, and the gradation value indicated by the line-sequential image data Dbj is “32”.

この図に示すように、水平走査期間の開始時刻Tssから、カウントデータCNTが増加し始めるとともにセット信号SETがアクティブになる。PWM信号Wjはセット信号に同期してHレベルとなる。そして、時刻Teに至ると、カウントデータCNTの値が「32」になり、比較信号CSがアクティブとなる。すると、PWM信号WjがHレベルからLレベルに遷移する。この結果、時刻Tssから時刻Teまでの期間において、PWM信号WjはHレベルとなる。   As shown in this figure, from the start time Tss of the horizontal scanning period, the count data CNT starts increasing and the set signal SET becomes active. The PWM signal Wj becomes H level in synchronization with the set signal. When the time Te is reached, the value of the count data CNT becomes “32”, and the comparison signal CS becomes active. Then, the PWM signal Wj changes from the H level to the L level. As a result, during the period from time Tss to time Te, the PWM signal Wj becomes H level.

上述したように選択回路1453は、PWM信号WjがHレベルとなる期間において印加電圧Vaを選択する一方、そのLレベル期間あっては共通電極電圧Vcomを選択する。したがって、データ線信号Xjは、図10に示すように、時刻Tsから時刻Teまでの期間において印加電圧Vaとなる一方、時刻Teから当該水平走査期間が終了するまで共通電極電圧Vcomとなる。   As described above, the selection circuit 1453 selects the applied voltage Va during the period when the PWM signal Wj is at the H level, and selects the common electrode voltage Vcom during the L level period. Therefore, as shown in FIG. 10, the data line signal Xj becomes the applied voltage Va in the period from the time Ts to the time Te, and becomes the common electrode voltage Vcom from the time Te to the end of the horizontal scanning period.

つまり、データ線信号Xjは、表示すべき階調に応じた期間だけ一定電圧となり、他の期間にあっては共通電極電圧Vcomとなる。このようにして、データ線駆動回路140Aは、データ線信号X1〜Xnを各々生成し、これらを各データ線102に供給する。   That is, the data line signal Xj becomes a constant voltage only during a period corresponding to the gradation to be displayed, and becomes the common electrode voltage Vcom during other periods. In this way, the data line driving circuit 140 </ b> A generates the data line signals X <b> 1 to Xn and supplies them to the data lines 102.

<1−4:電気泳動表示装置の動作>
次に、電気泳動表示装置の動作について説明する。
<1-4: Operation of Electrophoretic Display Device>
Next, the operation of the electrophoretic display device will be described.

<1−4−1:全体動作>
図11は電気泳動表示装置の全体動作を示すタイミングチャートである。この図を参照しつつ、動作の概要を説明する。まず、時刻t0において、電気泳動表示装置の電源がオフ状態からオン状態に切り替わると、画像信号処理回路300A、タイミングジェネレータ400Aおよび電気泳動表示パネルAに電源が給電される。
<1-4-1: Overall operation>
FIG. 11 is a timing chart showing the overall operation of the electrophoretic display device. The outline of the operation will be described with reference to this figure. First, when the power supply of the electrophoretic display device is switched from the off state to the on state at time t0, the power is supplied to the image signal processing circuit 300A, the timing generator 400A, and the electrophoretic display panel A.

そして、所定期間が経過し回路動作が安定した時刻t1において、タイミングジェネレータ400Aは、リセットタイミング信号Crを1フィールド期間アクティブにする。このリセット期間Trにあっては、表示原理で説明したように、電気泳動粒子3が画素電極104側に引き寄せられる。この結果、電気泳動粒子3の空間的な状態が初期化される。   The timing generator 400A activates the reset timing signal Cr for one field period at time t1 when the predetermined period has elapsed and the circuit operation is stable. In the reset period Tr, as described in the display principle, the electrophoretic particles 3 are attracted to the pixel electrode 104 side. As a result, the spatial state of the electrophoretic particles 3 is initialized.

データ線駆動回路140Aの各選択回路1453は、当該期間においてリセット電圧Vrestを選択し、これをデータ線信号X1〜Xnとして各データ線102に出力する。そして、走査線駆動回路130Aが各走査線101を順次選択することにより、総ての画素電極104にリセット電圧Vrestが書き込まれる。   Each selection circuit 1453 of the data line driving circuit 140A selects the reset voltage Vrest during this period, and outputs this to the data lines 102 as data line signals X1 to Xn. Then, the scanning line driving circuit 130A sequentially selects each scanning line 101, whereby the reset voltage Vrest is written to all the pixel electrodes 104.

次に、時刻t2に至ると、書込期間Twが開始する。この書込期間Twにあっては、画像信号処理回路300Aは1フィールド期間にわたって画像データDを出力する。各画素電極104には表示すべき階調に応じた期間だけ印加電圧Vaが書き込まれ、1枚の表示画面が完成することになる。   Next, when the time t2 is reached, the writing period Tw starts. In the writing period Tw, the image signal processing circuit 300A outputs the image data D over one field period. The applied voltage Va is written to each pixel electrode 104 only for a period corresponding to the gradation to be displayed, and one display screen is completed.

次に、時刻t3から時刻t4までの保持期間Thは、直前の書込期間Twで書き込まれた画像を保持する期間である。保持期間Thの長さは任意に設定できる。当該期間において、画像信号処理回路300Aは動作を停止する。また、画素電極104と共通電極201との間には、電界が発生しないようになっている。電気泳動粒子3はクーロン力によって泳動するから、電界がなければ空間的な状態に変化がない。したがって当該期間にあっては、静止画像が表示されることになる。   Next, the holding period Th from time t3 to time t4 is a period for holding the image written in the immediately preceding writing period Tw. The length of the holding period Th can be arbitrarily set. In this period, the image signal processing circuit 300A stops operating. An electric field is not generated between the pixel electrode 104 and the common electrode 201. Since the electrophoretic particles 3 migrate due to Coulomb force, there is no change in the spatial state if there is no electric field. Therefore, a still image is displayed during the period.

次に、時刻t4から時刻t6までの期間は画像を書き換えるための書換期間Tcである。書換期間Tcでは、時刻t1から時刻t3までの期間と同様に、リセット動作と書込動作が行われる。これにより、表示画面の更新を行うことができる。   Next, a period from time t4 to time t6 is a rewriting period Tc for rewriting an image. In the rewrite period Tc, the reset operation and the write operation are performed as in the period from time t1 to time t3. Thereby, the display screen can be updated.

<1−4−2:リセット動作>
次に、リセット動作について詳細に説明する。図12はリセット動作における電気泳動表示装置のタイミングチャートである。なお、以下の説明では、i行j列の画素をPijと、画素Pijの画素電極104の印加電圧をVijと表すことにする。上述したようにリセット期間Trにあっては、リセットタイミング信号Crが図12に示すようにアクティブ(Hレベル)となるので、データ線信号X1〜Xnの電圧はリセット電圧Vrestとなる。
<1-4-2: Reset operation>
Next, the reset operation will be described in detail. FIG. 12 is a timing chart of the electrophoretic display device in the reset operation. In the following description, a pixel in i row and j column is represented as Pij, and a voltage applied to the pixel electrode 104 of the pixel Pij is represented as Vij. As described above, in the reset period Tr, the reset timing signal Cr becomes active (H level) as shown in FIG. 12, so the voltages of the data line signals X1 to Xn become the reset voltage Vrest.

この例では、電気泳動粒子3に正電荷が帯電しているので、リセット電圧Vrestは共通電極電圧Vcomを中心として負極性の値を取る。ここで、走査線信号Y1がアクティブ(Hレベル)になると、第1行目のTFT103がオン状態となり、リセット電圧Vrestが各画素電極104に書き込まれる。以後、第2行目、第3行目、…、第m行目の各画素電極104にリセット電圧Vrestが書き込まれる。例えば、時刻txにおいて走査線信号Y1がアクティブから非アクティブに変化すると、第1行目の各TFT103がオフ状態になり、画素電極104とデータ線102とが切断される。しかしながら、TFT103がオフ状態になっても第1行目の画素電極104ではリセット電圧Vrestが維持される。各画素は、画素電極104、分散系1、および共通電極201等によって構成される画素容量を備えており、画素容量にリセット電圧Vrestに相当する電荷が蓄積されるからである。   In this example, since the electrophoretic particles 3 are positively charged, the reset voltage Vrest takes a negative value with the common electrode voltage Vcom as the center. Here, when the scanning line signal Y1 becomes active (H level), the TFT 103 in the first row is turned on, and the reset voltage Vrest is written to each pixel electrode 104. Thereafter, the reset voltage Vrest is written to each pixel electrode 104 in the second row, the third row,..., The m-th row. For example, when the scanning line signal Y1 changes from active to inactive at time tx, each TFT 103 in the first row is turned off, and the pixel electrode 104 and the data line 102 are disconnected. However, even when the TFT 103 is turned off, the reset voltage Vrest is maintained in the pixel electrode 104 in the first row. This is because each pixel has a pixel capacitance constituted by the pixel electrode 104, the dispersion system 1, the common electrode 201, and the like, and charges corresponding to the reset voltage Vrest are accumulated in the pixel capacitance.

こうして画素電極104にリセット電圧Vrestが印加されると、分散系1中の電気泳動粒子3が画素電極104に引き寄せられ、その空間的な状態が初期化される。   When the reset voltage Vrest is thus applied to the pixel electrode 104, the electrophoretic particles 3 in the dispersion system 1 are attracted to the pixel electrode 104, and the spatial state thereof is initialized.

<1−4−3:書込動作>
次に、書込動作について詳細に説明する。図13は書込動作における電気泳動表示装置のタイミングチャートである。ここでは、i行(i番目の走査線)・j列(j番目のデータ線)の画素における書込動作を説明する。他の画素においても同様の書き込みがなされることは勿論である。なお、以下の説明では、画素Pijの輝度をIijと表すことにする。
<1-4-3: Write operation>
Next, the write operation will be described in detail. FIG. 13 is a timing chart of the electrophoretic display device in the writing operation. Here, the writing operation in the pixels of i rows (i th scanning line) and j columns (j th data line) will be described. Of course, similar writing is performed in other pixels. In the following description, the luminance of the pixel Pij is expressed as Iij.

j番目のデータ線102に供給されるデータ線信号Xjは、図12に示すように、PWM信号Wjのアクティブ期間である電圧印加期間Tvにおいて印加電圧Vaとなる。一方、PWM信号Wjの非アクティブ期間である無バイアス期間Tbにおいて、PWM信号Wjは共通電極電圧Vcomとなる。なお、実線で示すデータ線信号Xjの波形は表示すべき階調が100%の場合であり、一点鎖線で示すデータ線信号Xjの波形は表示すべき階調が50%の場合である。   As shown in FIG. 12, the data line signal Xj supplied to the jth data line 102 becomes the applied voltage Va in the voltage application period Tv that is the active period of the PWM signal Wj. On the other hand, the PWM signal Wj becomes the common electrode voltage Vcom in the non-bias period Tb that is the inactive period of the PWM signal Wj. The waveform of the data line signal Xj indicated by the solid line is when the gradation to be displayed is 100%, and the waveform of the data line signal Xj indicated by the alternate long and short dash line is when the gradation to be displayed is 50%.

また、i番目の走査線101に供給される走査線信号Yiはi番目の水平走査期間においてアクティブとなる。このため、画素PijのTFT103は当該水平走査期間においてオン状態となり、画素Pijの画素電極104には、時刻T1から時刻T3までのデータ線信号Xjが取り込まれることになる。すなわち、この例ではある走査線のある選択期間において、画素電極104に印加電圧Vaを書き込んでから、共通電極電圧Vcomを書き込むまでの動作が終了する。   Further, the scanning line signal Yi supplied to the i-th scanning line 101 becomes active during the i-th horizontal scanning period. Therefore, the TFT 103 of the pixel Pij is turned on during the horizontal scanning period, and the data line signal Xj from time T1 to time T3 is taken into the pixel electrode 104 of the pixel Pij. That is, in this example, the operation from writing the applied voltage Va to the pixel electrode 104 to writing the common electrode voltage Vcom is completed in a certain selection period of a certain scanning line.

次に、画素Pijにおける電気泳動粒子3の挙動について考察する。この書込動作の前には上述したリセット動作が行われているから、時刻T1において、画素Pijの電気泳動粒子3は画素電極104側に総て位置している。このとき、画素電極104に印加電圧Vaが印加されると、画素電極104から共通電極201へ向けて電界が付与される。したがって、時刻T1から電気泳動粒子3は移動を開始する。   Next, the behavior of the electrophoretic particles 3 in the pixel Pij will be considered. Since the above-described reset operation is performed before this writing operation, the electrophoretic particles 3 of the pixels Pij are all located on the pixel electrode 104 side at time T1. At this time, when the applied voltage Va is applied to the pixel electrode 104, an electric field is applied from the pixel electrode 104 toward the common electrode 201. Therefore, the electrophoretic particles 3 start to move from time T1.

この例の電気泳動粒子3は白色であり分散媒2は黒色であるから、電気泳動粒子3が共通電極201に近づくほど、画素Pijの輝度Iijは高くなる。したがって、図13に示すように輝度Iijは、時刻T1から次第に高くなる。   Since the electrophoretic particles 3 in this example are white and the dispersion medium 2 is black, the luminance Iij of the pixel Pij increases as the electrophoretic particles 3 approach the common electrode 201. Therefore, as shown in FIG. 13, the luminance Iij gradually increases from time T1.

ところで、画素Pijは、画素電極104と共通電極201との間に分散系1を挟持して構成されている。このため、画素Pijは、等価的に、電極面積、電極間の距離、および分散系1の誘電率に応じた容量値を有する画素容量を含む。したがって、TFT103をオフ状態にして画素電極104への給電を停止したとしても、画素容量には電荷が蓄積される。よって、両電極間には一定の電界が継続して発生することになる。電界が付与される限り電気泳動粒子3は共通電極201に向けて泳動を続けるので、電界の発生を停止する期間、換言すれば、画素容量に蓄積されている電荷を取り去る工程が必要となる。無バイアス期間Tbはこのために設けられたものである。   Incidentally, the pixel Pij is configured by sandwiching the dispersion system 1 between the pixel electrode 104 and the common electrode 201. For this reason, the pixel Pij equivalently includes a pixel capacitance having a capacitance value corresponding to the electrode area, the distance between the electrodes, and the dielectric constant of the dispersion system 1. Therefore, even if the power supply to the pixel electrode 104 is stopped by turning off the TFT 103, charges are accumulated in the pixel capacitor. Therefore, a constant electric field is continuously generated between both electrodes. Since the electrophoretic particles 3 continue to migrate toward the common electrode 201 as long as an electric field is applied, a period in which the generation of the electric field is stopped, in other words, a step of removing charges accumulated in the pixel capacitor is necessary. The no-bias period Tb is provided for this purpose.

無バイアス期間Tbにあっては、共通電極電圧Vcomが画素電極104に印加されるので、時刻T2において画素電極104と共通電極201との電圧が一致する。このため、時刻T2から電気泳動粒子3にクーロン力が作用しなくなる。ここで、分散媒2の粘性抵抗がある程度大きいとすれば、電気泳動粒子3は外力が作用しなくなくなる時刻T2において泳動を停止する。この結果、輝度Iijは図13に示すように時刻T2から一定の値を取ることになる。なお、分散媒2の粘性抵抗が小さい場合にはクーロン力が作用しなくなっても電気泳動粒子3が惰性で泳動した後に停止する。そのような場合には、画像信号処理回路300Aにおいて、惰性による泳動を見込んで補正した画像データDを生成すればよい。   In the no-bias period Tb, the common electrode voltage Vcom is applied to the pixel electrode 104, so that the voltages of the pixel electrode 104 and the common electrode 201 match at time T2. For this reason, the Coulomb force does not act on the electrophoretic particles 3 from time T2. Here, if the viscosity resistance of the dispersion medium 2 is large to some extent, the electrophoretic particles 3 stop the migration at time T2 when the external force stops working. As a result, the luminance Iij takes a constant value from time T2 as shown in FIG. When the viscosity resistance of the dispersion medium 2 is small, the electrophoretic particles 3 are stopped after the electrophoretic particles 3 migrate due to inertia even if the Coulomb force stops working. In such a case, the image signal D may be generated in the image signal processing circuit 300 </ b> A so as to correct for the migration due to inertia.

この書込動作にあっては、まず、画素Pijの画素電極104に印加電圧Vaを階調に応じた電圧印加期間Tvだけ印加する。すると、電気泳動粒子3が表示すべき階調に応じた距離だけ移動する。次に、画素電極104に共通電極電圧Vcomを書き込んで、電気泳動粒子3の泳動を停止させる。これらの2つの工程によって、の画素Pijの輝度Iijを表示すべき階調に応じたものとすることができる。   In this writing operation, first, the application voltage Va is applied to the pixel electrode 104 of the pixel Pij for a voltage application period Tv corresponding to the gradation. Then, the electrophoretic particles 3 move by a distance corresponding to the gradation to be displayed. Next, the common electrode voltage Vcom is written to the pixel electrode 104 to stop the migration of the electrophoretic particles 3. By these two steps, the luminance Iij of the pixel Pij can be made to correspond to the gradation to be displayed.

なお、この例では、電気泳動粒子3の泳動を停止させるために共通電極電圧Vcomを書き込んだ。しかし、完全に共通電極電圧Vcomと一致する電圧を書き込む必要はなく、電気泳動粒子3の泳動を停止させることができる電圧であればよい。電気泳動粒子3は粘性抵抗に打ち勝たなければ泳動できないので、分散媒2の粘性抵抗などが大きい場合には、無バイアス期間Tbの電圧が共通電極電圧Vcomと多少相違してもよい。   In this example, the common electrode voltage Vcom is written to stop the electrophoresis of the electrophoretic particles 3. However, it is not necessary to write a voltage that completely matches the common electrode voltage Vcom, and any voltage that can stop the migration of the electrophoretic particles 3 may be used. Since the electrophoretic particles 3 cannot migrate unless the viscous resistance is overcome, when the viscous resistance of the dispersion medium 2 is large, the voltage of the non-bias period Tb may be slightly different from the common electrode voltage Vcom.

<1−4−4:保持動作>
次に、保持動作について説明する。図13において、時刻T3に至ると、走査線信号Yiはアクティブから非アクティブに遷移するので、画素PijのTFT103はオフ状態となる。上述したように無バイアス期間Tbにおいて画素電極104には共通電極電圧Vcomが印加されるから電界が発生しないことになる。
<1-4-4: Holding operation>
Next, the holding operation will be described. In FIG. 13, when the time T3 is reached, the scanning line signal Yi transitions from active to inactive, so that the TFT 103 of the pixel Pij is turned off. As described above, since the common electrode voltage Vcom is applied to the pixel electrode 104 in the non-bias period Tb, no electric field is generated.

したがって、新たな電圧を画素電極104に書き込まない限り、分散系1には電界が付与されない。この結果、分散系1中の電気泳動粒子3の空間的な状態は保持されることになる。つまり、表示画像の内容を保持することができる。   Therefore, unless a new voltage is written to the pixel electrode 104, no electric field is applied to the dispersion system 1. As a result, the spatial state of the electrophoretic particles 3 in the dispersion system 1 is maintained. That is, the content of the display image can be held.

保持期間Thにあっては、画素電極104に電圧を書き込む必要がないので、走査線信号Y1〜Ymを生成する必要もなければ、データ線信号X1〜Xnを生成する必要もない。このため、当該期間にあっては、以下に述べる各種の方法で消費電力を削減できる。   In the holding period Th, since it is not necessary to write a voltage to the pixel electrode 104, it is not necessary to generate the scanning line signals Y1 to Ym and it is not necessary to generate the data line signals X1 to Xn. For this reason, in the said period, power consumption can be reduced with the various methods described below.

第1の方法は、電気泳動表示装置自体の主電源をオフ状態にすることである。これにより、電気泳動表示パネルAや周辺回路たる画像信号処理回路300Aおよびタイミングジェネレータ400Aは動作を停止することになり、一切電力を消費しないことになる。   The first method is to turn off the main power supply of the electrophoretic display device itself. Thus, the operation of the electrophoretic display panel A, the image signal processing circuit 300A and the timing generator 400A as peripheral circuits is stopped, and no power is consumed.

第2の方法は、電気泳動表示パネルAへの給電を停止することである。これにより、電気泳動表示パネルAで消費される電力を削減することができる。   The second method is to stop the power supply to the electrophoretic display panel A. Thereby, the power consumed by the electrophoretic display panel A can be reduced.

第3の方法は、YクロックYCKおよび反転YクロックYCKBと、XクロックXCK、反転XクロックXCKB、およびクロック信号CKを、走査線駆動回路130Aおよびデータ線駆動回路140Aへ供給するのを停止することである。
上述したように走査線駆動回路130Aおよびデータ線駆動回路140Aは相補型のTFTで構成されているため、電流が流れるときだけ、換言すれば、論理レベルの反転があるときに限り電力を消費する。したがって、クロックの供給を停止することによって消費電力を削減することが可能となる。
The third method is to stop supplying the Y clock YCK and the inverted Y clock YCKB, the X clock XCK, the inverted X clock XCKB, and the clock signal CK to the scanning line driving circuit 130A and the data line driving circuit 140A. It is.
As described above, since the scanning line driving circuit 130A and the data line driving circuit 140A are composed of complementary TFTs, power is consumed only when current flows, in other words, only when there is a logic level inversion. . Therefore, power consumption can be reduced by stopping the supply of the clock.

<1−4−5:書換動作>
次に、表示画面の内容を書き換える書換動作について説明する。書換動作にあっては、以下に述べる各種の態様がある。
まず、第1の態様では、上述したリセット動作を行って各行毎に順次初期化を行い、次に、上述した書込動作を行って各行毎に順次、パルス幅変調されたデータ線信号X1〜Xnを画素電極104に書き込む。これにより、画面全体を書き換えることが可能となる。
<1-4-5: Rewriting operation>
Next, a rewriting operation for rewriting the contents of the display screen will be described. In the rewriting operation, there are various modes described below.
First, in the first aspect, the reset operation described above is performed to sequentially initialize each row, and then the write operation described above is performed to sequentially perform pulse width modulated data line signals X1 to X1. Xn is written into the pixel electrode 104. As a result, the entire screen can be rewritten.

次に、第2の態様では、書き換えが必要となるラインに限って、リセット動作と書込動作を行う。ここでは、一例として第j番目と第j+1番目のラインを書き換える場合について説明する。図14は第2の態様に係るリセット動作を説明するためのタイミングチャートである。   Next, in the second mode, the reset operation and the write operation are performed only on the lines that need to be rewritten. Here, a case where the jth and j + 1th lines are rewritten will be described as an example. FIG. 14 is a timing chart for explaining the reset operation according to the second embodiment.

まず、リセット期間Trにあっては、画像信号処理回路300Aが画像データDとして共通電極電圧Vcomを指示するデータを出力する。すなわち、画像データDの値は当該期間中「0」となっている。また、走査線駆動回路130Aは、図14に示すように走査線信号Y1、…、Yj、Yj+1、…、Ymを順次出力する。   First, in the reset period Tr, the image signal processing circuit 300A outputs data indicating the common electrode voltage Vcom as the image data D. That is, the value of the image data D is “0” during the period. Further, the scanning line driving circuit 130A sequentially outputs scanning line signals Y1,..., Yj, Yj + 1,.

次に、リセットタイミング信号Crは、書き換えるべき走査線101を選択する期間にのみLレベルとなる。この例では、j番目とj+1番目のラインを書き換えるので、走査線信号Yj、Yj+1がアクティブとなる期間中にリセットタイミング信号CrはLレベル(非アクティブ)となる。上述したように選択回路1453(図8参照)はリセットタイミング信号CrがHレベル(アクティブ)のときに共通電極電圧Vcomを出力する一方、リセットタイミング信号CrがLレベルのときにPWM信号を出力する。ここで、画像データDの値は「0」であるから、PWM信号は常に非アクティブ(Lレベル)となる。   Next, the reset timing signal Cr becomes L level only during a period in which the scanning line 101 to be rewritten is selected. In this example, since the jth and j + 1th lines are rewritten, the reset timing signal Cr becomes L level (inactive) during the period in which the scanning line signals Yj and Yj + 1 are active. As described above, the selection circuit 1453 (see FIG. 8) outputs the common electrode voltage Vcom when the reset timing signal Cr is H level (active), and outputs the PWM signal when the reset timing signal Cr is L level. . Here, since the value of the image data D is “0”, the PWM signal is always inactive (L level).

したがって、j番目とj+1番目の走査線101を選択する期間にあっては、総てのデータ線102にリセット電圧Vrestが供給される。そして、他の走査線101の選択期間にあっては、総てのデータ線102に共通電極電圧Vcomが供給される。   Accordingly, the reset voltage Vrest is supplied to all the data lines 102 during the period in which the jth and j + 1th scanning lines 101 are selected. In the selection period of the other scanning lines 101, the common electrode voltage Vcom is supplied to all the data lines 102.

この結果、図14に示すように第1行〜第j−1行目と第j+2〜第m行の画素電極104には共通電極電圧Vcomが供給される。また、第j行および第j+1行の画素電極104には、リセット電圧Vrestが供給される。したがって、第j行および第j+1行の画素にあっては、電気泳動粒子3の空間的な状態が初期化されることになる。一方、共通電極電圧Vcomが画素電極104に書き込まれても電界は発生しないので、第1行〜第j−1行目と第j+2〜第m行の画素では電気泳動粒子3の空間的な状態が変化しない。   As a result, as shown in FIG. 14, the common electrode voltage Vcom is supplied to the pixel electrodes 104 in the first to j−1th rows and the j + 2 to mth rows. The reset voltage Vrest is supplied to the pixel electrodes 104 in the j-th row and the j + 1-th row. Therefore, the spatial state of the electrophoretic particle 3 is initialized in the pixels in the j-th row and the j + 1-th row. On the other hand, since the electric field is not generated even when the common electrode voltage Vcom is written to the pixel electrode 104, the spatial state of the electrophoretic particles 3 in the pixels of the first to j-1th rows and the j + 2 to mth rows. Does not change.

次に、書込動作にあっては、画像信号処理回路300Aは、書き換えるべきラインについてのみ有効な画像データDを出力し、他のラインについては画像データDの値を「0」にする。これにより、第j行と第j+1行に限って書き換えを行うことができる。   Next, in the writing operation, the image signal processing circuit 300A outputs the valid image data D only for the line to be rewritten, and sets the value of the image data D to “0” for the other lines. Thereby, rewriting can be performed only in the j-th row and the j + 1-th row.

次に、第3の態様では、書き換えるべき複数のラインを同時にリセットして、この後,通常の書込動作によって書き換えを行う。第2の態様では、第j行の次に第j+1行をリセットするといったように、行毎に順次リセット動作を行った。書き換えるべき複数の走査線101を同時に選択できる走査線駆動回路を用いれば、同時にリセットを行うことが可能である。例えば、図15に示すように、走査線信号Yj、Yj+1のみを同時にアクティブにして、データ線102にリセット電圧Vrestを供給すれば、図16に示すように書き換えるべきj番目とj+1番目のラインを同時にリセットすることができることは勿論である。また、書込動作にあっては、画像信号処理回路300Aが書き換えるべきラインについてのみ有効な画像データDを出力し、他のラインについてはそのデータ値を「0」とする。そして、通常の書込動作と同様に書き込みを行う。これにより、第j行と第j+1行に限って書き換えを行うことができる。   Next, in the third aspect, a plurality of lines to be rewritten are reset at the same time, and then rewritten by a normal writing operation. In the second mode, the reset operation is sequentially performed for each row, such as resetting the j + 1th row after the jth row. If a scanning line driving circuit capable of simultaneously selecting a plurality of scanning lines 101 to be rewritten is used, it is possible to simultaneously reset. For example, as shown in FIG. 15, if only the scanning line signals Yj and Yj + 1 are simultaneously activated and the reset voltage Vrest is supplied to the data line 102, the jth and j + 1th lines to be rewritten as shown in FIG. Of course, they can be reset simultaneously. In the writing operation, the image data D that is valid only for the line to be rewritten by the image signal processing circuit 300A is output, and the data value is set to “0” for the other lines. Then, writing is performed in the same manner as the normal writing operation. Thereby, rewriting can be performed only in the j-th row and the j + 1-th row.

次に、第4の態様では総ての画素を同時にリセットして、この後、通常の書込動作を行って書き換えを実行する。図17は、第4の態様に係る電気泳動パネルBのブロック図である。この電気泳動パネルBは、各列毎にTFT105が設けられている点、および走査線駆動回路130Bが総ての走査線信号Y1〜Ymを同時にアクティブとできるようになっている点を除いて、図3に示す電気泳動パネルAと同様に構成されている。   Next, in the fourth mode, all the pixels are reset at the same time, and thereafter, a normal writing operation is performed to perform rewriting. FIG. 17 is a block diagram of the electrophoresis panel B according to the fourth aspect. The electrophoretic panel B has a TFT 105 provided for each column, and the scanning line driving circuit 130B can simultaneously activate all the scanning line signals Y1 to Ym. The configuration is the same as the electrophoresis panel A shown in FIG.

図17において、各TFT105のソース電極にはリセット電圧Vrestが供給される。各TFT105のゲート電極にはリセットタイミング信号Crが供給される。さらに、各TFT105のドレイン電極は各データ線102に接続されている。リセットタイミング信号Crがアクティブになると、総てのTFT105が同時にオン状態となって、リセット電圧Vrestが各データ線102に供給される。一方、走査線駆動回路130Bは、リセットタイミング信号Crがアクティブになると、総ての走査線信号Y1〜Ymを同時にアクティブにする。したがって、リセットタイミング信号Crのアクティブ期間に、総ての画素電極104にリセット電圧Vrestが書き込まれる。これにより、総ての画素が同時にリセットされる。   In FIG. 17, the reset voltage Vrest is supplied to the source electrode of each TFT 105. A reset timing signal Cr is supplied to the gate electrode of each TFT 105. Further, the drain electrode of each TFT 105 is connected to each data line 102. When the reset timing signal Cr becomes active, all the TFTs 105 are simultaneously turned on, and the reset voltage Vrest is supplied to each data line 102. On the other hand, when the reset timing signal Cr becomes active, the scanning line driving circuit 130B activates all the scanning line signals Y1 to Ym simultaneously. Therefore, the reset voltage Vrest is written to all the pixel electrodes 104 during the active period of the reset timing signal Cr. Thereby, all the pixels are simultaneously reset.

なお、この場合にTFT105の各ソース電極を接地しておき、共通電極電圧Vcomとして接地電位を基準として初期化するのに十分な正極性の電圧を給電するようにしてもよい。すなわち、画素電極104と共通電極201とのうちいずれか一方の電位を基準として、他方の電極に初期化するのに十分な電圧を印加すればよい。なお、共通電極201を分割して複数の分割電極(例えば、上半分と下半分)を設けておき、書き換えるべき画像領域が属する分割電極に初期化するための電圧を給電するようにしてもよい。   In this case, each source electrode of the TFT 105 may be grounded, and a positive voltage sufficient to initialize the common electrode voltage Vcom with reference to the ground potential may be supplied. That is, a voltage sufficient to initialize the other electrode may be applied with respect to the potential of either one of the pixel electrode 104 and the common electrode 201. The common electrode 201 may be divided to provide a plurality of divided electrodes (for example, an upper half and a lower half), and a voltage for initialization may be supplied to the divided electrode to which the image region to be rewritten belongs. .

<2:第2実施形態>
<2−1:第2実施形態の概要>
上述した第1実施形態では、画面を書き換える際には、図18の右側に示すリセット動作を行った後、図18の中央に示す書き込み動作を行い、表示画面を更新していた。この場合、電気泳動粒子3の空間的な状態は一旦初期化される。例えば、分散媒2が黒色に着色されており、電気泳動粒子3が白色であるとすれば、表示を更新する際に、画面全体が暗転(黒)することになる。人の視覚は短時間の変化を検知することができないので、リセット動作に要する期間が短ければ、次々と画面を更新することによって、動画を表示することも可能である。
<2: Second Embodiment>
<2-1: Overview of Second Embodiment>
In the first embodiment described above, when the screen is rewritten, after performing the reset operation shown on the right side of FIG. 18, the write operation shown in the center of FIG. 18 is performed to update the display screen. In this case, the spatial state of the electrophoretic particles 3 is initialized once. For example, if the dispersion medium 2 is colored black and the electrophoretic particles 3 are white, the entire screen is darkened (black) when the display is updated. Since human vision cannot detect short-term changes, if the period required for the reset operation is short, it is possible to display a moving image by updating the screen one after another.

しかしながら、分散系1の物理的な性質によっては、リセット動作に長い時間を必要とし、電気泳動粒子3の初期化に伴う輝度変化が人に検知されることもある。   However, depending on the physical properties of the dispersion system 1, a long time may be required for the reset operation, and a change in luminance associated with the initialization of the electrophoretic particles 3 may be detected by a person.

そこで、第2実施形態の電気泳動表示装置は、第1に、次に表示すべき階調に対応する電気泳動粒子の平均位置と、現在表示中の階調に対応する電気泳動粒子の平均位置との差分を算出し、第2に差分に相当する時間、電極間に一定電圧を印加するようにしている。例えば、現在の階調が50%であり、これを75%の階調に変化させる場合を想定する。図18の中央に示すように電気泳動粒子3の平均的な位置が分散系1の厚さ方向の約1/2にあると、表示階調は50%になる。この階調を75%に変化させるためには、図18右側に示すように電気泳動粒子3の平均的な位置を厚さ方向に約3/4まで移動させる必要がある。そこで、次に表示すべき階調と現在の階調との差分に応じた期間だけ画素電極104に一定電圧を印加する。これにより、電気泳動粒子3は表示階調に応じた位置まで移動するから、表示画面の更新が可能となる。リセット動作を行うことなく画面の更新が可能となる点は、動画を表示する場合に重要である。   Therefore, in the electrophoretic display device of the second embodiment, first, the average position of the electrophoretic particles corresponding to the gradation to be displayed next, and the average position of the electrophoretic particles corresponding to the gradation currently being displayed. And second, a constant voltage is applied between the electrodes for a time corresponding to the difference. For example, it is assumed that the current gradation is 50% and is changed to 75% gradation. As shown in the center of FIG. 18, when the average position of the electrophoretic particles 3 is about ½ of the thickness direction of the dispersion 1, the display gradation is 50%. In order to change this gradation to 75%, it is necessary to move the average position of the electrophoretic particles 3 to about 3/4 in the thickness direction as shown on the right side of FIG. Therefore, a constant voltage is applied to the pixel electrode 104 for a period corresponding to the difference between the gradation to be displayed next and the current gradation. Thereby, since the electrophoretic particles 3 move to a position corresponding to the display gradation, the display screen can be updated. The point that the screen can be updated without performing the reset operation is important when displaying a moving image.

<2−2:電気泳動表示装置の構成>
第2実施形態の電気泳動表示装置は、画像信号処理回路300Aの替わりに画像信号処理回路301Aを用いる点、データ線駆動回路140AにおいてPWM回路145の替わりにPWM回路145Aを用いる点を除いて、図3に示す第1実施形態の電気泳動表示装置と同様に構成されている。
<2−2−1:画像信号処理回路>
図19は画像信号処理回路301Aの構成を示すブロック図である。この図に示すように、画像信号処理回路300Aは、A/D変換器310、補正部320、および演算部330を備えている。外部から供給される画像信号VIDはA/D変換器310を介して入力画像データDinに変換される。補正部320はROM等を有している。補正部320は、入力画像データDinにガンマ補正等の補正処理を施して、画像データDvを生成する。
<2-2: Configuration of electrophoretic display device>
In the electrophoretic display device of the second embodiment, except that the image signal processing circuit 301A is used instead of the image signal processing circuit 300A, and the PWM circuit 145A is used instead of the PWM circuit 145 in the data line driving circuit 140A, The configuration is the same as the electrophoretic display device of the first embodiment shown in FIG.
<2-2-1: Image signal processing circuit>
FIG. 19 is a block diagram showing the configuration of the image signal processing circuit 301A. As shown in this figure, the image signal processing circuit 300A includes an A / D converter 310, a correction unit 320, and a calculation unit 330. An image signal VID supplied from the outside is converted into input image data Din via an A / D converter 310. The correction unit 320 has a ROM or the like. The correction unit 320 performs correction processing such as gamma correction on the input image data Din to generate image data Dv.

次に、演算部330は、メモリ331と減算器332と備えている。画像データDvは減算器332の一方の入力端子とメモリ331とに供給される。メモリ331は、第1フィールドメモリ331Aと第2フィールドメモリ331Bとを備えている。第1フィールドメモリ331Aは、奇数フィールドで書込動作を行う一方、偶数フィールドで読出動作を行う。第2フィールドメモリ331Bは、奇数フィールドで読出動作を行う一方、偶数フィールドで書込動作を行う。このメモリ331によって画像データDvは1フィールド遅延される。遅延された画像データDvは、遅延画像データDv'として減算器332の他方の入力端子に供給される。減算器332は、画像データDvから遅延画像データDv'を減算して差分画像データDdを生成し、これを出力する。この差分画像データDdのMSBは符号ビットとなっており、そのデジットが「0」のとき正を、「1」のとき負を示すようになっている。   Next, the arithmetic unit 330 includes a memory 331 and a subtracter 332. The image data Dv is supplied to one input terminal of the subtracter 332 and the memory 331. The memory 331 includes a first field memory 331A and a second field memory 331B. The first field memory 331A performs a write operation in an odd field while performing a read operation in an even field. The second field memory 331B performs a read operation in the odd field, while performing a write operation in the even field. This memory 331 delays the image data Dv by one field. The delayed image data Dv is supplied to the other input terminal of the subtractor 332 as delayed image data Dv ′. The subtractor 332 generates difference image data Dd by subtracting the delayed image data Dv ′ from the image data Dv, and outputs this. The MSB of the difference image data Dd is a sign bit, and indicates positive when the digit is “0” and negative when it is “1”.

なお、最初のフィールドにあっては、遅延画像データDv'が存在しないので、減算器332の他方の入力端子には、データ値が'0'となるダミーデータが供給されるようになっている。したがって、最初のフィールドでは、画像信号処理回路301Aは、画像データDvを差分画像データDdとして出力する。   In the first field, since there is no delayed image data Dv ′, the other input terminal of the subtracter 332 is supplied with dummy data having a data value of “0”. . Therefore, in the first field, the image signal processing circuit 301A outputs the image data Dv as the difference image data Dd.

ここで、遅延画像データDv'を現在の表示階調とすれば、画像データDvは次に表示すべき階調に相当する。したがって、差分画像データDdは現在の階調と次に表示すべき階調の差分に応じたデータとなる。差分画像データDdは、画像データDの替わりにデータ線駆動回路140Aに供給される。   Here, if the delayed image data Dv ′ is the current display gradation, the image data Dv corresponds to the gradation to be displayed next. Therefore, the difference image data Dd is data corresponding to the difference between the current gradation and the gradation to be displayed next. The difference image data Dd is supplied to the data line driving circuit 140A instead of the image data D.

<2−2−2:PWM回路>
図20は、PWM回路145Aの構成を示すブロック図である。PWM回路145Aが図8に示すPWM回路145と相違するのは、データDb1〜Dbnを最上位ビットと他のビットとに分けて処理する点である。PWM回路145Aにおいては、データDb1〜Dbnの最上位ビットが選択信号Msとして選択回路1453Aに供給される。また、データDb1〜Dbnから最上位ビットを除いたものは、比較器1451に供給される。比較器1451は下位ビットとカウントデータCNTを比較して比較信号CSを生成する。
<2-2-2: PWM circuit>
FIG. 20 is a block diagram showing a configuration of the PWM circuit 145A. The PWM circuit 145A differs from the PWM circuit 145 shown in FIG. 8 in that the data Db1 to Dbn are processed by dividing them into the most significant bit and other bits. In the PWM circuit 145A, the most significant bit of the data Db1 to Dbn is supplied to the selection circuit 1453A as the selection signal Ms. Data obtained by removing the most significant bit from the data Db1 to Dbn is supplied to the comparator 1451. The comparator 1451 compares the lower bit with the count data CNT to generate a comparison signal CS.

また、選択回路1453Aは、PWM信号W1〜Wn、リセットタイミング信号Cr、および選択信号Msに基づいて、共通電極電圧Vcom、印加電圧+Va、−Vaおよびリセット電圧Vrestの中から所定の電圧を選択して出力する。   The selection circuit 1453A selects a predetermined voltage from the common electrode voltage Vcom, applied voltage + Va, −Va, and reset voltage Vrest based on the PWM signals W1 to Wn, the reset timing signal Cr, and the selection signal Ms. Output.

選択条件は以下の通りである。第1に、選択回路1453Aは、リセットタイミング信号Crがアクティブ(Hレベル)のときにリセット電圧Vrestを選択する。第2に、選択回路1453Aは、リセットタイミング信号Crが非アクティブ(Lレベル)かつPWM信号がアクティブ(Hレベル)かつ選択信号MsがHレベルのとき、印加電圧+Vaを選択する。第3に、選択回路1453Aは、リセットタイミング信号Crが非アクティブ(Lレベル)かつPWM信号がアクティブ(Hレベル)かつ選択信号MsがLレベルのとき、印加電圧−Vaを選択する。第4に、選択回路1453Aは、リセットタイミング信号Crが非アクティブ(Lレベル)かつPWM信号が非アクティブ(Lレベル)のときに共通電極電圧Vcomを選択する。   The selection conditions are as follows. First, the selection circuit 1453A selects the reset voltage Vrest when the reset timing signal Cr is active (H level). Second, the selection circuit 1453A selects the applied voltage + Va when the reset timing signal Cr is inactive (L level), the PWM signal is active (H level), and the selection signal Ms is H level. Third, the selection circuit 1453A selects the applied voltage −Va when the reset timing signal Cr is inactive (L level), the PWM signal is active (H level), and the selection signal Ms is L level. Fourth, the selection circuit 1453A selects the common electrode voltage Vcom when the reset timing signal Cr is inactive (L level) and the PWM signal is inactive (L level).

第1実施形態と異なり、選択回路1453Aにおいて、選択信号Msに基づいて印加電圧+Vaと−Vaを選択したのは、以下の理由による。第1実施形態では、画像を更新する場合、画素電極104にリセット電圧Vrestを印加して、電気泳動粒子3を画素電極104に引き寄せた。このため、書込期間Twにおいては、電気泳動粒子3を画素電極104側からから共通電極201側へ移動させればよかった。つまり、書込期間Twにおける電気泳動粒子3の移動方向は一方向に限られていた。これに対して、第2実施形態では、差分画像データDdに基づいて電気泳動粒子3の位置を制御するため、電気泳動粒子3を両方向に移動させる必要がある。そこで、選択信号Msに基づいて、共通電極電圧Vcomを基準として正極性の電圧+Vaと負極性の電圧−Vaとを選択できるようにしたのである。   Unlike the first embodiment, the selection circuit 1453A selects the applied voltages + Va and −Va based on the selection signal Ms for the following reason. In the first embodiment, when updating an image, the reset voltage Vrest is applied to the pixel electrode 104 to attract the electrophoretic particles 3 to the pixel electrode 104. For this reason, in the writing period Tw, the electrophoretic particles 3 may be moved from the pixel electrode 104 side to the common electrode 201 side. That is, the moving direction of the electrophoretic particles 3 in the writing period Tw is limited to one direction. On the other hand, in the second embodiment, since the position of the electrophoretic particle 3 is controlled based on the difference image data Dd, it is necessary to move the electrophoretic particle 3 in both directions. Therefore, based on the selection signal Ms, the positive voltage + Va and the negative voltage −Va can be selected based on the common electrode voltage Vcom.

<2−3:電気泳動表示装置の動作>
次に、電気泳動表示装置の動作について説明する。図21は電気泳動表示装置の全体動作を示すタイミングチャートである。この図を参照しつつ、動作の概要を説明する。
<2-3: Operation of electrophoretic display device>
Next, the operation of the electrophoretic display device will be described. FIG. 21 is a timing chart showing the overall operation of the electrophoretic display device. The outline of the operation will be described with reference to this figure.

まず、時刻t0において、電気泳動表示装置の電源がオフ状態からオン状態に切り替わると、画像信号処理回路301A、タイミングジェネレータ400Aおよび電気泳動表示パネルAに電源が給電される。そして、所定期間が経過し回路動作が安定した時刻t1において、タイミングジェネレータ400Aは、リセットタイミング信号Crを1フィールド期間アクティブにする。このリセット期間Trにあっては、データ線駆動回路140Aはリセット電圧Vrestを各データ線102に出力する。また、走査線駆動回路130が各走査線101を順次選択する。これにより、総ての画素電極104にリセット電圧Vrestが書き込まれると、電気泳動粒子3が画素電極104側に移動する。つまり、電気泳動粒子3の空間的な状態が初期化される。   First, when the power source of the electrophoretic display device is switched from the off state to the on state at time t0, power is supplied to the image signal processing circuit 301A, the timing generator 400A, and the electrophoretic display panel A. The timing generator 400A activates the reset timing signal Cr for one field period at time t1 when the predetermined period has elapsed and the circuit operation is stable. In the reset period Tr, the data line driving circuit 140A outputs the reset voltage Vrest to each data line 102. Further, the scanning line driving circuit 130 sequentially selects each scanning line 101. Thus, when the reset voltage Vrest is written to all the pixel electrodes 104, the electrophoretic particles 3 move to the pixel electrode 104 side. That is, the spatial state of the electrophoretic particles 3 is initialized.

次に、時刻t2に至ると、書込期間Twが開始する。この書込期間Twにあっては、画像信号処理回路300Aは差分画像データDdを出力する。各画素電極104には表示中の階調と次に表示すべき階調との差に応じた時間だけ印加電圧+Vaまたは−Vaが書き込まれる。ただし、最初のフィールド(時刻t2から時刻t3まで)にあっては、画像データDvが差分画像データDdとしてデータ線駆動回路140Aに供給されるから、表示すべき階調に応じた期間だけ印加電圧+Vaが各画素電極104に書き込まれることになる。もっとも、リセット動作によって、表示階調は0%(あるいは100%)になっているから、基本的な機能に着目すれば、最初のフィールドにあっても、表示中の階調と次に表示すべき階調との差分に応じた期間だけ印加電圧+Vaを書き込んでいるといえる。   Next, when the time t2 is reached, the writing period Tw starts. In the writing period Tw, the image signal processing circuit 300A outputs the difference image data Dd. The applied voltage + Va or −Va is written in each pixel electrode 104 for a time corresponding to the difference between the gradation being displayed and the gradation to be displayed next. However, in the first field (from time t2 to time t3), the image data Dv is supplied as the differential image data Dd to the data line driving circuit 140A, so that the applied voltage is applied only during the period corresponding to the gradation to be displayed. + Va is written to each pixel electrode 104. However, since the display gradation is 0% (or 100%) by the reset operation, if attention is paid to the basic function, the gradation being displayed and the next display are displayed even in the first field. It can be said that the applied voltage + Va is written for a period corresponding to the difference from the power gradation.

<2−3−1:書込動作>
次に、書込動作について詳細に説明する。図22は書込動作における電気泳動表示装置のタイミングチャートである。ここでは、i行(i番目の走査線)・j列(j番目のデータ線)の画素における書込動作を説明する。他の画素においても同様の書き込みがなされることは勿論である。この例では、直前のフィールドにおいて画素Pijは100%の階調レベルを表示したものとする。くわえて、現在のフィールドで表示すべき階調が50%の場合を実線で、0%の場合を一点鎖線で示す。
<2-3-1: Write operation>
Next, the write operation will be described in detail. FIG. 22 is a timing chart of the electrophoretic display device in the writing operation. Here, the writing operation in the pixels of i rows (i th scanning line) and j columns (j th data line) will be described. Of course, similar writing is performed in other pixels. In this example, it is assumed that the pixel Pij displays a gradation level of 100% in the immediately preceding field. In addition, a solid line indicates a case where the gradation to be displayed in the current field is 50%, and a dashed line indicates a case where the gradation is 0%.

j番目のデータ線102に供給されるデータ線信号Xjの電圧は、図22に示す差分電圧印加期間Tdvにおいて印加電圧+Vaまたは−Vaとなる。現在のフィールドで表示すべき階調が50%であれば、直前のフィールドの階調より50%減少している。このため、図22に示すように差分電圧印加期間Tdvでは印加電圧−Vaが選択される。一方、無バイアス期間TdbはPWM信号Wjが非アクティブとなる期間である。   The voltage of the data line signal Xj supplied to the jth data line 102 becomes the applied voltage + Va or −Va in the differential voltage application period Tdv shown in FIG. If the gradation to be displayed in the current field is 50%, it is reduced by 50% from the gradation of the previous field. For this reason, as shown in FIG. 22, the applied voltage −Va is selected in the differential voltage application period Tdv. On the other hand, the non-bias period Tdb is a period during which the PWM signal Wj is inactive.

また、i番目の走査線101に供給される走査線信号Yiはi番目の水平走査期間においてアクティブとなる。画素Pijを構成するTFT103は当該水平走査期間においてオン状態となる。画素Pijの画素電極104には、時刻T1から時刻T3までのデータ線信号Xjが取り込まれる。すなわち、この例ではある走査線のある選択期間において、画素電極104に印加電圧−Vaを書き込んでから、共通電極電圧Vcomを書き込むまでの動作が終了する。
なお、画像保持動作は第1実施形態を同様のため、説明を省略する。
Further, the scanning line signal Yi supplied to the i-th scanning line 101 becomes active during the i-th horizontal scanning period. The TFT 103 constituting the pixel Pij is turned on during the horizontal scanning period. The data line signal Xj from time T1 to time T3 is taken into the pixel electrode 104 of the pixel Pij. That is, in this example, the operation from writing the applied voltage −Va to the pixel electrode 104 to writing the common electrode voltage Vcom is completed in a certain selection period of a certain scanning line.
Since the image holding operation is the same as that in the first embodiment, description thereof is omitted.

<3:第3実施形態>
次に、第3実施形態に係る電気泳動表示装置について説明する。第1実施形態の電気泳動表示装置にあっては、第1に、画素電極104に表示階調に応じた期間だけ印加電圧Vaを印加して、階調に応じた距離だけ電気泳動粒子3を移動させ、第2に、画素電極104に共通電極電圧Vcomを印加して電気泳動粒子3にクーロン力を作用させないようにした。また、分散媒2の粘性抵抗が小さい場合には、共通電極電圧Vcomを印加した後も電気泳動粒子3が惰性で泳動するため、画像信号処理回路300Aにおいて、惰性による泳動を見込んで画像データDを生成していた。
<3: Third embodiment>
Next, an electrophoretic display device according to a third embodiment will be described. In the electrophoretic display device of the first embodiment, first, the applied voltage Va is applied to the pixel electrode 104 only for a period corresponding to the display gradation, and the electrophoretic particles 3 are applied for a distance corresponding to the gradation. Second, the common electrode voltage Vcom is applied to the pixel electrode 104 so as not to apply the Coulomb force to the electrophoretic particles 3. When the dispersion medium 2 has a small viscous resistance, the electrophoretic particles 3 migrate by inertia even after the common electrode voltage Vcom is applied. Therefore, the image data D is expected in the image signal processing circuit 300A in anticipation of inertia. Was generated.

しかしながら、分散媒2の粘性抵抗の値によっては、電気泳動粒子3の運度エネルギーを減衰させるのに長時間を要する場合もある。上述した例では電気泳動粒子3が画素電極104から共通電極201に向けて泳動するから、粘性抵抗が極端に小さいと表示画面が次第に明るくなり、やがてある明るさに落ち着くことになる。   However, depending on the value of the viscous resistance of the dispersion medium 2, it may take a long time to attenuate the mobility energy of the electrophoretic particles 3. In the above-described example, since the electrophoretic particles 3 migrate from the pixel electrode 104 toward the common electrode 201, if the viscous resistance is extremely small, the display screen gradually becomes brighter and settles to a certain brightness.

第3実施形態は、このような表示画面の明るさの変動を防止できる電気泳動表示装置を提供するものである。第3実施形態の電気泳動表示装置は、画像信号処理回路300Aの替わりに画像信号処理回路300Bを用いる点、データ線駆動回路140Aの替わりにデータ線駆動回路140Bを用いる点を除いて、図3に示す第1実施形態の電気泳動表示装置と同様に構成されている。   The third embodiment provides an electrophoretic display device that can prevent such fluctuations in the brightness of the display screen. The electrophoretic display device of the third embodiment is similar to that shown in FIG. 3 except that the image signal processing circuit 300B is used instead of the image signal processing circuit 300A and the data line driving circuit 140B is used instead of the data line driving circuit 140A. The same configuration as the electrophoretic display device of the first embodiment shown in FIG.

<3−1:画像信号処理回路>
まず、画像信号処理回路300Bについて説明する。図23は画像信号処理回路300Bのブロック図であり、図24はその出力データのタイミングチャートである。
<3-1: Image signal processing circuit>
First, the image signal processing circuit 300B will be described. FIG. 23 is a block diagram of the image signal processing circuit 300B, and FIG. 24 is a timing chart of the output data.

図23に示すように画像信号処理回路300Bは、A/D変換器310、補正部320、制動データ生成部330、および選択部340を備えている。A/D変換器310は画像信号VIDをアナログ信号からデジタル信号に変換して入力画像データDinを出力する。補正部320は、ROM等を有しており、入力画像データDinにガンマ補正等の補正処理を施して画像データDを生成する。   As shown in FIG. 23, the image signal processing circuit 300B includes an A / D converter 310, a correction unit 320, a braking data generation unit 330, and a selection unit 340. The A / D converter 310 converts the image signal VID from an analog signal to a digital signal and outputs input image data Din. The correction unit 320 includes a ROM or the like, and generates image data D by performing correction processing such as gamma correction on the input image data Din.

制動データ生成部330は、その内部にテーブルを有している。このテーブルは、制動データDsのデータ値を画像データDの取り得るデータ値と対応付けて記憶する。制動データ生成部330は、画像データDをアドレスとして当該テーブルにアクセスして制動データDsを得る。なお、テーブルは、RAMやROM等の記憶回路を含む。ここで、制動データDsは、電気泳動粒子3の運動を減衰させるために用いられる。制動データDsは、制動電圧印加期間Tsに対応する。   The braking data generation unit 330 has a table therein. This table stores the data value of the braking data Ds in association with the data value that the image data D can take. The braking data generation unit 330 accesses the table using the image data D as an address to obtain the braking data Ds. The table includes a storage circuit such as a RAM or a ROM. Here, the braking data Ds is used to attenuate the movement of the electrophoretic particles 3. The braking data Ds corresponds to the braking voltage application period Ts.

電気泳動粒子3には、印加電圧Va応じた電界によってクーロン力が与えられる。電圧印加期間Tvにおいて、電気泳動粒子3はクーロン力によって加速され泳動する。この後、分散系1に電界を付与することを停止しても、電気泳動粒子3は惰性による運動を続ける。その運動を減衰させるには、第1に逆向きの電界を印加する必要がある。第2に逆向きの電界を印加すべき期間は、電気泳動粒子3の運動エネルギー、換言すれば表示すべき階調に応じて定まる。そこで、本実施形態にあっては、分散媒2の粘性抵抗等を考慮した制動データDsを予め生成し、これを画像データDの値に対応付けてテーブルに予め記憶しておき、画像データDに基づいて制動データDsをテーブルから読み出す。   The electrophoretic particles 3 are given a Coulomb force by an electric field corresponding to the applied voltage Va. In the voltage application period Tv, the electrophoretic particles 3 are accelerated and migrated by the Coulomb force. Thereafter, even if the application of the electric field to the dispersion system 1 is stopped, the electrophoretic particles 3 continue to move due to inertia. In order to attenuate the movement, first, it is necessary to apply a reverse electric field. Secondly, the period in which the reverse electric field is to be applied is determined according to the kinetic energy of the electrophoretic particles 3, in other words, the gradation to be displayed. Therefore, in the present embodiment, braking data Ds considering the viscous resistance of the dispersion medium 2 and the like is generated in advance, and this is associated with the value of the image data D and stored in advance in the table. The braking data Ds is read from the table based on the above.

次に、選択部340は、図24に示すように書込期間にあっては、画像データDと制動データDsを多重した多重データDmを出力する。この例において、画像データDは6ビット、制動データDsは6ビットである。多重データDmは12ビットのデータである。また、多重データDmは、MSBから6ビットが画像データD、LSBから6ビットが制動データDsとなる。   Next, as shown in FIG. 24, the selection unit 340 outputs multiplexed data Dm obtained by multiplexing the image data D and the braking data Ds during the writing period. In this example, the image data D is 6 bits and the braking data Ds is 6 bits. The multiplexed data Dm is 12-bit data. In the multiplexed data Dm, 6 bits from the MSB are image data D, and 6 bits from the LSB are braking data Ds.

<3−2:データ線駆動回路>
次に、データ線駆動回路140Bについて説明する。データ線駆動回路140BはPWM回路145Bの構成を除いて第1実施形態のデータ線駆動回路140Aと同様に構成されている。
<3-2: Data line driving circuit>
Next, the data line driving circuit 140B will be described. The data line driving circuit 140B is configured similarly to the data line driving circuit 140A of the first embodiment except for the configuration of the PWM circuit 145B.

図25は、第3実施形態に用いるPWM回路145Bのブロック図であり、図26はそのタイミングチャートである。図25に示すように、このPWM回路145Bは、各単位回路R1〜Rnを備える。各単位回路R1〜Rnは、比較器1454とSRラッチ1455が追加された点、および選択回路1453の替わりに選択回路1456を用いる点で、図8に示す第1実施形態のPWM回路145と相違する。   FIG. 25 is a block diagram of a PWM circuit 145B used in the third embodiment, and FIG. 26 is a timing chart thereof. As shown in FIG. 25, the PWM circuit 145B includes unit circuits R1 to Rn. Each of the unit circuits R1 to Rn is different from the PWM circuit 145 of the first embodiment shown in FIG. 8 in that a comparator 1454 and an SR latch 1455 are added and a selection circuit 1456 is used instead of the selection circuit 1453. To do.

各単位回路R1〜Rnを構成する比較器1451には、多重データDmの上位ビットから構成される画像データDが供給される一方、比較器1454にはその下位ビットから構成される制動データDsが供給される。比較器1454は、比較信号CS'を生成する。比較信号CS'はカウントデータCNTと制動データDsとが一致したときにアクティブ(Hレベル)となる。   The comparator 1451 constituting each of the unit circuits R1 to Rn is supplied with the image data D composed of the upper bits of the multiplexed data Dm, while the comparator 1454 receives the braking data Ds composed of the lower bits. Supplied. The comparator 1454 generates a comparison signal CS ′. The comparison signal CS ′ becomes active (H level) when the count data CNT and the braking data Ds match.

次に、各SRラッチ1455は、立ち下りエッジで出力レベルをセットし(Hレベル)、立ち上がりエッジでリセットする(Lレベル)。また、セット端子には各SRラッチ1452の出力信号たるPWM信号W1〜Wnが供給され、リセット端子には比較信号CS'が供給される。各SRラッチ1455の出力信号は、制動信号W1'〜Wn'として選択回路1456に供給される。   Next, each SR latch 1455 sets the output level at the falling edge (H level) and resets at the rising edge (L level). Further, PWM signals W1 to Wn as output signals of the SR latches 1452 are supplied to the set terminal, and a comparison signal CS ′ is supplied to the reset terminal. The output signal of each SR latch 1455 is supplied to the selection circuit 1456 as the braking signals W1 ′ to Wn ′.

次に、各選択回路1456は、リセットタイミング信号Cr、PWM信号W1〜Wnおよび制動信号W1'〜Wn'に基づいて、リセット電圧Vrest、印加電圧Va、制動電圧Vsおよび共通電極電圧Vcomの中から所定の電圧を選択して出力する。その選択条件は以下の通りである。   Next, each selection circuit 1456 selects the reset voltage Vrest, the applied voltage Va, the braking voltage Vs, and the common electrode voltage Vcom based on the reset timing signal Cr, the PWM signals W1 to Wn, and the braking signals W1 ′ to Wn ′. A predetermined voltage is selected and output. The selection conditions are as follows.

第1に、選択回路1456は、リセットタイミング信号Crがアクティブ(Hレベル)のときにリセット電圧Vrestを選択する。第2に、選択回路1456は、リセットタイミング信号Crが非アクティブ(Lレベル)かつPWM信号がアクティブ(Hレベル)のときに印加電圧Vaを選択する。第3に、選択回路1456は、リセットタイミング信号Crが非アクティブ(Lレベル)かつ制動信号がアクティブ(Hレベル)のときに制動電圧Vsを選択する。第4に、選択回路1456は、リセットタイミング信号Cr、PWM信号および制動信号が非アクティブ(Lレベル)のときに共通電極電圧Vcomを選択する。   First, the selection circuit 1456 selects the reset voltage Vrest when the reset timing signal Cr is active (H level). Second, the selection circuit 1456 selects the applied voltage Va when the reset timing signal Cr is inactive (L level) and the PWM signal is active (H level). Third, the selection circuit 1456 selects the braking voltage Vs when the reset timing signal Cr is inactive (L level) and the braking signal is active (H level). Fourth, the selection circuit 1456 selects the common electrode voltage Vcom when the reset timing signal Cr, the PWM signal, and the braking signal are inactive (L level).

ここで、j番目の単位回路Rjの動作を図26に示すタイミングチャートを参照して、具体的に説明する。なお、この例では、ある水平走査期間において、リセットタイミング信号Crは非アクティブになっており、また、線順次の画像データDbjは画像データDと制動データDsとを含む。この例の画像データDが指示する階調値は「32」である。また、この例の制動データDsが指示する値は「48」である。この図に示すように、PWM信号Wjは、水平走査期間の開始からカウントデータCNTの値が「32」になるまでの期間、Hレベルとなる(時刻t20から時刻t21までの期間)。   Here, the operation of the j-th unit circuit Rj will be specifically described with reference to the timing chart shown in FIG. In this example, the reset timing signal Cr is inactive during a certain horizontal scanning period, and the line sequential image data Dbj includes image data D and braking data Ds. The gradation value indicated by the image data D in this example is “32”. Further, the value indicated by the braking data Ds in this example is “48”. As shown in this figure, the PWM signal Wj becomes H level during the period from the start of the horizontal scanning period until the value of the count data CNT becomes “32” (period from time t20 to time t21).

SRラッチ1455はPWM信号Wjの立ち下りエッジでトリガされるので、時刻t21において制動信号Wj'はLレベルからHレベルへ遷移する。そして、時刻t22に至ると、カウントデータCNTの値が「48」になり、カウントデータCNTの値は制動データDsの値と一致する。このとき、比較信号CS'がLレベルからHレベルへ遷移し、この立ち上がりエッジに同期して制動信号Wj'がHレベルからLレベルへ遷移する。   Since SR latch 1455 is triggered by the falling edge of PWM signal Wj, braking signal Wj ′ transitions from the L level to the H level at time t21. Then, at time t22, the value of the count data CNT becomes “48”, and the value of the count data CNT matches the value of the braking data Ds. At this time, the comparison signal CS ′ transitions from the L level to the H level, and the braking signal Wj ′ transitions from the H level to the L level in synchronization with the rising edge.

上述したように選択回路1455は、PWM信号WjがHレベルとなる期間において印加電圧Vaを選択し、制動信号Wj'がHレベルとなる期間において制動電圧Vsを選択し、これらの信号がLレベル期間あっては共通電極電圧Vcomを選択出力する。このため、データ線信号Xjの電圧は、図26に示すように、時刻t20から時刻t21までの期間において印加電圧Vaとなり、時刻t21から時刻t22までの期間において制動電圧Vsとなり、さらに、時刻t22から当該水平走査期間が終了するまで共通電極電圧Vcomとなる。このようにして生成されたデータ線信号X1〜Xnは、各データ線102に供給される。そして、データ線信号X1〜Xnは、走査線信号Y1〜Ymに同期して画素電極104に印加される。   As described above, the selection circuit 1455 selects the applied voltage Va during the period in which the PWM signal Wj is at the H level, selects the braking voltage Vs during the period in which the braking signal Wj ′ is at the H level, and these signals are at the L level. During the period, the common electrode voltage Vcom is selectively output. Therefore, as shown in FIG. 26, the voltage of the data line signal Xj becomes the applied voltage Va in the period from time t20 to time t21, becomes the braking voltage Vs in the period from time t21 to time t22, and further, at time t22. Until the end of the horizontal scanning period until the end of the horizontal scanning period. The data line signals X1 to Xn generated in this way are supplied to each data line 102. The data line signals X1 to Xn are applied to the pixel electrode 104 in synchronization with the scanning line signals Y1 to Ym.

<3−3:電気泳動表示装置の動作>
次に、第3実施形態に係る電気泳動表示装置の動作について説明する。この電気泳動表示装置は、リセット動作→書込動作→保持動作→書換動作(リセット動作および書込動作)といった順に動作する点では、図11を参照して説明した第1実施形態の電気泳動表示装置と同様である。ただし、第3実施形態に係る電気泳動表示装置の動作は、書込動作(書換動作中のものを含む)中に、制動電圧Vsを所定期間だけ画素電極104に印加する工程が加えられている点で、第1実施形態に係る電気泳動表示装置の動作と相違する。以下、相違点である書込動作の詳細について説明する。
<3-3: Operation of the electrophoretic display device>
Next, the operation of the electrophoretic display device according to the third embodiment will be described. This electrophoretic display device operates in the order of reset operation → write operation → hold operation → rewrite operation (reset operation and write operation) in the electrophoretic display of the first embodiment described with reference to FIG. It is the same as the device. However, the operation of the electrophoretic display device according to the third embodiment includes a step of applying the braking voltage Vs to the pixel electrode 104 for a predetermined period during the write operation (including the rewrite operation). This is different from the operation of the electrophoretic display device according to the first embodiment. Hereinafter, the details of the writing operation as a difference will be described.

図26は書込動作における電気泳動表示装置のタイミングチャートである。ここでは、i行j列の画素Pijにおける書込動作を説明する。他の画素においても同様の書込動作がなされる。
データ線信号Xjはj番目のデータ線102に供給される。データ線信号Xjの電圧は、図26に示すように、電圧印加期間Tvにおいて印加電圧Vaとなる。電圧印加期間Tvは時刻T1から時刻T2までの期間である。データ線信号Xjの電圧は、制動電圧印加期間Tsにおいて制動電圧Vsとなる。制動電圧印加期間Tsは時刻T2から時刻T3までの期間である。データ線信号Xjの電圧は、無バイアス期間Tbにおいて共通電極電圧Vcomとなる。無バイアス期間Tbは時刻T3から時刻T4までの期間である。
FIG. 26 is a timing chart of the electrophoretic display device in the writing operation. Here, the writing operation in the pixel Pij in i row and j column will be described. A similar writing operation is performed in other pixels.
The data line signal Xj is supplied to the jth data line 102. As shown in FIG. 26, the voltage of the data line signal Xj becomes the applied voltage Va in the voltage application period Tv. The voltage application period Tv is a period from time T1 to time T2. The voltage of the data line signal Xj becomes the braking voltage Vs in the braking voltage application period Ts. The braking voltage application period Ts is a period from time T2 to time T3. The voltage of the data line signal Xj becomes the common electrode voltage Vcom in the no-bias period Tb. The no-bias period Tb is a period from time T3 to time T4.

また、走査線信号Yiはi番目の走査線101に供給される。走査線信号Yiはi番目の水平走査期間においてアクティブとなる。このため、画素PijのTFT103は当該水平走査期間においてオン状態となり、画素Pijの画素電極104には、時刻T1から時刻T4まで期間において、データ線信号Xjが印加される。すなわち、この例ではある走査線のある選択期間において、第1に画素電極104に印加電圧Vaを書き込み、第2に画素電極104に制動電圧Vsを書き込み、第3に画素電極104に共通電極電圧Vcomを書き込む。   Further, the scanning line signal Yi is supplied to the i-th scanning line 101. The scanning line signal Yi becomes active during the i-th horizontal scanning period. Therefore, the TFT 103 of the pixel Pij is turned on in the horizontal scanning period, and the data line signal Xj is applied to the pixel electrode 104 of the pixel Pij in the period from time T1 to time T4. That is, in this example, in a certain selection period of a certain scanning line, first, the applied voltage Va is written to the pixel electrode 104, secondly, the braking voltage Vs is written to the pixel electrode 104, and thirdly, the common electrode voltage is applied to the pixel electrode 104. Write Vcom.

次に、画素Pijにおける電気泳動粒子3の挙動について考察する。この書込動作の前にはリセット動作が行われているから、時刻T1において、画素Pijの電気泳動粒子3は画素電極104側に総て位置している。このとき、画素電極104に印加電圧Vaが印加されると、画素電極104から共通電極201へ向けて電界が付与される。したがって、時刻T1から電気泳動粒子3は移動を開始し、輝度Iijは次第に高くなる。   Next, the behavior of the electrophoretic particles 3 in the pixel Pij will be considered. Since the reset operation is performed before this writing operation, the electrophoretic particles 3 of the pixels Pij are all located on the pixel electrode 104 side at time T1. At this time, when the applied voltage Va is applied to the pixel electrode 104, an electric field is applied from the pixel electrode 104 toward the common electrode 201. Therefore, the electrophoretic particle 3 starts moving from time T1, and the luminance Iij gradually increases.

そして、時刻T2に至ると、画素電極104に制動電圧Vsが印加される。制動電圧Vsの印加期間は、直前の印加電圧Vaの印加期間に応じて設定されている。また、制動電圧Vsの極性は共通電極電圧Vcomを基準として負極性のものである。これは、電圧印加期間Tvにおいて、電気泳動粒子3には画素電極104から共通電極201へ向けてのクーロン力が作用していたので、これを打ち消す方向に電界を付与する必要があるからである。   Then, at time T2, the braking voltage Vs is applied to the pixel electrode 104. The application period of the braking voltage Vs is set according to the application period of the immediately preceding application voltage Va. The polarity of the braking voltage Vs is negative with respect to the common electrode voltage Vcom. This is because, during the voltage application period Tv, the electrophoretic particles 3 are subjected to a Coulomb force from the pixel electrode 104 toward the common electrode 201, and thus it is necessary to apply an electric field in a direction to cancel this. .

この制動電圧Vsは、いわばブレーキとして電気泳動粒子3に作用する。制動電圧Vsは、電気泳動粒子3の運動方向とは逆方向のクーロン力を電気泳動粒子3に付与する。これにより、制動電圧印加期間Tsの終了時刻T3までに電気泳動粒子3は泳動を停止する。   The braking voltage Vs acts on the electrophoretic particles 3 as a brake. The braking voltage Vs gives the electrophoretic particles 3 a Coulomb force opposite to the direction of movement of the electrophoretic particles 3. As a result, the electrophoretic particles 3 stop moving by the end time T3 of the braking voltage application period Ts.

そして、時刻T3に至ると、画素電極104には共通電極電圧Vcomが印加される。すると、画素電極104と共通電極201との電圧が一致するから、画素容量に蓄積されていた電荷が放電される。これにより、TFT103をオフ状態にしても画素Pijには電界が全く発生しないことになるので、電気泳動粒子3の空間的な状態を保持することができる。   At time T3, the common electrode voltage Vcom is applied to the pixel electrode 104. Then, since the voltages of the pixel electrode 104 and the common electrode 201 match, the charge accumulated in the pixel capacitor is discharged. Thereby, even if the TFT 103 is turned off, no electric field is generated in the pixel Pij, so that the spatial state of the electrophoretic particles 3 can be maintained.

このように本実施形態の書込動作にあっては、まず、画素Pijの画素電極104に印加電圧Vaを表示すべき階調に応じた期間だけ書き込む。すると、電気泳動粒子3が移動する。さらに、画素Pijの画素電極104に制動電圧Vsを所定期間書き込む。すると、電気泳動粒子3の運動が減衰して電気泳動粒子3が停止する。したがって、分散媒2の粘性抵抗が小さい場合であっても、電気泳動粒子3の惰性による泳動距離を短くすることができる。この結果、輝度の変化がない安定した画像を短時間で表示させることが可能となる。   As described above, in the writing operation of the present embodiment, first, the applied voltage Va is written into the pixel electrode 104 of the pixel Pij for a period corresponding to the gradation to be displayed. Then, the electrophoretic particles 3 move. Further, the braking voltage Vs is written to the pixel electrode 104 of the pixel Pij for a predetermined period. Then, the movement of the electrophoretic particles 3 is attenuated and the electrophoretic particles 3 are stopped. Therefore, even when the viscosity resistance of the dispersion medium 2 is small, the migration distance due to the inertia of the electrophoretic particles 3 can be shortened. As a result, it is possible to display a stable image with no change in luminance in a short time.

<4:第4実施形態形態>
第4実施形態は、第2実施形態で説明した差分駆動に関する技術と第3実施形態で説明した電気泳動粒子3の制動に関する技術とを組み合わせたものである。
第3実施形態の電気泳動表示装置においては、表示すべき階調に応じた期間だけ画素電極に一定電圧を印加したが、第4実施形態の電気泳動表示装置では次に表示すべき階調と現在表示中の階調の差分に対応した期間にわたって画素電極に一定電圧を印加する。
<4: Fourth Embodiment>
The fourth embodiment is a combination of the technique related to differential driving described in the second embodiment and the technique related to braking of the electrophoretic particles 3 described in the third embodiment.
In the electrophoretic display device of the third embodiment, a constant voltage is applied to the pixel electrode only for a period corresponding to the gradation to be displayed. However, in the electrophoretic display device of the fourth embodiment, A constant voltage is applied to the pixel electrode over a period corresponding to the difference in gradation currently being displayed.

第4実施形態の電気泳動表示装置は、画像信号処理回路301Aの替わりに画像信号処理回路301Bを用いる点、PWM回路145Aの替わりにPWM回路145Bを用いる点を除いて、第2実施形態の電気泳動表示装置と同様に構成されている。以下に相違点を中心に説明する。   The electrophoretic display device of the fourth embodiment uses the electric signal of the second embodiment except that the image signal processing circuit 301B is used instead of the image signal processing circuit 301A and the PWM circuit 145B is used instead of the PWM circuit 145A. The configuration is the same as the electrophoretic display device. Hereinafter, the difference will be mainly described.

<4−1:画像信号処理回路>
まず、画像信号処理回路301Bについて説明する。図28は画像信号処理回路301Bのブロック図である。図28に示す画像信号処理回路301Bは、図19に示す第2実施形態の画像信号処理回路301Aと比較して、演算部330の後段に制動データ生成部350と選択部340とを備える点で相違する。
<4-1: Image signal processing circuit>
First, the image signal processing circuit 301B will be described. FIG. 28 is a block diagram of the image signal processing circuit 301B. The image signal processing circuit 301B illustrated in FIG. 28 includes a braking data generation unit 350 and a selection unit 340 in the subsequent stage of the calculation unit 330, as compared with the image signal processing circuit 301A of the second embodiment illustrated in FIG. Is different.

制動データ生成部350は、テーブルを備える。テーブルは、RAMやROM等の記憶回路によって構成されている。テーブルは、制動データDdsのデータ値を差分画像データDdの取り得るデータ値と対応付けて記憶している。   The braking data generation unit 350 includes a table. The table is configured by a storage circuit such as a RAM or a ROM. The table stores the data value of the braking data Dds in association with the data value that the difference image data Dd can take.

ここで、制動データDdsは、電気泳動粒子3の運動を減衰させるために用いられる。制動データDdsの値は後述する制動電圧印加期間Tdsに対応する。上述したように、電気泳動粒子3はクーロン力によって加速され泳動する。この後、分散系1に電界を付与することを停止しても、電気泳動粒子3は惰性による運動を続ける。電気泳動粒子3を停止させるには、逆向きの電界を印加する必要がある。また、その電界強度は、電気泳動粒子3の運動エネルギー、換言すれば差分階調値に応じて定める必要がある。そこで、本実施形態にあっては、分散媒2の粘性抵抗等を考慮した制動データDdsを予め生成し、これを差分画像データDdの値に対応付けてテーブルに予め記憶しておき、差分画像データDdに基づいてテーブルから制動データDdsを読み出す。   Here, the braking data Dds is used to attenuate the movement of the electrophoretic particles 3. The value of the braking data Dds corresponds to a braking voltage application period Tds to be described later. As described above, the electrophoretic particles 3 are accelerated and migrated by the Coulomb force. Thereafter, even if the application of the electric field to the dispersion system 1 is stopped, the electrophoretic particles 3 continue to move due to inertia. In order to stop the electrophoretic particles 3, it is necessary to apply a reverse electric field. Further, the electric field strength needs to be determined according to the kinetic energy of the electrophoretic particles 3, in other words, the difference gradation value. Therefore, in the present embodiment, braking data Dds considering the viscous resistance of the dispersion medium 2 is generated in advance, and this is stored in advance in a table in association with the value of the difference image data Dd. The braking data Dds is read from the table based on the data Dd.

次に、選択部340は、差分画像データDdと制動データDdsとを選択することによって、これらを多重した多重データDdmを生成する。この例において、多重データDmは12ビットのデータであり、多重データDmは、MSBから6ビットが差分画像データDd、LSBから6ビットが制動データDdsとなる。
なお、選択部340の選択動作は、図24において画像データDを差分画像データDdに置き換えるとともに、制動データDsを制動データDdsに置き換えたものと同じである。
Next, the selection unit 340 selects the difference image data Dd and the braking data Dds, thereby generating multiplexed data Ddm obtained by multiplexing these. In this example, the multiplexed data Dm is 12-bit data, and the multiplexed data Dm is 6 bits from the MSB as differential image data Dd and 6 bits from the LSB is braking data Dds.
The selection operation of the selection unit 340 is the same as that in FIG. 24 in which the image data D is replaced with the differential image data Dd and the braking data Ds is replaced with the braking data Dds.

<4−2:PWM回路>
図29は、PWM回路145Cの構成を示すブロック図である。図30は、多重データDdmとこれを分割して得られるデータの関係を示す図である。
図29に示すように、PWM回路145Cは、各単位回路R1〜Rnを備えている。各単位回路R1〜Rnには、多重データDdmが点順次の形式でデータDb1〜Dbnとして供給される。多重データDdmは、図30に示すように差分画像データDdと制動データDdsとからなる。差分画像データDdのうち、最上位ビットは選択信号Msであり、最上位ビットを除く下位5ビットが差分画像データDd'である。つまり、選択信号Msと差分画像データDd'とは、差分画像データDdの符号ビット(MSB)と絶対値を示す他のビットとを分離したものである。また、制動データDdsのうち最上位ビットは選択信号Ms'であり、最上位ビットを除く下位5ビットが制動データDds'である。つまり、選択信号Ms'と差分画像データDd'とは、差分画像データDdの符号ビット(MSB)と大きさを示す他のビットとを分離したものである。
<4-2: PWM circuit>
FIG. 29 is a block diagram showing a configuration of the PWM circuit 145C. FIG. 30 is a diagram showing a relationship between the multiplexed data Ddm and data obtained by dividing the multiplexed data Ddm.
As shown in FIG. 29, the PWM circuit 145C includes unit circuits R1 to Rn. Multiple data Ddm is supplied to each unit circuit R1 to Rn as data Db1 to Dbn in a dot-sequential format. The multiplexed data Ddm includes differential image data Dd and braking data Dds as shown in FIG. Among the difference image data Dd, the most significant bit is the selection signal Ms, and the lower 5 bits excluding the most significant bit are the difference image data Dd ′. That is, the selection signal Ms and the difference image data Dd ′ are obtained by separating the sign bit (MSB) of the difference image data Dd and other bits indicating the absolute value. The most significant bit of the braking data Dds is the selection signal Ms ′, and the lower 5 bits excluding the most significant bit are the braking data Dds ′. That is, the selection signal Ms ′ and the difference image data Dd ′ are obtained by separating the sign bit (MSB) of the difference image data Dd and other bits indicating the size.

各単位回路R1〜Rnは、比較器1451、比較器1454および選択回路1456を備える。比較器1451は、5ビットのカウントデータCNTと差分画像データDd'とを比較して、比較信号CSを生成する。比較信号CS'はカウントデータCNTと差分画像データDd'が一致したときにアクティブ(Hレベル)となる。比較器1454は、カウントデータCNTと制動データDds'とを比較して、比較信号CS'を生成する。比較信号CS'はカウントデータCNTと制動データDds'が一致したときにアクティブ(Hレベル)となる。   Each unit circuit R1 to Rn includes a comparator 1451, a comparator 1454, and a selection circuit 1456. The comparator 1451 compares the 5-bit count data CNT and the difference image data Dd ′ to generate a comparison signal CS. The comparison signal CS ′ becomes active (H level) when the count data CNT matches the difference image data Dd ′. The comparator 1454 compares the count data CNT and the braking data Dds ′ to generate a comparison signal CS ′. The comparison signal CS ′ becomes active (H level) when the count data CNT matches the braking data Dds ′.

次に、各選択回路1456は、リセットタイミング信号Cr、PWM信号W1〜Wn、制動信号W1'〜Wn'、選択信号Ms,Ms'に基づいて、リセット電圧Vrest、印加電圧+Va、−Va、停止電圧+Vs、−Vsおよび共通電極電圧Vcomの中から所定の電圧を選択して出力する。   Next, each selection circuit 1456, based on the reset timing signal Cr, the PWM signals W1 to Wn, the braking signals W1 ′ to Wn ′, the selection signals Ms and Ms ′, the reset voltage Vrest, the applied voltages + Va and −Va, and the stop A predetermined voltage is selected from the voltages + Vs, −Vs and the common electrode voltage Vcom and output.

選択条件は、以下の通りである。第1に、選択回路1456は、リセットタイミング信号Crがアクティブ(Hレベル)のときにリセット電圧Vrestを選択する。第2に、選択回路1456は、リセットタイミング信号Crが非アクティブ(Lレベル)かつPWM信号がアクティブ(Hレベル)のときに印加電圧+Vaまたは−Vaを選択する。第3に、選択回路1456は、リセットタイミング信号Crが非アクティブ(Lレベル)かつ停止信号がアクティブ(Hレベル)のときに制動電圧+Vsまたは−Vsを選択する。第4に、選択回路1456は、リセットタイミング信号Cr、PWM信号および停止信号が非アクティブ(Lレベル)のときに共通電極電圧Vcomを選択する。   The selection conditions are as follows. First, the selection circuit 1456 selects the reset voltage Vrest when the reset timing signal Cr is active (H level). Second, the selection circuit 1456 selects the applied voltage + Va or −Va when the reset timing signal Cr is inactive (L level) and the PWM signal is active (H level). Third, the selection circuit 1456 selects the braking voltage + Vs or −Vs when the reset timing signal Cr is inactive (L level) and the stop signal is active (H level). Fourth, the selection circuit 1456 selects the common electrode voltage Vcom when the reset timing signal Cr, the PWM signal, and the stop signal are inactive (L level).

さらに、選択回路1456は、印加電圧+Vaまたは−Vaを選択するときには、選択信号MsがHレベルのとき印加電圧−Vaを選択し、それがLレベルのとき印加電圧+Vaを選択する。くわえて、選択回路1456は、制動電圧+Vsまたは−Vsを選択するときには、選択信号Ms'がHレベルのとき、制動電圧−Vsを選択し、それがLレベルのとき制動電圧+Vsを選択する。   Furthermore, when selecting the applied voltage + Va or −Va, the selection circuit 1456 selects the applied voltage −Va when the selection signal Ms is at the H level, and selects the applied voltage + Va when it is at the L level. In addition, when selecting the braking voltage + Vs or −Vs, the selection circuit 1456 selects the braking voltage −Vs when the selection signal Ms ′ is at the H level, and selects the braking voltage + Vs when it is at the L level.

ここで、j番目の単位回路Rjの動作を図31に示すタイミングチャートを参照して、具体的に説明する。なお、この例では、ある水平走査期間において、リセットタイミング信号Crは非アクティブである。また、差分画像データDd'の指示する階調値が「16」、制動データDs'の指示する値が「24」である。くわえて、選択信号Msは「0」、選択信号Ms'は「1」である。   Here, the operation of the j-th unit circuit Rj will be specifically described with reference to the timing chart shown in FIG. In this example, the reset timing signal Cr is inactive during a certain horizontal scanning period. Further, the gradation value indicated by the difference image data Dd ′ is “16”, and the value indicated by the braking data Ds ′ is “24”. In addition, the selection signal Ms is “0” and the selection signal Ms ′ is “1”.

PWM信号WjがHレベルとなる期間は、水平走査期間の開始からカウントデータCNTの値が「16」になるまでの期間である(時刻t20から時刻t21までの期間)。SRラッチ1455はPWM信号Wjの立ち下りエッジでトリガされるので、時刻t21において制動信号Wj'はLレベルからHレベルへ遷移する。そして、時刻t22に至ると、カウントデータCNTの値が「24」になり、制動データDs'の値と一致する。このとき、比較信号CS'がLレベルからHレベルへ遷移し、この立ち上がりエッジに同期して制動信号Wj'がHレベルからLレベルへ遷移する。   The period in which the PWM signal Wj is at the H level is a period from the start of the horizontal scanning period until the value of the count data CNT becomes “16” (period from time t20 to time t21). Since SR latch 1455 is triggered by the falling edge of PWM signal Wj, braking signal Wj ′ transitions from the L level to the H level at time t21. Then, at time t22, the value of the count data CNT becomes “24”, which matches the value of the braking data Ds ′. At this time, the comparison signal CS ′ transitions from the L level to the H level, and the braking signal Wj ′ transitions from the H level to the L level in synchronization with the rising edge.

上述したように選択回路1456は、PWM信号WjがHレベルとなる期間において印加電圧+Vaまたは−Vaを選択し、停止信号Wj'がHレベルとなる期間において停止電圧+Vsまたは−Vsを選択する。また、選択信号Ms、Ms'は、各々「0」、「1」であることから、選択回路1456は、印加電圧+Va、制動電圧−Vsが選択されることになる。さらに、PWM信号Wjおよび制動信号Wj'がLレベル期間あっては共通電極電圧Vcomが選択される。このため、データ線信号Xjの電圧は、時刻t20から時刻t21までの期間において印加電圧+Vaとなる。データ線信号Xjの電圧は、時刻t21から時刻t22までの期間において制動電圧−Vsとなる。さらに、データ線信号Xjの電圧は、時刻t22から当該水平走査期間が終了するまで期間、共通電極電圧Vcomとなる。   As described above, the selection circuit 1456 selects the applied voltage + Va or −Va during the period in which the PWM signal Wj is at the H level, and selects the stop voltage + Vs or −Vs in the period in which the stop signal Wj ′ is at the H level. Since the selection signals Ms and Ms ′ are “0” and “1”, respectively, the selection circuit 1456 selects the applied voltage + Va and the braking voltage −Vs. Further, the common electrode voltage Vcom is selected when the PWM signal Wj and the braking signal Wj ′ are in the L level period. For this reason, the voltage of the data line signal Xj becomes the applied voltage + Va in the period from time t20 to time t21. The voltage of the data line signal Xj becomes the braking voltage −Vs in the period from time t21 to time t22. Further, the voltage of the data line signal Xj becomes the common electrode voltage Vcom from time t22 until the horizontal scanning period ends.

<4−3:電気泳動表示装置の動作>
この電気泳動表示装置は、リセット動作→書込動作→保持動作といった順に動作する点では、図21を参照して説明した第2実施形態の電気泳動表示装置と同様である。ただし、書込動作中に、制動電圧を画素電極104に印加する工程が加えられている点で相違する。以下、相違点である書込動作の詳細について説明する。
<4-3: Operation of electrophoretic display device>
This electrophoretic display device is the same as the electrophoretic display device according to the second embodiment described with reference to FIG. 21 in that it operates in the order of reset operation → write operation → hold operation. However, the difference is that a step of applying a braking voltage to the pixel electrode 104 is added during the writing operation. Hereinafter, the details of the writing operation as a difference will be described.

図32は書込動作における電気泳動表示装置のタイミングチャートである。ここでは、i行j列の画素Pijにおける書込動作を説明する。他の画素においても同様の書き込みがなされる。また、この例では、直前のフィールドにおいて画素Pijは100%の階調レベルを表示したものとする。くわえて、現在のフィールドで表示すべき階調が0%の場合を実線で、50%の場合を一点鎖線で示す。   FIG. 32 is a timing chart of the electrophoretic display device in the writing operation. Here, the writing operation in the pixel Pij in i row and j column will be described. Similar writing is performed in other pixels. In this example, it is assumed that the pixel Pij displays a gradation level of 100% in the immediately preceding field. In addition, a solid line indicates a gradation to be displayed in the current field of 0%, and a dashed line indicates a gradation of 50%.

データ線信号Xjの電圧は、差分電圧印加期間Tdvにおいて印加電圧+Vaまたは−Vaとなる。現在のフィールドで表示すべき階調が50%であれば、直前のフィールドの階調より50%減少している。このため、図28に示すように差分電圧印加期間Tdvでは印加電圧−Vaが選択される。また、制動電圧印加期間Tdsにおいて、データ線信号Xjの電圧は制動電圧+Vsとなる。さらに時刻T3から時刻T4までの無バイアス期間Tdbにおいて、データ線信号Xjの電圧は共通電極電圧Vcomとなる。   The voltage of the data line signal Xj becomes the applied voltage + Va or −Va in the differential voltage application period Tdv. If the gradation to be displayed in the current field is 50%, it is reduced by 50% from the gradation of the previous field. For this reason, as shown in FIG. 28, the applied voltage −Va is selected in the differential voltage application period Tdv. In the braking voltage application period Tds, the voltage of the data line signal Xj is the braking voltage + Vs. Further, in the no-bias period Tdb from time T3 to time T4, the voltage of the data line signal Xj becomes the common electrode voltage Vcom.

また、走査線信号Yiはi番目の水平走査期間においてアクティブとなる。このため、画素PijのTFT103は当該水平走査期間においてオン状態となる。画素Pijの画素電極104には、時刻T1から時刻T4までのデータ線信号Xjの電圧が印加される。   Further, the scanning line signal Yi becomes active during the i-th horizontal scanning period. For this reason, the TFT 103 of the pixel Pij is turned on in the horizontal scanning period. The voltage of the data line signal Xj from time T1 to time T4 is applied to the pixel electrode 104 of the pixel Pij.

<5:第5実施形態>
第5実施形態の電気泳動表示装置は、第1実施形態の電気泳動表示装置と同様に、画像データDの階調値に応じた期間、画素電極104にある電圧を印加する。ところで、第1実施形態では、1水平走査期間を電圧印加期間Tvと無バイアス期間Tbに分割し、1水平走査期間内で電気泳動粒子3の移動と停止とを完結させていた。これに対して第5実施形態では、水平走査期間単位で印加電圧Vaを画素電極104に印加するとともに、水平走査期間単位で共通電極電圧Vcomを画素電極104に印加する。以下の説明では、前者は電圧印加期間Tvfと称し、後者を無バイアス期間Tbfと称する。ここで、電圧印加期間Tvfは、複数の水平走査期間から構成される。そして、水平走査期間の数は、画像データDの指示する階調値に応じて定める。
<5: Fifth embodiment>
Similar to the electrophoretic display device of the first embodiment, the electrophoretic display device of the fifth embodiment applies a voltage on the pixel electrode 104 for a period corresponding to the gradation value of the image data D. In the first embodiment, one horizontal scanning period is divided into a voltage application period Tv and a no-bias period Tb, and the movement and stop of the electrophoretic particles 3 are completed within one horizontal scanning period. In contrast, in the fifth embodiment, the applied voltage Va is applied to the pixel electrode 104 in units of horizontal scanning periods, and the common electrode voltage Vcom is applied to the pixel electrodes 104 in units of horizontal scanning periods. In the following description, the former is referred to as a voltage application period Tvf, and the latter is referred to as a non-bias period Tbf. Here, the voltage application period Tvf is composed of a plurality of horizontal scanning periods. The number of horizontal scanning periods is determined according to the gradation value indicated by the image data D.

本実施形態の駆動方法においては、水平走査期間を前半期間Haと後半期間Hbとに分割し各期間で異なる処理を行う。まず、各水平走査期間の前半期間Haにおいては、各走査線101を順次選択し、印加電圧Vaを各行の画素電極104に書き込む。例えば、i行目の画素Pi1、Pi2、…、Pimの画素電極104には、i番目の水平走査期間の前半期間Haに印加電圧Vaが書き込まれる。   In the driving method of the present embodiment, the horizontal scanning period is divided into the first half period Ha and the second half period Hb, and different processing is performed in each period. First, in the first half period Ha of each horizontal scanning period, the scanning lines 101 are sequentially selected, and the applied voltage Va is written to the pixel electrodes 104 in each row. For example, the applied voltage Va is written in the pixel electrode 104 of the pixels Pi1, Pi2,..., Pim in the i-th row in the first half period Ha of the i-th horizontal scanning period.

次に、各水平走査期間の後半期間Hbでは、各画素電極104に共通電極電圧Vcomを表示すべき階調に応じて適宜書き込む。例えば、i行2列目の画素Pi2に表示すべき階調が「3」であったとする。この場合には、第i+3番目の水平走査期間の後半期間Hbにおいて、共通電極電圧Vcomを当該画素に書き込む。これにより、当該画素Pi2では、第i番目から第i+2番目までの3水平走査期間にわたって、電界が印加されることになる。   Next, in the second half period Hb of each horizontal scanning period, the common electrode voltage Vcom is appropriately written in each pixel electrode 104 according to the gradation to be displayed. For example, it is assumed that the gradation to be displayed on the pixel Pi2 in the i-th row and the second column is “3”. In this case, the common electrode voltage Vcom is written to the pixel in the second half period Hb of the (i + 3) th horizontal scanning period. As a result, an electric field is applied to the pixel Pi2 over three horizontal scanning periods from the i-th to the (i + 2) -th.

ところで、画素Pijの画素電極104への電圧を書き込むためには、以下の2つの条件を満たす必要がある。第1の条件は、i番目の走査線101を選択して、画素PijのTFT103をオン状態にすることである。第2の条件は、当該選択期間においてj番目のデータ線102に所定電圧(VaまたはVcom)を印加することである。   Incidentally, in order to write a voltage to the pixel electrode 104 of the pixel Pij, the following two conditions must be satisfied. The first condition is to select the i-th scanning line 101 and turn on the TFT 103 of the pixel Pij. The second condition is that a predetermined voltage (Va or Vcom) is applied to the jth data line 102 in the selection period.

しかし、i番目の走査線101を選択すると、画素Pijのみならず当該走査線101に接続される総てのTFT103がオン状態になる。したがって、画素Pijに共通電極電圧Vcomを書き込む場合には、ある水平走査期間の後半期間Hbおいて、他の画素Pi1〜Pij−1およびPij+1〜PimのTFT103がオン状態になる。このとき、他の画素Pi1〜Pij−1およびPij+1〜Pimに何らかの電圧を書き込んだのでは、所望の階調表示を得ることができない。   However, when the i-th scanning line 101 is selected, not only the pixel Pij but all the TFTs 103 connected to the scanning line 101 are turned on. Therefore, when the common electrode voltage Vcom is written to the pixel Pij, the TFTs 103 of the other pixels Pi1 to Pij-1 and Pij + 1 to Pim are turned on in the second half period Hb of a certain horizontal scanning period. At this time, if any voltage is written in the other pixels Pi1 to Pij-1 and Pij + 1 to Pim, a desired gradation display cannot be obtained.

そこで、本実施形態にあっては、他の画素Pi1〜Pij−1およびPij+1〜Pimに接続されるデータ線102をハイインピーダンス状態にする。これにより、不必要な電圧が画素電極104に書き込まれないようにしている。   Therefore, in the present embodiment, the data line 102 connected to the other pixels Pi1 to Pij-1 and Pij + 1 to Pim is set to a high impedance state. This prevents unnecessary voltage from being written to the pixel electrode 104.

第5実施形態の電気泳動表示装置は、以下の点を除いて、図3に示す第1実施形態の電気泳動表示装置と同様である。相違点は、画像信号処理回路300Aの替わりに画像信号処理回路300Cを用いる点、走査線駆動回路130Aの替わりに走査線駆動回路130Cを用いる点、データ線駆動回路140Aの替わりにデータ線駆動回路140Cを用いる点である。   The electrophoretic display device of the fifth embodiment is the same as the electrophoretic display device of the first embodiment shown in FIG. 3 except for the following points. The differences are that an image signal processing circuit 300C is used instead of the image signal processing circuit 300A, a scanning line driving circuit 130C is used instead of the scanning line driving circuit 130A, and a data line driving circuit is used instead of the data line driving circuit 140A. 140C is used.

<5−1:画像処理回路>
図33は、画像信号処理回路300Cの回路構成を示すブロック図である。画像信号処理回路300Cは、A/D変換器310と補正部320を含む。A/D変換器310は画像信号VIDをデジタル信号に変換する。補正部320はガンマ補正等の補正処理を行って、画像データDを生成する。ここで、画像データDのビット幅は、走査線101の総数と一致する。この例では、走査線101の本数mは64本であり、画像データDのビット幅は6ビットである。
<5-1: Image processing circuit>
FIG. 33 is a block diagram showing a circuit configuration of the image signal processing circuit 300C. The image signal processing circuit 300C includes an A / D converter 310 and a correction unit 320. The A / D converter 310 converts the image signal VID into a digital signal. The correction unit 320 performs correction processing such as gamma correction and generates image data D. Here, the bit width of the image data D matches the total number of scanning lines 101. In this example, the number m of the scanning lines 101 is 64, and the bit width of the image data D is 6 bits.

さらに、画像信号処理回路300Cは、垂直カウンタ331、水平カウンタ332、加算回路333、書込回路334、第1および第2フィールドメモリ335,336および読出回路338を備える。   Further, the image signal processing circuit 300C includes a vertical counter 331, a horizontal counter 332, an adding circuit 333, a writing circuit 334, first and second field memories 335 and 336, and a reading circuit 338.

垂直カウンタ331は第1YクロックYCK1をカウントして行アドレスAyを生成する。水平カウンタ332はXクロックXCKをカウントして列アドレスAxを生成する。行アドレスAyと列アドレスAxは、現在の画像データDを表示すべき1フィールド中のタイミングを特定する。加算回路333は、画像データDのデータ値と行アドレスAyとを加算して、加算アドレスAy'を生成する。   The vertical counter 331 counts the first Y clock YCK1 and generates a row address Ay. The horizontal counter 332 counts the X clock XCK and generates a column address Ax. The row address Ay and the column address Ax specify the timing in one field where the current image data D is to be displayed. The addition circuit 333 adds the data value of the image data D and the row address Ay to generate an addition address Ay ′.

第1メモリ335は、図34に示すように128(=2m)行n列の記憶領域を有する。各記憶領域は1ビットのデータを記憶する。この第1メモリ335には、データ線102に共通電極電圧Vcomを印加するタイミングを示す情報が記憶される。第1メモリ335の各列は各データ線102に対応しており、第1メモリ335の各行は水平走査期間の順番に対応している。   The first memory 335 has a storage area of 128 (= 2m) rows and n columns as shown in FIG. Each storage area stores 1-bit data. The first memory 335 stores information indicating the timing at which the common electrode voltage Vcom is applied to the data line 102. Each column of the first memory 335 corresponds to each data line 102, and each row of the first memory 335 corresponds to the order of the horizontal scanning period.

一方、第2メモリ336は、図34に示すように64(=m)行128(=2m)列の記憶領域を有する。各記憶領域は2ビットのデータを記憶する。以下の説明では、ある記憶領域のうち上位ビットを記憶する領域を上位ビット記憶領域と呼び、ある記憶領域のうち下位ビットを記憶する領域を下位ビット記憶領域と呼ぶ。上位ビット記憶領域に記憶するデータは、水平走査期間の前半期間Haにおいて走査線101の選択を行うか否かを指示する。下位ビット記憶領域に記憶するデータは、水平走査期間の後半期間Hbにおいて走査線101の選択を行うか否かを指示する。走査線101の駆動は第2メモリ336に記憶されたデータに基づいて行われる。なお、第1および第2メモリ335、336の記憶内容は動作開始前に「0」にリセットされる。   On the other hand, the second memory 336 has a storage area of 64 (= m) rows and 128 (= 2m) columns as shown in FIG. Each storage area stores 2-bit data. In the following description, an area for storing upper bits in a certain storage area is referred to as an upper bit storage area, and an area for storing lower bits in a certain storage area is referred to as a lower bit storage area. The data stored in the upper bit storage area instructs whether or not to select the scanning line 101 in the first half period Ha of the horizontal scanning period. The data stored in the lower bit storage area instructs whether or not to select the scanning line 101 in the second half period Hb of the horizontal scanning period. The scanning line 101 is driven based on data stored in the second memory 336. The stored contents of the first and second memories 335 and 336 are reset to “0” before the operation starts.

次に、書込回路334は、第1メモリ335に対して以下の手順で書き込みを行う。書込回路334は、行アドレスをAy'、列アドレスをAxとして特定される記憶領域に「1」を書き込む。また、書込回路334は、第2メモリ336に対して以下の手順で書き込みを行う。第1に、書込回路334は、行アドレスをAy、列アドレスをAyとして特定される記憶領域のうち上位ビット記憶領域に「1」を書き込む。第2に、書込回路334は、行アドレスをAy、列アドレスをAy'として特定される記憶領域のうち下位ビット記憶領域に「1」を書き込む。
Next, the writing circuit 334 performs writing to the first memory 335 according to the following procedure. The write circuit 334 writes “1” to the storage area specified by specifying the row address as Ay ′ and the column address as Ax. The write circuit 334 writes data in the second memory 336 according to the following procedure. First, the write circuit 334 writes “1” in the upper bit storage area of the storage areas specified with the row address Ay and the column address Ay. Second, the write circuit 334 writes “1” in the lower bit storage area of the storage areas specified as the row address Ay and the column address Ay ′.

次に、読出回路338は、書き込みが終了した後、第1メモリ335の第1行第1列、第1行第2列、…、第2行第1列、第2行第2列、…、第64行第1列、…第128行n列という順番で各記憶領域の記憶内容を順次読み出す。これにより、読出回路338は、1ビットの印加時間データDxを生成し、これをデータ線駆動回路140Cに供給する。   Next, after the writing is completed, the read circuit 338 reads the first row, first column, first row, second column,..., Second row, first column, second row, second column,. , 64th row, first column,..., 128th row, nth column, sequentially read the storage contents of each storage area. Thus, the read circuit 338 generates 1-bit application time data Dx and supplies it to the data line driving circuit 140C.

さらに、読出回路338は、第2メモリ336から以下の手順でデータを読み出して走査データDyを生成し、走査データDyを走査線駆動回路130Cに供給する。読出回路338は、第2YクロックYCK2に同期して第2メモリ336からデータを読み出す。第2YクロックYCK2の周波数は、水平走査周波数をfhとすると、2・m・fh(m=64)である。   Further, the reading circuit 338 reads data from the second memory 336 according to the following procedure to generate scanning data Dy, and supplies the scanning data Dy to the scanning line driving circuit 130C. The read circuit 338 reads data from the second memory 336 in synchronization with the second Y clock YCK2. The frequency of the second Y clock YCK2 is 2 · m · fh (m = 64), where the horizontal scanning frequency is fh.

読出回路338は、まず、第1列第1行の上位ビット記憶領域、第1列第2行の上位ビット記憶領域、…、第1列第64行の上位ビット記憶領域からデータを順次読み出す。次に、第1列第1行の下位ビット記憶領域、第1列第2行の下位ビット記憶領域、…、第1列第64行の下位ビット記憶領域からデータを順次読み出す。以後、読出回路338は、第1列と同様に、第2列から第128列までの記憶領域からデータを順次読み出す。   First, the read circuit 338 sequentially reads data from the upper bit storage area of the first column and the first row, the upper bit storage area of the first column and the second row,..., The upper bit storage area of the first column and the 64th row. Next, data is sequentially read from the lower bit storage area of the first column and the first row, the lower bit storage area of the first column and the second row,..., The lower bit storage area of the first column and the 64th row. Thereafter, the read circuit 338 sequentially reads data from the storage areas from the second column to the 128th column, similarly to the first column.

したがって、j番目の水平走査期間において、その前半期間Haに生成される走査データDyは、第j列第1行の上位ビット記憶領域、第j列第2行の上位ビット記憶領域、…、第j列第64行の上位ビット記憶領域から読み出されたデータとなる。また、j番目の水平走査期間において、その後半期間Hbに生成される走査データDyは、第j列第1行の下記ビット記憶領域、第j列第2行の下位ビット記憶領域、…、第j列第64行の下位ビット記憶領域から読み出されたデータとなる。   Therefore, in the j-th horizontal scanning period, the scan data Dy generated in the first half period Ha is the upper bit storage area of the j-th column and the first row, the upper bit storage area of the j-th column and the second row,. The data is read from the upper bit storage area of the 64th row and the jth column. Further, in the j-th horizontal scanning period, the scanning data Dy generated in the latter half period Hb includes the following bit storage area in the j-th column and the first row, the lower bit storage area in the j-th column and the second row,. The data is read from the lower bit storage area of the 64th row and the jth column.

ここで、行アドレスAyが「i」、列アドレスAxが「j」、画像データDの値が「3」である場合を一例として画像信号処理回路300Cの動作を具体的に説明する。なお、当該画像データDは、i行j列の画素Pijの階調を指示するものである。   Here, the operation of the image signal processing circuit 300C will be specifically described by taking as an example the case where the row address Ay is “i”, the column address Ax is “j”, and the value of the image data D is “3”. Note that the image data D indicates the gradation of the pixel Pij in i row and j column.

まず、書込回路334は、第2メモリ336に対して、i行i列の上位ビット記憶領域に「1」を書き込む。また、書込回路334は、図35に示すようにi行i+3列の下位ビット記憶領域に「1」を書き込む。上述したように第2メモリ336の第i行は、第i番目の走査線101に対応している。また、第2メモリ336のi列目はi番目の水平走査期間に、i+3列目はi+3番目の水平走査期間に各々対応している。さらに、下位ビット記憶領域は水平走査期間のうち後半期間Hbに対応している。したがって、i行i+3列の下位ビット記憶領域に書き込まれた「1」は、第i番目の走査線101をi+3番目の水平走査期間の後半期間Hbに選択することを指示する。   First, the write circuit 334 writes “1” in the upper bit storage area of i rows and i columns in the second memory 336. Further, the write circuit 334 writes “1” in the lower bit storage area of i row i + 3 column as shown in FIG. As described above, the i-th row of the second memory 336 corresponds to the i-th scanning line 101. The i-th column of the second memory 336 corresponds to the i-th horizontal scanning period, and the i + 3-th column corresponds to the i + 3 horizontal scanning period. Further, the lower bit storage area corresponds to the second half period Hb of the horizontal scanning period. Accordingly, “1” written in the lower bit storage area of i row i + 3 column indicates that the i-th scanning line 101 is selected in the second half period Hb of the i + 3 horizontal scanning period.

また、書込回路334は、第1メモリ335に対して、i+3行j列目の記憶領域に「1」を書き込む。j列目の各記憶領域はj番目のデータ線102に対応しており、i+3行目の各記憶領域は第i+3番目の水平走査期間に対応している。したがって、i+3行j列目の記憶領域に書き込まれた「1」は、j番目のデータ線102に対して第i+3番目の水平走査期間の後半期間Hbに共通電極電圧Vcomを印加することを指示する。   The write circuit 334 writes “1” in the storage area of the (i + 3) th row and the jth column in the first memory 335. Each storage area in the jth column corresponds to the jth data line 102, and each storage area in the i + 3th row corresponds to the i + 3th horizontal scanning period. Therefore, “1” written in the storage area of the (i + 3) th row and the jth column indicates that the common electrode voltage Vcom is applied to the jth data line 102 in the second half period Hb of the (i + 3) th horizontal scanning period. To do.

したがって、画素Pijの画素電極104には、第i番目の水平走査期間の開始から第i+3番目の水平走査期間の前半期間Haが終了するまでの期間、印加電圧Vaが印加される。そして、第i+3番目の水平走査期間の後半期間Hbが始まると、画素Pijの画素電極104には、共通電極電圧Vcomが印加される。この結果、画像データDの示す階調値に応じた期間だけ、印加電圧Vaを当該画素電極104に印加することができる。   Therefore, the applied voltage Va is applied to the pixel electrode 104 of the pixel Pij for a period from the start of the i-th horizontal scanning period to the end of the first half period Ha of the i + 3th horizontal scanning period. When the second half period Hb of the (i + 3) th horizontal scanning period starts, the common electrode voltage Vcom is applied to the pixel electrode 104 of the pixel Pij. As a result, the applied voltage Va can be applied to the pixel electrode 104 only during a period corresponding to the gradation value indicated by the image data D.

<5−2:走査線駆動回路>
次に、走査線駆動回路130Cについて説明する。図36は走査線駆動回路130Cの構成を示すブロック図であり、図37および図38はそのタイミングチャートである。なお、この例では、走査線101の本数mが64本であるものとする。走査線駆動回路130Cは、Yシフトレジスタ131、スイッチSW1〜SW64、第1ラッチ132、および第2ラッチ133を備えている。
<5-2: Scanning line driving circuit>
Next, the scanning line driving circuit 130C will be described. FIG. 36 is a block diagram showing a configuration of the scanning line driving circuit 130C, and FIGS. 37 and 38 are timing charts thereof. In this example, it is assumed that the number m of scanning lines 101 is 64. The scanning line driving circuit 130C includes a Y shift register 131, switches SW1 to SW64, a first latch 132, and a second latch 133.

Yシフトレジスタ131は、第2YクロックYCK2と反転第2YクロックYCK2Bに基づいて、転送開始パルスDY'を順次シフトして、サンプリングパルスSR1、SR2、…SR64を生成する。第2YクロックYCK2の周波数は2・m・fh(m=64)に選ばれているから、図37に示すように、1組のサンプリングパルスSR1、SR2、…SR64が1/2水平走査期間に生成される。これにより、ある1/2水平走査期間において、64個の走査データDyが、スイッチSW1〜SW64によって順次サンプリングされる。第1ラッチ132は、サンプリング結果を保持する。第1ラッチ132は、図37に示す出力データDy1〜Dy64を出力する。第2ラッチ133は、ラッチパルスLAT'に基づいて出力データDy1〜Dy64をラッチする。ラッチパルスLAT'は図38に示すように1/2水平走査期間周期のパルスである。第2ラッチ133の出力信号は、走査線信号Y1'〜Y64'として、各走査線101に供給される。   The Y shift register 131 sequentially shifts the transfer start pulse DY ′ based on the second Y clock YCK2 and the inverted second Y clock YCK2B to generate sampling pulses SR1, SR2,. Since the frequency of the second Y clock YCK2 is selected to be 2 · m · fh (m = 64), as shown in FIG. 37, one set of sampling pulses SR1, SR2,. Generated. Accordingly, 64 scan data Dy are sequentially sampled by the switches SW1 to SW64 in a certain 1/2 horizontal scanning period. The first latch 132 holds the sampling result. The first latch 132 outputs the output data Dy1 to Dy64 shown in FIG. The second latch 133 latches the output data Dy1 to Dy64 based on the latch pulse LAT ′. As shown in FIG. 38, the latch pulse LAT ′ is a pulse having a period of ½ horizontal scanning period. The output signal of the second latch 133 is supplied to each scanning line 101 as scanning line signals Y1 ′ to Y64 ′.

例えば、図35に示すように、第2メモリ336の第i行第i+3列の下位ビット記憶領域が「1」を記憶しているとすれば、第1ラッチ132の出力データDyi〜Dyi+3は図38に示すものとなる。これらを図38に示すラッチパルスLAT'でラッチすると、図38に示す走査線信号Yi〜Yi+3が得られる。すなわち、第i行目の走査線101に出力される走査線信号Yi'は、第i番目の水平走査期間に前半期間Haおいてアクティブになるとともに、第i+3番目の水平走査期間の後半期間Hbでアクティブとなる。   For example, as shown in FIG. 35, if the lower bit storage area of the i-th row and i + 3 column of the second memory 336 stores “1”, the output data Dyi to Dyi + 3 of the first latch 132 is 38. When these are latched by the latch pulse LAT ′ shown in FIG. 38, the scanning line signals Yi to Yi + 3 shown in FIG. 38 are obtained. That is, the scanning line signal Yi ′ output to the scanning line 101 in the i-th row becomes active in the first half period Ha in the i-th horizontal scanning period and also in the second half period Hb of the i + 3th horizontal scanning period. Becomes active.

<5−3:データ線駆動回路>
次に、データ線駆動回路140Cについて説明する。図39は、データ線駆動回路140Cの構成を示すブロック図である。このデータ線駆動回路140Cは、以下の点を除いて、図6に示すデータ線駆動回路140Aと同様に構成されている。相違点は、画像データDの替わりに印加時間データDxが供給される点、バスBUS、第1および第2ラッチ142C、143Cを1ビットで構成した点、および、PWM回路145の替わりにPWM回路144Cを用いる点である。
<5-3: Data line driving circuit>
Next, the data line driving circuit 140C will be described. FIG. 39 is a block diagram showing a configuration of the data line driving circuit 140C. The data line driving circuit 140C is configured similarly to the data line driving circuit 140A shown in FIG. 6 except for the following points. The difference is that the application time data Dx is supplied instead of the image data D, the bus BUS, the first and second latches 142C and 143C are configured by 1 bit, and the PWM circuit instead of the PWM circuit 145 144C is used.

第1ラッチ142Cは、印加時間データDxを点順次の印加時間データDax1〜Daxnに変換する。第2ラッチ143Cは点順次の印加時間データDax1〜Daxnを線順次の印加時間データDbx1〜Dbxnに変換する。
また、PWM回路144Cは、n個の選択ユニットU1〜Unを備えている。選択ユニットU1〜Unは、リセットタイミング信号Cr、第1YクロックYCK1、および印加時間データDbx1〜Dbxnに基づいて、リセット電圧Vrest、印加電圧Va、および共通電極電圧Vcomの中から所定の電圧を選択して出力する。
The first latch 142C converts the application time data Dx into dot sequential application time data Dax1 to Daxn. The second latch 143C converts the dot sequential application time data Dax1 to Daxn into line sequential application time data Dbx1 to Dbxn.
The PWM circuit 144C includes n selection units U1 to Un. The selection units U1 to Un select a predetermined voltage from the reset voltage Vrest, the applied voltage Va, and the common electrode voltage Vcom based on the reset timing signal Cr, the first Y clock YCK1, and the applied time data Dbx1 to Dbxn. Output.

図40はj番目の選択ユニットUjの出力の状態を示す真理値表である。なお、他のユニットにあっても同様である。この真理値表から明らかなように、リセットタイミング信号Crがアクティブ(Hレベル)のとき、データ線信号Xjはリセット電圧Vrestとなる。   FIG. 40 is a truth table showing the output state of the jth selection unit Uj. The same applies to other units. As is apparent from this truth table, when the reset timing signal Cr is active (H level), the data line signal Xj becomes the reset voltage Vrest.

次に、リセットタイミング信号Crが非アクティブ(Lレベル)の場合、第1YクロックYCK1と印加時間データDbjとに基づいて、選択ユニットUjは選択を行う。第1YクロックYCK1の1周期は水平走査期間周期である。   Next, when the reset timing signal Cr is inactive (L level), the selection unit Uj performs selection based on the first Y clock YCK1 and the application time data Dbj. One cycle of the first Y clock YCK1 is a horizontal scanning period cycle.

図41は、リセットタイミング信号Crが非アクティブの場合におけるデータ線信号Xjと第1YクロックYCK1の関係を示すタイミングチャートである。この図に示すように水平走査期間中の前半期間Haにあっては、第1YクロックYCK1がHレベルとなる。真理値表に示すように、印加時間データDbjの論理レベルに拘わらずデータ線信号Xjは印加電圧Vaとなる。つまり、リセットタイミング信号Crが非アクティブであれば、水平走査期間中の前半期間Haにおいて、総てのデータ線102の電圧は印加電圧Vaとなる。   FIG. 41 is a timing chart showing the relationship between the data line signal Xj and the first Y clock YCK1 when the reset timing signal Cr is inactive. As shown in this figure, in the first half period Ha in the horizontal scanning period, the first Y clock YCK1 is at the H level. As shown in the truth table, the data line signal Xj becomes the applied voltage Va regardless of the logic level of the applied time data Dbj. That is, if the reset timing signal Cr is inactive, the voltage of all the data lines 102 becomes the applied voltage Va in the first half period Ha in the horizontal scanning period.

一方、後半期間Hbにあっては、第1YクロックYCK1がLレベルとなる。この場合には、印加時間データDbjに基づいてデータ線信号Xjの電圧が定まる。データ線信号Xjは、印加時間データDbjがHレベルのとき共通電極電圧Vcomとなる一方、印加時間データDbjがLレベルのときハイインピーダンス状態となる。つまり、後半期間Hbにあっては、印加時間データDbjがHレベルにならない限り、j番目のデータ線102はハイインピーダンス状態となる。したがって、印加時間データDbjがLレベルであれば、走査信号がアクティブになったとしても、j番目のデータ線102に対応する各画素電極104には電圧が印加されないことになる。   On the other hand, in the second half period Hb, the first Y clock YCK1 becomes L level. In this case, the voltage of the data line signal Xj is determined based on the application time data Dbj. The data line signal Xj is at the common electrode voltage Vcom when the application time data Dbj is at the H level, and is in a high impedance state when the application time data Dbj is at the L level. That is, in the second half period Hb, unless the application time data Dbj becomes H level, the jth data line 102 is in a high impedance state. Therefore, if the application time data Dbj is at the L level, no voltage is applied to each pixel electrode 104 corresponding to the jth data line 102 even if the scanning signal becomes active.

<5−4:電気泳動表示装置の動作>
図42は、電気泳動表示装置の全体動作を示すタイミングチャートである。まず、リセット期間Trにあっては、電気泳動粒子3が画素電極104側に引き寄せられ、その空間的な状態が初期化される。
次に、書込期間Twは電圧印加期間Tvfと無バイアス期間Tbfとで構成される。電圧印加期間Tvfにあっては、画像信号処理回路300Cから出力された印加時間データDxに基づいて、各画素電極104に印加電圧Vaが所定時間書き込まれる。一方、無バイアス期間Tbfにあっては、画素電極104に共通電極電圧Vcomが印加される。
次に、保持期間Thにあっては、画素電極104と共通電極201との間に、電界を発生させないようになっており、直前の書込期間で書き込まれた画像が保持される。
そして、書換期間Tcにあっては、最初の画像表示と同様に、リセット→階調電圧の印加→無バイアス(共通電極電圧の印加)といった一連の処理が行われることになる。
<5-4: Operation of electrophoretic display device>
FIG. 42 is a timing chart showing the overall operation of the electrophoretic display device. First, in the reset period Tr, the electrophoretic particles 3 are attracted to the pixel electrode 104 side, and the spatial state thereof is initialized.
Next, the writing period Tw includes a voltage application period Tvf and a no-bias period Tbf. In the voltage application period Tvf, the application voltage Va is written to each pixel electrode 104 for a predetermined time based on the application time data Dx output from the image signal processing circuit 300C. On the other hand, in the non-bias period Tbf, the common electrode voltage Vcom is applied to the pixel electrode 104.
Next, in the holding period Th, an electric field is not generated between the pixel electrode 104 and the common electrode 201, and an image written in the immediately preceding writing period is held.
In the rewrite period Tc, a series of processes such as reset → application of gradation voltage → no bias (application of common electrode voltage) is performed as in the first image display.

次に、第5実施形態に係る電気泳動表示装置の書込動作(書換動作中のものを含む)について詳細に説明する。図43は書込動作における電気泳動表示装置の動作例を示すタイミングチャートである。
この例では、i行j列目の画素Pijに対応する画像データDをDijで表すものとする。また、Dij=2、Dij+1=0、Dij+2=3、Dij+3=2であるものとする。、加算アドレスAy'は行アドレスAyと画像データDを加算したものであるから、加算アドレスAy'の値は「i+2」→「i」→「i+3」→「i+2」といったように変化する。すると、第2メモリ336の第i行目の記憶領域には、図に示すデータが記憶される。上位ビット記憶領域に記憶されるデータは、前半期間Haにおける走査信号に対応しており、下位ビット記憶領域に記憶されるデータは、後半期間Hbにおける走査信号に対応している。このため、i行目の走査信号Yiは、図43に示すものとなる。同図において、Ti〜Ti+3はi番目〜Ti+3番目の水平走査期間を示している。一方、データ線信号Xj〜Xj+2の電圧は、図43に示すものとなる。ただし、「Hi」はハイインピーダンス状態であることを示す。
Next, a writing operation (including a rewriting operation) of the electrophoretic display device according to the fifth embodiment will be described in detail. FIG. 43 is a timing chart showing an operation example of the electrophoretic display device in the writing operation.
In this example, the image data D corresponding to the pixel Pij in the i-th row and j-th column is represented by Dij. Further, it is assumed that Dij = 2, Dij + 1 = 0, Dij + 2 = 3, and Dij + 3 = 2. Since the addition address Ay ′ is obtained by adding the row address Ay and the image data D, the value of the addition address Ay ′ changes as “i + 2” → “i” → “i + 3” → “i + 2”. Then, the data shown in the figure is stored in the storage area of the i-th row of the second memory 336. Data stored in the upper bit storage area corresponds to the scanning signal in the first half period Ha, and data stored in the lower bit storage area corresponds to the scanning signal in the second half period Hb. For this reason, the i-th scanning signal Yi is as shown in FIG. In the figure, Ti to Ti + 3 indicate the i-th to Ti + 3th horizontal scanning period. On the other hand, the voltages of the data line signals Xj to Xj + 2 are as shown in FIG. However, “Hi” indicates a high impedance state.

ここで、i行j列の画素電極104の電圧Vijについて考える。水平走査期間Tiにおいてi番目の走査線101が選択され、また、その前半期間Haiにおいてデータ線信号Xjは電圧Vaとなる。したがって、電圧Vijは、期間HaiにおいてVaとなる。期間Hbiにおいてもi番目の走査線101は選択されるが、期間Hbiにおいてデータ線信号Xjはハイインピーダンス状態となっている。したがって、期間Hbiにおいて電圧Vijは変化しない。くわえて、期間Hai+1、Hbi+1、およびHai+2において、i番目の走査線101は選択されない。したがって、これらの期間において電圧Vijは変化しない。そして、期間Hbi+2においてi番目の走査線101は選択されると、データ線信号Xjの電圧Vcomがi行j列の画素電極104に印加される。したがって、期間Hbiにおいて電圧Vijは電圧Vcomとなる。電圧VijがVaとなるのは2.5Hの期間である。   Here, the voltage Vij of the pixel electrode 104 in i row and j column is considered. The i-th scanning line 101 is selected in the horizontal scanning period Ti, and the data line signal Xj becomes the voltage Va in the first half period Hai. Therefore, the voltage Vij becomes Va in the period Hai. In the period Hbi, the i-th scanning line 101 is selected, but in the period Hbi, the data line signal Xj is in a high impedance state. Therefore, the voltage Vij does not change in the period Hbi. In addition, the i-th scanning line 101 is not selected in the periods Hai + 1, Hbi + 1, and Hai + 2. Therefore, the voltage Vij does not change during these periods. When the i-th scanning line 101 is selected in the period Hbi + 2, the voltage Vcom of the data line signal Xj is applied to the pixel electrode 104 in i row and j column. Therefore, the voltage Vij becomes the voltage Vcom in the period Hbi. The voltage Vij becomes Va during a period of 2.5H.

i行j+1列の画素電極104の電圧Vij+1は、期間Haiにおいて電圧Vaになる。この後、期間Hbiにおいてデータ線信号Xj+1が電圧Vcomとなると、電圧Vij+1は電圧Vcomになる。電圧Vij+1がVaとなるのは0.5Hの期間である。さらに、i行j+2列の画素電極104の電圧Vij+2は、期間Haiにおいて電圧Vaになる。この後、期間Hbi+3においてデータ線信号Xj+2が電圧Vcomとなると、電圧Vij+2は電圧Vcomになる。電圧Vij+2がVaとなるのは3.5Hの期間である。   The voltage Vij + 1 of the pixel electrode 104 in the i row j + 1 column becomes the voltage Va in the period Hai. Thereafter, when the data line signal Xj + 1 becomes the voltage Vcom in the period Hbi, the voltage Vij + 1 becomes the voltage Vcom. The voltage Vij + 1 becomes Va during a period of 0.5H. Further, the voltage Vij + 2 of the pixel electrode 104 in the i row j + 2 column becomes the voltage Va in the period Hai. Thereafter, when the data line signal Xj + 2 becomes the voltage Vcom in the period Hbi + 3, the voltage Vij + 2 becomes the voltage Vcom. The voltage Vij + 2 becomes Va during a period of 3.5H.

さて、期間Hai(=0.5H)を除いて各電圧Vij、Vij+1、Vij+2の値がVaとなる各期間は、2H、0H、3Hである。つまり、水平走査期間単位で、画像データDの値に応じた期間、画素電極104に電圧Vaを印加することになる。   Except for the period Hai (= 0.5H), the periods in which the values of the voltages Vij, Vij + 1, and Vij + 2 are Va are 2H, 0H, and 3H. That is, the voltage Va is applied to the pixel electrode 104 for a period corresponding to the value of the image data D in units of horizontal scanning periods.

次に、画素Pijに100%の階調を表示する場合と50%の階調を表示する場合の書込動作について、図44を参照して説明する。データ線信号Xjは、最初のフィールドにおいて1水平走査期間周期の信号となる。ただし、後半期間Hbにおいて、データ線信号Xjは共通電極電圧Vcomとなっているが、図35を参照して説明したように、後半期間Hbにおいてデータ線信号Xjはハイインピーダンス状態になることもあれば、共通電極電圧Vcomとなることもある。   Next, a writing operation when displaying 100% gradation and 50% gradation on the pixel Pij will be described with reference to FIG. Data line signal Xj is a signal of one horizontal scanning period in the first field. However, the data line signal Xj is the common electrode voltage Vcom in the second half period Hb, but as described with reference to FIG. 35, the data line signal Xj may be in a high impedance state in the second half period Hb. For example, the common electrode voltage Vcom may be obtained.

ここで、画素Pijに表示すべき階調が100%であるものとすれば、走査線信号Yi'の信号波形は図44に示す実線ように変化する。この場合には、まず、最初のフィールドにおいてi番目の水平走査期間の前半期間Haで走査線信号Yi'はアクティブとなる。また、この例では、表示すべき階調が100%であるから、加算アドレスAy'は「i+64」になる。このため、走査線信号Yi'が次にアクティブになるのは、64個の水平走査期間が経過した後である。すなわち、1フィールド期間が経過した後、走査線信号Yi'はアクティブとなる。   Here, if the gradation to be displayed on the pixel Pij is 100%, the signal waveform of the scanning line signal Yi ′ changes as shown by a solid line in FIG. In this case, first, in the first field, the scanning line signal Yi ′ becomes active in the first half period Ha of the i-th horizontal scanning period. In this example, since the gradation to be displayed is 100%, the addition address Ay ′ is “i + 64”. For this reason, the scanning line signal Yi ′ becomes active next after 64 horizontal scanning periods have elapsed. That is, after one field period elapses, the scanning line signal Yi ′ becomes active.

時刻T1から時刻T2までの期間において走査線信号Yi'がアクティブ(Hレベル)になると、印加電圧Vaが画素Pijの画素電極104に書き込まれる。これにより、画素電極104の電圧は、時刻T1においてリセット電圧Vrestから印加電圧Vaに遷移する。すると、分散系1に一定の電界が印加されることになる。   When the scanning line signal Yi ′ becomes active (H level) during the period from time T1 to time T2, the applied voltage Va is written to the pixel electrode 104 of the pixel Pij. Thereby, the voltage of the pixel electrode 104 transits from the reset voltage Vrest to the applied voltage Va at time T1. Then, a constant electric field is applied to the dispersion system 1.

また、時刻T2において、走査線信号Yiが非アクティブ(Lレベル)になると、画素PijのTFT103はオフ状態になる。しかし、画素容量は電荷を蓄積しているため、画素電極104の電圧Vijは印加電圧Vaを維持する。そして、次のフィールドにおいてi番目の水平走査期間の後半期間Hb(時刻T4から時刻T5)において、走査線信号Yiがアクティブになる。このとき、データ線信号Xjは共通電極電圧Vcomとなっているので、共通電極電圧Vcomが画素電極104に印加される。これにより、画素電極104の電圧Vijは、時刻T4に至ると、共通電極電圧Vcomと一致する。
すなわち、電圧印加時間Tvfは画像データDの指示する階調値に応じて定まる。そして、この電圧印加時間Tvfの後に共通電極電圧Vcomを印加する無バイアス期間Tbfがある。
At time T2, when the scanning line signal Yi becomes inactive (L level), the TFT 103 of the pixel Pij is turned off. However, since the pixel capacitor accumulates electric charges, the voltage Vij of the pixel electrode 104 maintains the applied voltage Va. In the next field, the scanning line signal Yi becomes active in the second half period Hb (time T4 to time T5) of the i-th horizontal scanning period. At this time, since the data line signal Xj is the common electrode voltage Vcom, the common electrode voltage Vcom is applied to the pixel electrode 104. As a result, the voltage Vij of the pixel electrode 104 coincides with the common electrode voltage Vcom when time T4 is reached.
That is, the voltage application time Tvf is determined according to the gradation value indicated by the image data D. Then, after this voltage application time Tvf, there is a non-bias period Tbf in which the common electrode voltage Vcom is applied.

次に、画素Pijにおける電気泳動粒子3の挙動について考察する。時刻T0において、画素Pijの電気泳動粒子3は画素電極104側に総て位置している。書込動作の前にリセット動作が行われているからである。時刻T1において、画素電極104に印加電圧Vaが印加されると、画素電極104から共通電極201へ向けて電界が付与される。したがって、電気泳動粒子3は時刻T1から移動を開始し、輝度Iijは次第に高くなる。
印加電圧Vaに応じた電界は、階調に応じた期間だけ印加される。100%の階調を表示するのであれば、時刻T1から時刻T4までの1フィールド期間中印加される。50%の階調を表示するのであれば、1/2フィールド期間だけ電界が印加される。
Next, the behavior of the electrophoretic particles 3 in the pixel Pij will be considered. At time T0, the electrophoretic particles 3 of the pixels Pij are all located on the pixel electrode 104 side. This is because the reset operation is performed before the write operation. When the applied voltage Va is applied to the pixel electrode 104 at time T <b> 1, an electric field is applied from the pixel electrode 104 toward the common electrode 201. Therefore, the electrophoretic particles 3 start to move from time T1, and the luminance Iij gradually increases.
The electric field corresponding to the applied voltage Va is applied only for a period corresponding to the gradation. If a gradation of 100% is displayed, it is applied during one field period from time T1 to time T4. If a 50% gradation is displayed, an electric field is applied only for a 1/2 field period.

第1実施形態にあっては、1水平期間中の所定期間に印加電圧Vaを印加したが、第5実施形態では、水平走査期間単位で印加電圧Vaを印加している。電気泳動粒子3の移動量は、分散系1に付与する電界の強さと印加時間に応じて定まる。この例では、長時間に亘って電界を印加するから、弱い電界を印加しても所望の輝度Iijを得ることができる。したがって、本実施形態によればデータ線信号X1〜Xnによるデータ線102の駆動を低電圧で行うことができる。   In the first embodiment, the applied voltage Va is applied in a predetermined period of one horizontal period, but in the fifth embodiment, the applied voltage Va is applied in units of horizontal scanning periods. The amount of movement of the electrophoretic particles 3 is determined according to the strength of the electric field applied to the dispersion system 1 and the application time. In this example, since the electric field is applied for a long time, the desired luminance Iij can be obtained even if a weak electric field is applied. Therefore, according to this embodiment, it is possible to drive the data line 102 with the data line signals X1 to Xn at a low voltage.

<5−5:第5実施形態の変形例>
第5実施形態では、図42に示すように、書込期間Twを電圧印加期間Tvfと無バイアス期間Tbfとで構成した。しかし、書込期間Twを、電圧印加期間Tvfと、制動電圧印加期間Tsfと、無バイアス期間Tbfとによって構成してもよい。
<5-5: Modification of Fifth Embodiment>
In the fifth embodiment, as shown in FIG. 42, the writing period Tw is composed of a voltage application period Tvf and a no-bias period Tbf. However, the writing period Tw may be configured by a voltage application period Tvf, a braking voltage application period Tsf, and a no-bias period Tbf.

図45は、第5実施形態の変形例に係わる電気泳動表示装置の書込期間における動作を示すタイミングチャートである。なお、書込期間Twの直前には、第5実施形態と同様に、電気泳動粒子3の空間的な状態が初期化されている。
後半期間Hbは、第1後半期間Hb1と第2後半期間Hb2に分けられている。そして、データ線信号Xjは、第1後半期間Hb1において、ハイインピーダンス状態または制動電圧Vsとなる。さらに、データ線信号Xjは、第2後半期間Hb2において、ハイインピーダンス状態または共通電極電圧Vcomとなる。印加電圧期間Tvfにおいて、画素電極104の電圧Vijは印加電圧Vaとなる。この期間において、電気泳動粒子3は移動を開始し、輝度Iijは次第に高くなる。次に、時刻T4から時刻T6までの制動電圧印加期間Tsfにあっては、制動電圧Vsが画素電極104に印加される。
FIG. 45 is a timing chart showing the operation during the writing period of the electrophoretic display device according to the modification of the fifth embodiment. Note that just before the writing period Tw, the spatial state of the electrophoretic particles 3 is initialized as in the fifth embodiment.
The second half period Hb is divided into a first second half period Hb1 and a second second half period Hb2. The data line signal Xj is in a high impedance state or the braking voltage Vs in the first second half period Hb1. Further, the data line signal Xj becomes a high impedance state or the common electrode voltage Vcom in the second second half period Hb2. In the applied voltage period Tvf, the voltage Vij of the pixel electrode 104 becomes the applied voltage Va. During this period, the electrophoretic particles 3 start to move, and the luminance Iij gradually increases. Next, in the braking voltage application period Tsf from time T4 to time T6, the braking voltage Vs is applied to the pixel electrode 104.

制動電圧Vsは共通電極電圧Vcomを基準として負極性の電圧であるから、電気泳動粒子3には、運動方向とは逆方向の力が働く。これにより、電気泳動粒子3の移動速度を低下させ、時刻T6に至るまでに、その運動を完全に停止させることができる。この変形例では、水平走査期間単位で印加電圧Vaおよび制動電圧Vsを画素電極104に印加するから、データ線信号X1〜Xnを低電圧で駆動することが可能となる。   Since the braking voltage Vs is a negative voltage with respect to the common electrode voltage Vcom, a force in the direction opposite to the movement direction acts on the electrophoretic particles 3. Thereby, the moving speed of the electrophoretic particles 3 can be reduced, and the movement can be completely stopped by the time T6. In this modification, since the applied voltage Va and the braking voltage Vs are applied to the pixel electrode 104 in units of horizontal scanning periods, the data line signals X1 to Xn can be driven with a low voltage.

<6:第6実施形態>
第5実施形態においては、表示すべき階調に応じた期間だけ一定電圧を画素電極102に印加したが、その替わりに一定電圧を次に表示すべき階調と現在表示中の階調の差分に対応した期間にわたって印加しても良い。以下に相違点を中心に説明する。
<6: Sixth Embodiment>
In the fifth embodiment, a constant voltage is applied to the pixel electrode 102 only for a period corresponding to the gradation to be displayed. Instead, a difference between the gradation to be displayed next and the gradation currently being displayed is applied instead. You may apply over the period corresponding to. Hereinafter, the difference will be mainly described.

<6−1:画像処理回路>
まず、画像信号処理回路301Cについて説明する。図46は、画像信号処理回路301Cの構成を示すブロック図である。この図に示すように画像信号処理回路301Cは、以下の点を除いて、図19に示す画像処理回路301Aと同様に構成されている。相違点は、演算部330の後段に、垂直カウンタ341、水平カウンタ342、加算回路343、書込回路344、第1および第2メモリ345,346、および読出回路348を備える点である。なお、差分画像データDdのビット幅は、走査線101の総数と一致する。この例では、走査線101が64本あり、差分画像データDdのビット幅が6ビットであるものとする。差分画像データDdのMSBは符号ビットである。画像データDvのデータ値が遅延画像データDv'のデータ値以上である場合、符号ビットは「0」となる。一方、画像データDvのデータ値が遅延画像データDv'のデータ値未満である場合、符号ビットは「1」となる。
<6-1: Image Processing Circuit>
First, the image signal processing circuit 301C will be described. FIG. 46 is a block diagram showing a configuration of the image signal processing circuit 301C. As shown in this figure, the image signal processing circuit 301C is configured similarly to the image processing circuit 301A shown in FIG. 19 except for the following points. The difference is that a vertical counter 341, a horizontal counter 342, an adder circuit 343, a write circuit 344, first and second memories 345 and 346, and a read circuit 348 are provided at the subsequent stage of the arithmetic unit 330. Note that the bit width of the difference image data Dd matches the total number of scanning lines 101. In this example, it is assumed that there are 64 scanning lines 101 and the bit width of the difference image data Dd is 6 bits. The MSB of the difference image data Dd is a sign bit. When the data value of the image data Dv is greater than or equal to the data value of the delayed image data Dv ′, the sign bit is “0”. On the other hand, when the data value of the image data Dv is less than the data value of the delayed image data Dv ′, the sign bit is “1”.

垂直カウンタ341は第1YクロックYCK1をカウントして行アドレスAyを生成する。水平カウンタ342はXクロックXCKをカウントして列アドレスAxを生成する。この行アドレスAyと列アドレスAxは、現在の差分画像データDdを表示すべき1フィールド中のタイミングを特定する。加算回路343は、差分画像データDdと行アドレスAyとを加算して、加算アドレスAy'を生成する。   The vertical counter 341 generates a row address Ay by counting the first Y clock YCK1. The horizontal counter 342 counts the X clock XCK and generates a column address Ax. The row address Ay and the column address Ax specify the timing in one field where the current difference image data Dd is to be displayed. The addition circuit 343 adds the difference image data Dd and the row address Ay to generate an addition address Ay ′.

次に、第1メモリ345は、図47に示すように128(=2m)行n列の記憶領域を有する。各記憶領域は上位ビット記憶領域と下位ビット記憶領域からなる。上位ビット記憶領域は差分画像データDdの符号ビット(MSB)を記憶する。下位ビット記憶領域はデータ線102に共通電極電圧Vcomを印加するタイミングを示すデータを記憶する。第1メモリ335の各列は各データ線102に対応しており、第1メモリ335の各行は水平走査期間の順番に対応している。なお、第2メモリ346は、図35に示す第2メモリ336と同様であるので、その説明を省略する。   Next, the first memory 345 has a storage area of 128 (= 2m) rows and n columns as shown in FIG. Each storage area includes an upper bit storage area and a lower bit storage area. The upper bit storage area stores the sign bit (MSB) of the difference image data Dd. The lower bit storage area stores data indicating the timing at which the common electrode voltage Vcom is applied to the data line 102. Each column of the first memory 335 corresponds to each data line 102, and each row of the first memory 335 corresponds to the order of the horizontal scanning period. The second memory 346 is the same as the second memory 336 shown in FIG.

次に、書込回路344は、第1メモリ345に対して以下の手順で書き込みを行う。書込回路344は、行アドレスをAy、列アドレスをAxとして特定される記憶領域のうち上位ビット記憶領域に差分画像データDdの符号ビット(MSB)を書き込む。また、書込回路344は、行アドレスをAy'、列アドレスをAxとして特定特定される記憶領域のうち下位ビット記憶領域に「1」を書き込む。なお、第2メモリ346に対するデータの書き込みは、第5実施形態で説明した第2メモリ336に対するデータの書き込みと同様である。   Next, the writing circuit 344 writes to the first memory 345 in the following procedure. The write circuit 344 writes the sign bit (MSB) of the difference image data Dd in the upper bit storage area of the storage area specified with the row address Ay and the column address Ax. The write circuit 344 writes “1” in the lower bit storage area of the storage area specified and specified as the row address Ay ′ and the column address Ax. Note that data writing to the second memory 346 is the same as data writing to the second memory 336 described in the fifth embodiment.

次に、読出回路348は、書き込みが終了した後、第1メモリ345の第1行第1列、第1行第2列、…、第2行第1列、第2行第2列、…、第64行第1列、…第128行n列の順番で、各記憶領域からデータを順次読み出す。読み出されたデータは、2ビットの極性・時間データDdxである。極性・時間データDdxの上位ビットは、差分画像データDdの符号ビットであり、画素電極104に印加すべき電圧の極性を指示する。また、極性・時間データDxの下位ビットは、共通電極電圧Vcomを画素電極104に印加すべきタイミングを指示する。なお、第2メモリ346からデータを読み出す動作は、第5実施形態で説明した第2メモリ336からデータを読み出す動作と同様である。   Next, after the writing is completed, the reading circuit 348 reads the first row, first column, the first row, second column,..., The second row, first column, the second row, second column,. , 64th row, first column,..., 128th row and nth column in the order of reading data from each storage area. The read data is 2-bit polarity / time data Ddx. The upper bit of the polarity / time data Ddx is a sign bit of the difference image data Dd, and indicates the polarity of the voltage to be applied to the pixel electrode 104. The lower bits of the polarity / time data Dx indicate the timing at which the common electrode voltage Vcom should be applied to the pixel electrode 104. The operation for reading data from the second memory 346 is the same as the operation for reading data from the second memory 336 described in the fifth embodiment.

<6−2:データ線駆動回路>
次に、データ線駆動回路140Dについて説明する。図48は、データ線駆動回路140Dの構成を示すブロック図である。データ線駆動回路140Dは、以下の点を除いて、図39に示す第5実施形態のデータ線駆動回路140Cと同様である。相違点は、印加時間データDxの替わりに極性・時間データDdxが供給される点、バスBUS、第1および第2ラッチ142D、143Dを2ビットで構成した点、および、PWM回路144Cの替わりにPWM回路144Dを用いる点である。
<6-2: Data line driving circuit>
Next, the data line driving circuit 140D will be described. FIG. 48 is a block diagram showing a configuration of the data line driving circuit 140D. The data line driving circuit 140D is the same as the data line driving circuit 140C of the fifth embodiment shown in FIG. 39 except for the following points. The difference is that the polarity / time data Ddx is supplied instead of the application time data Dx, the bus BUS, the first and second latches 142D and 143D are composed of 2 bits, and the PWM circuit 144C is replaced. The point is that the PWM circuit 144D is used.

PWM回路144Dは、n個の選択ユニットU1〜Unを備える。選択ユニットU1〜Unは、リセットタイミング信号Cr、第1YクロックYCK1、および極性・時間データDbx1〜Dbxnに基づいて、リセット電圧Vrest、印加電圧+Va、−Vaおよび共通電極電圧Vcomの中から所定の電圧を選択して出力する。   The PWM circuit 144D includes n selection units U1 to Un. The selection units U1 to Un select a predetermined voltage from the reset voltage Vrest, applied voltage + Va, −Va, and common electrode voltage Vcom based on the reset timing signal Cr, the first Y clock YCK1, and the polarity / time data Dbx1 to Dbxn. Select to output.

図49はj番目の選択ユニットUjの選択動作を示す真理値表である。また、なお、他の選択ユニットも同様である。この真理値表から明らかなように、リセットタイミング信号Crがアクティブ(Hレベル)のとき、データ線信号Xjはリセット電圧Vrestとなる。   FIG. 49 is a truth table showing the selection operation of the jth selection unit Uj. The same applies to other selection units. As is apparent from this truth table, when the reset timing signal Cr is active (H level), the data line signal Xj becomes the reset voltage Vrest.

次に、リセットタイミング信号Crが非アクティブ(Lレベル)の場合、第1YクロックYCK1と極性・時間データDbjとに基づいて、選択ユニットUjは選択を行う。図50は、リセットタイミング信号Crが非アクティブの場合におけるデータ線信号XjとYクロックYCKのタイミングチャートである。第1YクロックYCK1がHレベルの場合、極性・時間データDbjの上位ビットに基づいて、選択ユニットUjは印加電圧+Va、−Vaのうち一方を選択する。したがって、前半期間Haにおいて、データ線信号Xjの電圧は印加電圧+Vaまたは−Vaとなる。図50に示す実線は、上位ビットがLレベルの場合におけるデータ線信号Xjを示したものである。また、第1YクロックYCK1がLレベルの場合、極性・時間データDbjの下位ビットに基づいて、選択ユニットUjは選択を行う。したがって、後半期間Hbにおいては、極性・時間データDbjの下位ビットがHレベルの場合、データ線信号Xjは共通電極電圧Vcomとなる一方、極性・時間データDbjの下位ビットがLレベルの場合、データ線信号Xjはハイインピーダンス状態となる。   Next, when the reset timing signal Cr is inactive (L level), the selection unit Uj performs selection based on the first Y clock YCK1 and the polarity / time data Dbj. FIG. 50 is a timing chart of the data line signal Xj and the Y clock YCK when the reset timing signal Cr is inactive. When the first Y clock YCK1 is at the H level, the selection unit Uj selects one of the applied voltages + Va and −Va based on the upper bits of the polarity / time data Dbj. Therefore, in the first half period Ha, the voltage of the data line signal Xj becomes the applied voltage + Va or −Va. The solid line shown in FIG. 50 indicates the data line signal Xj when the upper bit is at the L level. When the first Y clock YCK1 is at L level, the selection unit Uj performs selection based on the lower bits of the polarity / time data Dbj. Therefore, in the second half period Hb, when the lower bit of the polarity / time data Dbj is at the H level, the data line signal Xj becomes the common electrode voltage Vcom, while when the lower bit of the polarity / time data Dbj is at the L level, the data The line signal Xj is in a high impedance state.

<6−3:電気泳動表示装置の動作>
図51は、電気泳動表示装置の全体動作を示すタイミングチャートである。まず、リセット期間Trにあっては、電気泳動粒子3が画素電極104側に引き寄せられ、その空間的な状態が初期化される。
次に、書込期間Twは、複数の単位期間から構成されている。1つの単位期間は電圧印加期間Tvfと無バイアス期間Tbfとの組で構成される。電圧印加期間Tvfにあっては、極性・時間データDxに基づいて、各画素電極104に印加電圧+Vaまたは−Vaが所定時間書き込まれる。一方、無バイアス期間Tbfにあっては、画素電極104に共通電極電圧Vcomが印加される。
次に、保持期間Thにあっては、画素電極104と共通電極201との間に、電界を発生させないようになっており、直前の書込期間で書き込まれた画像が保持される。
<6-3: Operation of electrophoretic display device>
FIG. 51 is a timing chart showing the overall operation of the electrophoretic display device. First, in the reset period Tr, the electrophoretic particles 3 are attracted to the pixel electrode 104 side, and the spatial state thereof is initialized.
Next, the writing period Tw is composed of a plurality of unit periods. One unit period is composed of a set of a voltage application period Tvf and a non-bias period Tbf. In the voltage application period Tvf, the applied voltage + Va or −Va is written to each pixel electrode 104 for a predetermined time based on the polarity / time data Dx. On the other hand, in the non-bias period Tbf, the common electrode voltage Vcom is applied to the pixel electrode 104.
Next, in the holding period Th, an electric field is not generated between the pixel electrode 104 and the common electrode 201, and an image written in the immediately preceding writing period is held.

図52は書込動作における電気泳動表示装置のタイミングチャートである。ここでは、i行j列の画素Pijにおける書込動作を説明する。この例では、画素Pijにおける直前の単位期間の階調が10%であり、現在の単位期間で100%の階調を表示させるものとする。
水平走査期間の前半期間Haにおいて、データ線信号Xjの電圧極性は、表示中の階調とこれから表示すべき階調とのうちどちらが大きいかによって定まる。この例では、10%から100%へと階調を増加させるため、i番目の水平走査期間の前半期間Haにおいて、データ線信号Xjは電圧+Vaとなる。
FIG. 52 is a timing chart of the electrophoretic display device in the writing operation. Here, the writing operation in the pixel Pij in i row and j column will be described. In this example, the gradation of the unit period immediately before in the pixel Pij is 10%, and 100% gradation is displayed in the current unit period.
In the first half period Ha of the horizontal scanning period, the voltage polarity of the data line signal Xj is determined depending on which one of the grayscale being displayed and the grayscale to be displayed is larger. In this example, since the gradation is increased from 10% to 100%, the data line signal Xj becomes the voltage + Va in the first half period Ha of the i-th horizontal scanning period.

走査線信号Yi'は、まず、最初のフィールドにおいてi番目の水平走査期間の前半期間Haでアクティブとなる。この例では、階調が90%増加するため、走査線信号Yi'は、時刻t1から0.9フィールド経過した時刻T3において、再びアクティブとなる。
時刻T1から時刻T2までの期間において走査線信号Yi'がアクティブ(Hレベル)になると、印加電圧+Vaが画素Pijの画素電極104に書き込まれる。画素電極104の電圧Vijは、時刻T1において共通電極電圧Vcomから印加電圧+Vaに遷移する。走査線信号Yiが再びアクティブになる期間(時刻T3〜T4)、データ線信号Xjは共通電極電圧Vcomとなる。したがって、画素電極104の電圧Vijは、時刻T3に至ると、共通電極電圧Vcomと一致する。
First, the scanning line signal Yi ′ becomes active in the first half period Ha of the i-th horizontal scanning period in the first field. In this example, since the gradation increases by 90%, the scanning line signal Yi ′ becomes active again at time T3 when 0.9 field has elapsed from time t1.
When the scanning line signal Yi ′ becomes active (H level) during the period from time T1 to time T2, the applied voltage + Va is written to the pixel electrode 104 of the pixel Pij. The voltage Vij of the pixel electrode 104 changes from the common electrode voltage Vcom to the applied voltage + Va at time T1. During the period when the scanning line signal Yi becomes active again (time T3 to T4), the data line signal Xj becomes the common electrode voltage Vcom. Therefore, the voltage Vij of the pixel electrode 104 coincides with the common electrode voltage Vcom when the time T3 is reached.

次に、画素Pijにおける電気泳動粒子3の挙動について考察する。画素Pijは、直前の単位期間で10%の階調を表示しているから、画素Pijの電気泳動粒子3は、時刻T0において、画素電極104から若干共通電極201よりに位置している。時刻T1において、画素電極104に印加電圧+Vaが印加されると、画素電極104から共通電極201へ向けて電界が付与される。したがって、時刻T1から電気泳動粒子3は移動を開始し、輝度Iijは次第に高くなる。印加電圧+Vaに応じた電界は、差分階調に応じた期間だけ発生する。この例では、10%から100%へと階調を変化させるため、電界が発生する期間は0.9フィールドである。   Next, the behavior of the electrophoretic particles 3 in the pixel Pij will be considered. Since the pixel Pij displays a gradation of 10% in the immediately preceding unit period, the electrophoretic particles 3 of the pixel Pij are located slightly closer to the common electrode 201 than the pixel electrode 104 at time T0. When the applied voltage + Va is applied to the pixel electrode 104 at time T <b> 1, an electric field is applied from the pixel electrode 104 toward the common electrode 201. Therefore, the electrophoretic particle 3 starts moving from time T1, and the luminance Iij gradually increases. The electric field corresponding to the applied voltage + Va is generated only for a period corresponding to the differential gradation. In this example, since the gradation is changed from 10% to 100%, the period during which the electric field is generated is 0.9 field.

第2実施形態にあっては、1水平期間中の所定期間に印加電圧+Vaまたは−Vaを印加したが、第6実施形態では、水平走査期間単位で印加電圧+Vaまたは−Vaを画素電極102に印加している。電気泳動粒子3の移動量は、分散系1に付与する電界の強さと印加時間に応じて定まる。この例では、長時間に亘って電界を印加するから、弱い電界を印加しても所望の輝度Iijを得ることができる。したがって、本実施形態によればデータ線信号X1〜Xnを低電圧で駆動することが可能となる。   In the second embodiment, the applied voltage + Va or −Va is applied in a predetermined period of one horizontal period, but in the sixth embodiment, the applied voltage + Va or −Va is applied to the pixel electrode 102 in units of horizontal scanning periods. Applied. The amount of movement of the electrophoretic particles 3 is determined according to the strength of the electric field applied to the dispersion system 1 and the application time. In this example, since the electric field is applied for a long time, the desired luminance Iij can be obtained even if a weak electric field is applied. Therefore, according to the present embodiment, the data line signals X1 to Xn can be driven with a low voltage.

<6−4:第6実施形態の変形例>
第6実施形態では、図51に示すように、単位期間Tuを電圧印加期間Tvfと無バイアス期間Tbfとで構成した。しかし、単位期間Tuを、電圧印加期間Tvfと、制動電圧印加期間Tsfと、無バイアス期間Tbfとによって構成してもよい。
<6-4: Modification of Sixth Embodiment>
In the sixth embodiment, as shown in FIG. 51, the unit period Tu is composed of a voltage application period Tvf and a no-bias period Tbf. However, the unit period Tu may be constituted by a voltage application period Tvf, a braking voltage application period Tsf, and a no-bias period Tbf.

図53は、第6実施形態の変形例に係わる電気泳動表示装置の単位期間Tuにおける動作を示すタイミングチャートである。この例においても、第5実施形態の変形例と同様に、後半期間Hbは、第1後半期間Hb1と第2後半期間Hb2に分けられている。ただし、データ線信号Xjは、第1後半期間Hb1において、ハイインピーダンス状態、制動電圧+Vs、−Vsのいずれかになる。+Vsおよび−Vsは共通電極電圧Vcomを中心電圧とする。制動電圧として極性の異なる+Vs、−Vsを選択できるようにしたのは、電気泳動粒子3が2方向に移動するからである。すなわち、印加電圧として+Vaを選択した場合には、制動電圧として−Vsを選択し、印加電圧として−Vaを選択した場合には、制動電圧として+Vsを選択する。
<7:応用例>
以上、本発明の一実施形態について説明したが、本発明はこれに限定されるものではなく、その趣旨を逸脱しない範囲で応用・変形が可能である。
<7−1:動画の表示>
上述した各実施形態にあっては、1枚の画像をリセット動作、書込動作の順で形成してこれを保持し、必要に応じて書換動作を行うようにした。したがって、各実施形態の電気泳動表示装置は、静止画を表示するのに適している。しかし、リセット期間Trを短くするとともに、書換動作をある周期で繰り返すことによって、動画を表示してもよいことは勿論である。動画を表示する場合には、第1に、電気泳動粒子3に移動速度が速いことが望ましい。このため、分散媒2の粘性抵抗は小さいことが好ましい。このような場合には、分散系1へ電界を付与することを停止しても電気泳動粒子3が惰性で泳動することが多い。したがって、制動電圧Vsを印加して、電気泳動粒子3の運動を減衰させることが好ましい。
FIG. 53 is a timing chart showing an operation in the unit period Tu of the electrophoretic display device according to the modified example of the sixth embodiment. Also in this example, the second half period Hb is divided into the first second half period Hb1 and the second second half period Hb2 as in the modification of the fifth embodiment. However, the data line signal Xj is in the high impedance state, the braking voltage + Vs, or −Vs in the first second half period Hb1. + Vs and −Vs use the common electrode voltage Vcom as the center voltage. The reason why + Vs and −Vs having different polarities can be selected as the braking voltage is that the electrophoretic particles 3 move in two directions. That is, when + Va is selected as the applied voltage, -Vs is selected as the braking voltage, and when -Va is selected as the applied voltage, + Vs is selected as the braking voltage.
<7: Application example>
As mentioned above, although one Embodiment of this invention was described, this invention is not limited to this, Application and deformation | transformation are possible in the range which does not deviate from the meaning.
<7-1: Display of moving image>
In each of the above-described embodiments, one image is formed in the order of the reset operation and the writing operation and is retained, and the rewriting operation is performed as necessary. Therefore, the electrophoretic display device of each embodiment is suitable for displaying a still image. However, it is a matter of course that a moving image may be displayed by shortening the reset period Tr and repeating the rewrite operation at a certain cycle. When displaying a moving image, first, it is desirable that the moving speed of the electrophoretic particles 3 is high. For this reason, it is preferable that the viscosity resistance of the dispersion medium 2 is small. In such a case, even if the application of an electric field to the dispersion system 1 is stopped, the electrophoretic particles 3 often migrate by inertia. Therefore, it is preferable to apply the braking voltage Vs to attenuate the movement of the electrophoretic particles 3.

<7−2:リフレッシュ期間>
分散系1を構成する分散媒2と電気泳動粒子3の比重は等しいことが好ましいが、素材の制約やバラツキによって両者の比重を完全に一致させることは難しい。このような場合、一旦、画像を書き込んでこれを長時間放置すると、電気泳動粒子3に重力が作用して、粒子3が沈降・浮上することがある。そこで、タイミングジェネレータ400Cの内部に図54に示すタイマー装置を設けて、所定周期で同一画像を再書込みすることが好ましい。
<7-2: Refresh period>
Although it is preferable that the specific gravity of the dispersion medium 2 and the electrophoretic particles 3 constituting the dispersion system 1 is equal, it is difficult to make the specific gravity of the two completely coincide with each other due to restrictions and variations in materials. In such a case, once an image is written and left for a long time, gravity may act on the electrophoretic particles 3 and the particles 3 may settle and float. Therefore, it is preferable to provide the timer device shown in FIG. 54 inside the timing generator 400C and rewrite the same image at a predetermined cycle.

このタイマー装置410は、タイマー部411と比較部412とを備えている。
タイマー部411は、時間か計測して継続時間データDtを生成するとともに、通常の書き込みを指示する書込開始信号Wsと再書込信号Ws'のうちいずれか一方がアクティブになると継続時間データDtの値を'0'にリセットするようになっている。比較部412は継続時間データDtと予め定められたリフレッシュ期間を指示する基準時間データDrefとを比較して、継続時間データDtと基準時間データDrefを比較して、両者が一致すると、所定時間アクティブとなる再書込信号Ws'を生成するようになっている。
The timer device 410 includes a timer unit 411 and a comparison unit 412.
The timer unit 411 measures the time to generate the duration data Dt, and when either one of the write start signal Ws and the rewrite signal Ws ′ instructing normal writing becomes active, the duration data Dt. The value of is reset to '0'. The comparison unit 412 compares the continuation time data Dt with the reference time data Dref indicating a predetermined refresh period, compares the continuation time data Dt with the reference time data Dref. A rewrite signal Ws ′ is generated.

図55は、タイマー装置410のタイミングチャートである。書込開始信号Wsがアクティブになると、タイマー部411の継続時間データDtがリセットされ、計測が開始される。そして、予め定められたリフレッシュ期間が経過すると、継続時間データDtと基準時間データDrefとが一致して再書込信号Ws'がアクティブとなる。以後、リフレッシュ期間が経過する毎に再書込信号Ws'がアクティブとなる一方、途中で書込開始信号Wsがアクティブとなれば、その時点からリフレッシュ期間の計測が開始されることなる。
このようにして得られた再書込信号Ws'をトリガとして上述した実施形態で説明した書き換え動作(ただし同一画像)を実行することによって、表示画像のリフレッシュを図ることができる。
FIG. 55 is a timing chart of the timer device 410. When the write start signal Ws becomes active, the duration data Dt of the timer unit 411 is reset and measurement is started. When a predetermined refresh period elapses, the continuation time data Dt and the reference time data Dref coincide with each other, and the rewrite signal Ws ′ becomes active. Thereafter, every time the refresh period elapses, the rewrite signal Ws ′ becomes active. On the other hand, if the write start signal Ws becomes active halfway, measurement of the refresh period starts from that point.
The display image can be refreshed by executing the rewriting operation (however, the same image) described in the above-described embodiment using the rewrite signal Ws ′ obtained in this way as a trigger.

<7−3:電子機器>
次に、上述した電気泳動表示装置を用いた電子機器について説明する。
<7−3−1:電子書籍>
まず、電気泳動表示装置を電子書籍に適用した例について説明する。図56は、この電子書籍を示す斜視図である。図において、電子書籍1000は、電気泳動表示パネル1001、電源スイッチ1002、第1ボタン1003、第2ボタン1004、およびCD−ROMスロット1005を備えている。
<7-3: Electronic device>
Next, an electronic apparatus using the above-described electrophoretic display device will be described.
<7-3-1: Electronic book>
First, an example in which an electrophoretic display device is applied to an electronic book will be described. FIG. 56 is a perspective view showing this electronic book. In the figure, an electronic book 1000 includes an electrophoretic display panel 1001, a power switch 1002, a first button 1003, a second button 1004, and a CD-ROM slot 1005.

利用者が電源スイッチ1002を押して、CD−ROMスロット1005にCD−ROMを装着すると、CD−ROMの内容が読み出され、電気泳動表示パネル1001にメニューが表示される。利用者が第1ボタン1003と第2ボタン1004を操作して、所望の書籍を選択すると電気泳動表示パネル1001に第1頁が表示される。頁を進める場合には第2ボタン1004を押し、頁を戻す場合には第1ボタン1003を押す。   When the user presses the power switch 1002 to insert a CD-ROM into the CD-ROM slot 1005, the contents of the CD-ROM are read and a menu is displayed on the electrophoretic display panel 1001. When the user operates the first button 1003 and the second button 1004 to select a desired book, the first page is displayed on the electrophoretic display panel 1001. The second button 1004 is pressed to advance the page, and the first button 1003 is pressed to return the page.

この電子書籍1000にあっては、書籍の内容を表示した後は、第1ボタン1003および第2ボタン1004を操作したときだけ表示画面を更新する。上述したように電気泳動粒子3は電界が印加されなければ泳動しない。換言すれば、表示画像を維持するためには給電が不要である。このため、表示画面を更新するときだけ、駆動回路に電圧を給電して電気泳動表示パネル1001を駆動している。この結果、液晶表示装置と比較して消費電力を大幅に削減することができる。   In the electronic book 1000, after displaying the contents of the book, the display screen is updated only when the first button 1003 and the second button 1004 are operated. As described above, the electrophoretic particles 3 do not migrate unless an electric field is applied. In other words, no power supply is required to maintain the display image. Therefore, only when the display screen is updated, the electrophoretic display panel 1001 is driven by supplying voltage to the drive circuit. As a result, power consumption can be significantly reduced as compared with the liquid crystal display device.

また、電気泳動表示パネル1001の表示画像は、顔料粒子である電気泳動粒子3によって表示される。したがって、表示画面が光ることがない。したがって、電子書籍1000は印刷物と同様の表示が可能であり、これを長時間読んでも目の疲労が少ないといった利点がある。   The display image on the electrophoretic display panel 1001 is displayed by the electrophoretic particles 3 that are pigment particles. Therefore, the display screen does not shine. Therefore, the electronic book 1000 can display the same as a printed matter, and has an advantage of less eye fatigue even when read for a long time.

<7−3−2:パーソナルコンピュータ>
次に、電気泳動表示装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図57は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ1200は、キーボード1202を備えた本体部1204と、電気泳動表示パネル1206とから構成されている。この電気泳動表示パネル1206の表示画像は、顔料粒子である電気泳動粒子3によって表示されるので、透過型・半透過型の液晶表示装置で必要とされるバックライトが不要である。このため、コンピュータ1200を小型軽量化することができ、しかも、その消費電力を大幅に削減することが可能である。
<7-3-2: Personal computer>
Next, an example in which the electrophoretic display device is applied to a mobile personal computer will be described. FIG. 57 is a perspective view showing the configuration of this personal computer. In the figure, a computer 1200 includes a main body 1204 having a keyboard 1202 and an electrophoretic display panel 1206. Since the display image of the electrophoretic display panel 1206 is displayed by the electrophoretic particles 3 which are pigment particles, a backlight required for a transmissive / semi-transmissive liquid crystal display device is unnecessary. Therefore, the computer 1200 can be reduced in size and weight, and the power consumption can be greatly reduced.

<7−3−3:携帯電話>
さらに、電気泳動表示装置を、携帯電話に適用した例について説明する。図58は、この携帯電話の構成を示す斜視図である。図において、携帯電話1300は、複数の操作ボタン1302のほか、受話口1304、送話口1306とともに、電気泳動表示パネル1308を備えるものである。
液晶表示装置にあっては偏光板が必要であり、これにより表示画面が暗くなっていたが、電気泳動表示パネル1308は偏光板が不要である。このため、携帯電話1300は明るくて見やすい画面を表示することができる。
なお、電子機器としては、図56〜図58を参照して説明した他にも、テレビジョンモニタや、屋外の広告板、道路標識、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、各実施形態の電気泳動表示パネル、さらにはこれを備えた電気光学装置が適用可能なのは言うまでもない。
<7-3-3: Mobile phone>
Further, an example in which the electrophoretic display device is applied to a mobile phone will be described. FIG. 58 is a perspective view showing the configuration of this mobile phone. In the figure, a mobile phone 1300 includes an electrophoretic display panel 1308 in addition to a plurality of operation buttons 1302, as well as an earpiece 1304 and a mouthpiece 1306.
In the liquid crystal display device, a polarizing plate is necessary, and thus the display screen is dark. However, the electrophoretic display panel 1308 does not require a polarizing plate. Therefore, the mobile phone 1300 can display a bright and easy-to-see screen.
In addition to the electronic devices described with reference to FIGS. 56 to 58, the electronic equipment includes a television monitor, an outdoor advertising board, a road sign, a viewfinder type, a monitor direct view type video tape recorder, and a car navigation device. , Pagers, electronic notebooks, calculators, word processors, workstations, videophones, POS terminals, devices equipped with touch panels, and the like. In addition, it goes without saying that the electrophoretic display panel of each embodiment and the electro-optical device including the same can be applied to these various electronic devices.

第1実施形態に係る電気泳動表示パネルの機械的な構成を示す分解斜視図である。It is a disassembled perspective view which shows the mechanical structure of the electrophoretic display panel which concerns on 1st Embodiment. 同パネルの部分断面図である。It is a fragmentary sectional view of the panel. 同パネルを用いた電気泳動表示装置の電気的な構成を示すブロック図である。It is a block diagram which shows the electrical constitution of the electrophoretic display device using the panel. 同パネルの分割セルの構造を簡略化して示した断面図である。It is sectional drawing which simplified and showed the structure of the division | segmentation cell of the panel. 電圧印加時間と階調濃度との関係の一例を示すグラフである。It is a graph which shows an example of the relationship between voltage application time and a gradation density. 同装置のデータ線駆動回路140Aのブロック図である。It is a block diagram of a data line driving circuit 140A of the same device. 走査線駆動回路130Aおよびデータ線駆動回路140Aのタイミングチャートである。4 is a timing chart of a scanning line driving circuit 130A and a data line driving circuit 140A. データ線駆動回路140Aに用いるPWM回路145のブロック図である。It is a block diagram of the PWM circuit 145 used for the data line drive circuit 140A. PWM信号の信号波形を示すタイミングチャートである。It is a timing chart which shows the signal waveform of a PWM signal. PWM回路145の単位回路Rjの動作を示すタイミングチャートである。6 is a timing chart showing an operation of a unit circuit Rj of the PWM circuit 145. 画像信号処理回路300Aの出力データを示すタイミングチャートである。3 is a timing chart showing output data of an image signal processing circuit 300A. リセット動作における電気泳動表示装置のタイミングチャートである。5 is a timing chart of the electrophoretic display device in a reset operation. 書込動作における電気泳動表示装置のタイミングチャートである。It is a timing chart of the electrophoretic display device in the writing operation. 第2の態様に係るリセット動作を説明するためのタイミングチャートである。It is a timing chart for demonstrating the reset operation | movement which concerns on a 2nd aspect. 複数の水平ラインを同時にリセットする場合の動作を示すタイミングチャートである。It is a timing chart which shows operation in the case of resetting a plurality of horizontal lines simultaneously. 書き換えるべき水平ラインを説明するための図である。It is a figure for demonstrating the horizontal line which should be rewritten. 第4の態様に係る電気泳動パネルBの電気的な構成を示すブロック図である。It is a block diagram which shows the electric constitution of the electrophoresis panel B which concerns on a 4th aspect. 分割セルの構造を簡略化して示した断面図である。It is sectional drawing which simplified and showed the structure of the division cell. 画像処理回路301Aのブロック図である。It is a block diagram of image processing circuit 301A. PWM回路145Aのブロック図である。It is a block diagram of PWM circuit 145A. 画像処理回路301Aの出力データを示すタイミングチャートである。3 is a timing chart showing output data of an image processing circuit 301A. 書き込み動作における電気泳動表示装置のタイミングチャートである。It is a timing chart of the electrophoretic display device in the writing operation. 画像信号処理回路300Bのブロック図である。It is a block diagram of the image signal processing circuit 300B. 画像信号処理回路300Bの出力データのタイミングチャートである。It is a timing chart of the output data of the image signal processing circuit 300B. PWM回路145Bのブロック図である。It is a block diagram of PWM circuit 145B. PWM回路145Bの単位回路Rjの動作を示すタイミングチャートである。It is a timing chart which shows operation of unit circuit Rj of PWM circuit 145B. 書込動作における電気泳動表示装置のタイミングチャートである。It is a timing chart of the electrophoretic display device in the writing operation. 画像処理回路301Bのブロック図である。It is a block diagram of the image processing circuit 301B. PWM回路145Cのブロック図である。It is a block diagram of PWM circuit 145C. 多重データDdmとこれを分割して得られるデータの関係を示す図である。It is a figure which shows the relationship between the multiplex data Ddm and the data obtained by dividing | segmenting this. PWM回路145Bの単位回路Rjの動作を示すタイミングチャートである。It is a timing chart which shows operation of unit circuit Rj of PWM circuit 145B. 書込動作における電気泳動表示装置のタイミングチャートである。It is a timing chart of the electrophoretic display device in the writing operation. 画像信号処理回路300Cのブロック図である。It is a block diagram of an image signal processing circuit 300C. 第1フィールドメモリ335の記憶領域を画素と対応付けて示す概念図である。3 is a conceptual diagram showing a storage area of a first field memory 335 in association with pixels. FIG. 第2フィールド336の記憶領域を画素と対応付けて示す概念図である。It is a conceptual diagram which shows the memory area of the 2nd field 336 corresponding to a pixel. 走査線駆動回路130Cのブロック図である。It is a block diagram of a scanning line driving circuit 130C. 走査線駆動回路130Cのタイミングチャートである。It is a timing chart of the scanning line driving circuit 130C. 走査線駆動回路130Cのタイミングチャートである。It is a timing chart of the scanning line driving circuit 130C. データ線駆動回路140Cのブロック図である。It is a block diagram of a data line driving circuit 140C. PWM回路144Cに用いる選択ユニットUjの真理値表である。It is a truth table of selection unit Uj used for PWM circuit 144C. リセットタイミング信号Crが非アクティブの場合におけるデータ線信号XjとYクロックYCKのタイミングチャートである。6 is a timing chart of the data line signal Xj and the Y clock YCK when the reset timing signal Cr is inactive. 電気泳動表示装置の全体動作を示すタイミングチャートである。It is a timing chart which shows the whole operation | movement of an electrophoretic display apparatus. 書込動作における電気泳動表示装置の動作例を示すタイミングチャートである。It is a timing chart which shows the operation example of the electrophoretic display device in writing operation. 書込動作における電気泳動表示装置のタイミングチャートである。It is a timing chart of the electrophoretic display device in the writing operation. 書込動作における電気泳動表示装置のタイミングチャートである。It is a timing chart of the electrophoretic display device in the writing operation. 画像処理回路301Cのブロック図である。It is a block diagram of the image processing circuit 301C. 第1フィールドメモリ335の記憶領域を画素と対応付けて示す概念図である。3 is a conceptual diagram showing a storage area of a first field memory 335 in association with pixels. FIG. データ線駆動回路140Dのブロック図である。It is a block diagram of data line drive circuit 140D. PWM回路144Cに用いる選択ユニットUjの真理値表である。It is a truth table of selection unit Uj used for PWM circuit 144C. リセットタイミング信号Crが非アクティブの場合におけるデータ線信号Xjと第1YクロックYCK1のタイミングチャートである。6 is a timing chart of the data line signal Xj and the first Y clock YCK1 when the reset timing signal Cr is inactive. 電気泳動表示装置の全体動作を示すタイミングチャートである。It is a timing chart which shows the whole operation | movement of an electrophoretic display apparatus. 電気泳動表示装置の書込動作を示すタイミングチャートである。6 is a timing chart showing a writing operation of the electrophoretic display device. 電気泳動表示装置の書込動作を示すタイミングチャートである。6 is a timing chart showing a writing operation of the electrophoretic display device. タイマー装置410のブロック図である。3 is a block diagram of a timer device 410. FIG. タイマー装置410の動作を示すタイミングチャートである。5 is a timing chart showing the operation of the timer device 410. 電子機器の一例たる電子書籍の概観斜視図である。It is a general | schematic perspective view of the electronic book which is an example of an electronic device. 電子機器の一例たるパーソナルコンピュータの概観斜視図である。It is a general | schematic perspective view of the personal computer which is an example of an electronic device. 電子機器の一例たる携帯電話の概観斜視図である。It is a general | schematic perspective view of the mobile telephone which is an example of an electronic device.

1……分散系
2……分散媒
3……電気泳動粒子
A……電気泳動表示パネル
101……走査線
102……データ線
103……TFT(スイッチング素子)
104……画素電極
201……共通電極
Va……印加電圧
Vs……制動電圧
Y1〜Ym……走査線信号
X1〜Xn……データ線信号
130A、130C……走査線駆動回路(走査線駆動部)
140A,140B、140C……データ線駆動回路(データ線駆動部)
DESCRIPTION OF SYMBOLS 1 ... Dispersion system 2 ... Dispersion medium 3 ... Electrophoretic particle A ... Electrophoretic display panel 101 ... Scanning line 102 ... Data line 103 ... TFT (switching element)
104 ... Pixel electrode 201 ... Common electrode Va ... Applied voltage Vs ... Braking voltage Y1-Ym ... Scan line signal X1-Xn ... Data line signal 130A, 130C ... Scan line drive circuit (scan line drive unit) )
140A, 140B, 140C... Data line drive circuit (data line drive unit)

Claims (4)

第1の電極及び第2の電極と、
前記第1の電極と前記第2の電極との間に配置された、電気泳動粒子を含有する分散系と、
複数の走査線と、
前記複数の走査線と交差する複数のデータ線と、
前記データ線と前記走査線との交差に対応して設けられ、前記データ線、前記走査線、
及び前記第1の電極に電気的に接続されたスイッチング素子と、
を有する電気泳動表示装置の駆動方法であって、
表示の切換の際に、前記第1の電極と前記第2の電極との間に第1の電圧を印加する第1のステップと、
前記第1のステップの後に、前記第1の電極と前記第2の電極との間に、前記第1の電極とは逆極性の第2の電圧を印加する第2のステップと
前記第2のステップの後に、前記第1の電極に前記第2の電極と同じ電圧を印加する第3のステップと、を有し、
前記第2のステップにおける前記第2の電圧の印加時間は、前記第1のステップにおける前記第1の電圧の印加時間より短い、電気泳動表示装置の駆動方法。
A first electrode and a second electrode;
A dispersion system containing electrophoretic particles disposed between the first electrode and the second electrode;
A plurality of scan lines;
A plurality of data lines intersecting the plurality of scanning lines;
Provided corresponding to the intersection of the data line and the scanning line, the data line, the scanning line,
And a switching element electrically connected to the first electrode;
A method for driving an electrophoretic display device comprising:
A first step of applying a first voltage between the first electrode and the second electrode when switching a display;
A second step of applying a second voltage having a polarity opposite to that of the first electrode between the first electrode and the second electrode after the first step ;
After the second step, a third step of applying the same voltage to the first electrode as the second electrode ;
The method for driving an electrophoretic display device, wherein an application time of the second voltage in the second step is shorter than an application time of the first voltage in the first step.
第1の電極及び第2の電極と、
前記第1の電極と前記第2の電極との間に配置された、電気泳動粒子を含有する分散系と、
複数の走査線と、
前記複数の走査線と交差する複数のデータ線と、
前記データ線と前記走査線との交差に対応して設けられ、前記データ線、前記走査線、及び前記第1の電極に電気的に接続されたスイッチング素子と、
を有する電気泳動表示装置の制御装置であって、
表示の切換の際に、前記第1の電極と前記第2の電極との間に第1の電圧を印加する第1のステップと、
前記第1のステップの後に、前記第1の電極と前記第2の電極との間に、前記第1の電極とは逆極性の第2の電圧を印加する第2のステップと、
前記第2のステップの後に、前記第1の電極に前記第2の電極と同じ電圧を印加する第3のステップと、
を実行するよう前記電気泳動表示装置を制御し、
前記第2のステップにおける前記第2の電圧の印加時間は、前記第1のステップにおける前記第1の電圧の印加時間より短い、電気泳動表示装置の制御装置。
A first electrode and a second electrode;
A dispersion system containing electrophoretic particles disposed between the first electrode and the second electrode;
A plurality of scan lines;
A plurality of data lines intersecting the plurality of scanning lines;
A switching element provided corresponding to the intersection of the data line and the scanning line, and electrically connected to the data line, the scanning line, and the first electrode;
A control device for an electrophoretic display device comprising:
A first step of applying a first voltage between the first electrode and the second electrode when switching a display;
A second step of applying a second voltage having a polarity opposite to that of the first electrode between the first electrode and the second electrode after the first step;
After the second step, a third step of applying the same voltage as the second electrode to the first electrode;
Controlling the electrophoretic display device to perform
The control apparatus for an electrophoretic display device, wherein an application time of the second voltage in the second step is shorter than an application time of the first voltage in the first step.
第1の電極および第2の電極と、
前記第1の電極と前記第2の電極との間に配置された、電気泳動粒子を含有する分散系と、
複数の走査線と、
前記複数の走査線と交差する複数のデータ線と、
前記データ線と前記走査線との交差に対応して設けられ、前記データ線、前記走査線、及び前記第1の電極に電気的に接続されたスイッチング素子と、
を有する電気泳動表示装置であって、
表示の切換の際に、第1ステップにおいて、前記第1の電極と前記第2の電極との間に第1の電圧が印加され、
前記第1のステップの後の第2のステップにおいて、前記第1の電極と前記第2の電極との間に、前記第1の電極とは逆極性の第2の電圧が印加され、
前記第2のステップの後の第3のステップにおいて、前記第1の電極に前記第2の電極と同じ電圧が印加され、
前記第2のステップにおける前記第2の電圧の印加時間は、前記第1のステップにおける前記第1の電圧の印加時間より短い、電気泳動表示装置。
A first electrode and a second electrode;
A dispersion system containing electrophoretic particles disposed between the first electrode and the second electrode;
A plurality of scan lines;
A plurality of data lines intersecting the plurality of scanning lines;
A switching element provided corresponding to the intersection of the data line and the scanning line, and electrically connected to the data line, the scanning line, and the first electrode;
An electrophoretic display device comprising:
In switching the display, in the first step, a first voltage is applied between the first electrode and the second electrode,
In a second step after the first step, a second voltage having a polarity opposite to that of the first electrode is applied between the first electrode and the second electrode,
In a third step after the second step, the same voltage as the second electrode is applied to the first electrode;
The electrophoretic display device, wherein an application time of the second voltage in the second step is shorter than an application time of the first voltage in the first step.
請求項3に記載の電気泳動表示装置を表示部に備えることを特徴とする電子機器。   An electronic apparatus comprising the electrophoretic display device according to claim 3 in a display portion.
JP2013059689A 2000-06-22 2013-03-22 Control method for electrophoretic display device, control device for electrophoretic display device, electrophoretic display device, and electronic apparatus Expired - Fee Related JP5668771B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013059689A JP5668771B2 (en) 2000-06-22 2013-03-22 Control method for electrophoretic display device, control device for electrophoretic display device, electrophoretic display device, and electronic apparatus

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2000187923 2000-06-22
JP2000187923 2000-06-22
JP2000237090 2000-08-04
JP2000237090 2000-08-04
JP2013059689A JP5668771B2 (en) 2000-06-22 2013-03-22 Control method for electrophoretic display device, control device for electrophoretic display device, electrophoretic display device, and electronic apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009232032A Division JP2010002932A (en) 2000-06-22 2009-10-05 Electrophoretic display, method and circuit for driving electrophoretic display, and electronic device

Publications (2)

Publication Number Publication Date
JP2013140391A JP2013140391A (en) 2013-07-18
JP5668771B2 true JP5668771B2 (en) 2015-02-12

Family

ID=40167739

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2008216245A Expired - Lifetime JP4479841B2 (en) 2000-06-22 2008-08-26 Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JP2009036204A Expired - Lifetime JP4479850B2 (en) 2000-06-22 2009-02-19 Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JP2009232032A Pending JP2010002932A (en) 2000-06-22 2009-10-05 Electrophoretic display, method and circuit for driving electrophoretic display, and electronic device
JP2013059688A Withdrawn JP2013167885A (en) 2000-06-22 2013-03-22 Control method of electrophoretic display device, control device of electrophoretic display device, electrophoretic display device and electronic apparatus
JP2013059689A Expired - Fee Related JP5668771B2 (en) 2000-06-22 2013-03-22 Control method for electrophoretic display device, control device for electrophoretic display device, electrophoretic display device, and electronic apparatus

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2008216245A Expired - Lifetime JP4479841B2 (en) 2000-06-22 2008-08-26 Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JP2009036204A Expired - Lifetime JP4479850B2 (en) 2000-06-22 2009-02-19 Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JP2009232032A Pending JP2010002932A (en) 2000-06-22 2009-10-05 Electrophoretic display, method and circuit for driving electrophoretic display, and electronic device
JP2013059688A Withdrawn JP2013167885A (en) 2000-06-22 2013-03-22 Control method of electrophoretic display device, control device of electrophoretic display device, electrophoretic display device and electronic apparatus

Country Status (1)

Country Link
JP (5) JP4479841B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4479841B2 (en) * 2000-06-22 2010-06-09 セイコーエプソン株式会社 Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JP4618031B2 (en) * 2000-06-22 2011-01-26 セイコーエプソン株式会社 Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JP2012003231A (en) * 2010-05-20 2012-01-05 Seiko Epson Corp Electrophoretic display device and method for driving the same, and electronic apparatus
JP2012177838A (en) * 2011-02-28 2012-09-13 Seiko Epson Corp Driving method of electrophoretic display device, electrophoretic display device and electronic apparatus
KR101997621B1 (en) * 2012-07-27 2019-07-08 엘지디스플레이 주식회사 Electrophoresis display device and method for driving the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5228556B2 (en) * 1972-07-19 1977-07-27
JPS51112360A (en) * 1974-03-25 1976-10-04 Fuji Denko Kk Display equipment of electrophoresis
JPS5327152B2 (en) * 1974-10-05 1978-08-07
JPS5327151B2 (en) * 1974-10-05 1978-08-07
JPS5922947B2 (en) * 1975-10-20 1984-05-30 松下電器産業株式会社 Electrophoretic display panel driving method
JPS5925223B2 (en) * 1977-01-14 1984-06-15 松下電器産業株式会社 Electrophoretic matrix display device
JPH0434512Y2 (en) * 1985-08-28 1992-08-17
US4833464A (en) * 1987-09-14 1989-05-23 Copytele, Inc. Electrophoretic information display (EPID) apparatus employing grey scale capability
JPH06266309A (en) * 1993-03-15 1994-09-22 Nippon Mektron Ltd Electrophoresis matrix display device
CA2170263A1 (en) * 1993-08-26 1995-03-02 Frank J. Disanto Electrophoretic display having reduced writing time
JP3214644B2 (en) * 1993-12-21 2001-10-02 セイコーエプソン株式会社 Electrophoresis matrix display
JP3566524B2 (en) * 1998-01-14 2004-09-15 キヤノン株式会社 Electrophoretic display
JPH11265167A (en) * 1998-01-23 1999-09-28 Eastman Kodak Co Non-radiative color display
DE69918308T2 (en) * 1998-04-10 2004-10-21 E Ink Corp ELECTRONIC DISPLAY BASED ON ORGANIC FIELD EFFECT TRANSISTORS
JP3956493B2 (en) * 1998-07-17 2007-08-08 セイコーエプソン株式会社 Electrophoretic display device
JP2000047266A (en) * 1998-07-27 2000-02-18 Sony Corp Electrophoresis display device and information display system
JP2000137250A (en) * 1998-11-04 2000-05-16 Sony Corp Display device and method for driving the display device
JP4618031B2 (en) * 2000-06-22 2011-01-26 セイコーエプソン株式会社 Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JP3750566B2 (en) * 2000-06-22 2006-03-01 セイコーエプソン株式会社 Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JP4479841B2 (en) * 2000-06-22 2010-06-09 セイコーエプソン株式会社 Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JP4557068B2 (en) * 2000-06-22 2010-10-06 セイコーエプソン株式会社 Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JP4613727B2 (en) * 2000-06-22 2011-01-19 セイコーエプソン株式会社 Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JP3750565B2 (en) * 2000-06-22 2006-03-01 セイコーエプソン株式会社 Electrophoretic display device driving method, driving circuit, and electronic apparatus

Also Published As

Publication number Publication date
JP2013140391A (en) 2013-07-18
JP2010002932A (en) 2010-01-07
JP2008293047A (en) 2008-12-04
JP2009104214A (en) 2009-05-14
JP4479841B2 (en) 2010-06-09
JP4479850B2 (en) 2010-06-09
JP2013167885A (en) 2013-08-29

Similar Documents

Publication Publication Date Title
JP3750565B2 (en) Electrophoretic display device driving method, driving circuit, and electronic apparatus
JP3750566B2 (en) Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JP4618031B2 (en) Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JP3680795B2 (en) Electro-optical device driving method, driving circuit, electro-optical device, and electronic apparatus
JP4613727B2 (en) Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
JP4110772B2 (en) Electro-optical device, drive circuit, and electronic apparatus
JP5045976B2 (en) Electrophoretic display device and driving method thereof
JP4557083B2 (en) Electrophoretic display device driving method, driving circuit, electrophoretic display device, and electronic apparatus
KR100462958B1 (en) Driving circuit for driving electrooptical device, electrooptical device and electronic apparatus
JP5668771B2 (en) Control method for electrophoretic display device, control device for electrophoretic display device, electrophoretic display device, and electronic apparatus
JP2003022058A (en) Electrooptic device, driving circuit for electrooptic device, driving method for electrooptic device, and electronic equipment
JP3661523B2 (en) Electro-optical device driving method, driving circuit, electro-optical device, and electronic apparatus
JP2011013420A (en) Electro-optical device, method for driving the same, and electronic apparatus
JP2010044295A (en) Electrooptical apparatus, its driving method, and electronic device
JP3931909B2 (en) Electro-optical device driving method, driving circuit, electro-optical device, and electronic apparatus
JP4386608B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2006098813A (en) Electro-optical device, its drive circuit and method, electronic equipment
JP4479154B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JPH11119191A (en) Driving device for liquid crystal display panel, liquid crystal display device and electronic equipment
JP2006184653A (en) Electro-optical device, drive circuit and method therefor, and electronic equipment
JP2003195832A (en) Electrooptical device and electronic equipment
JP2002140046A (en) Driving method for display device, its driving circuit, display device, and electronic equipment

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141201

R150 Certificate of patent or registration of utility model

Ref document number: 5668771

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees