JPS6041791B2

JPS6041791B2 - 信号抽出装置

Info

Publication number: JPS6041791B2
Application number: JP53026428A
Authority: JP
Inventors: 勝己松谷
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1978-03-07
Filing date: 1978-03-07
Publication date: 1985-09-18
Also published as: JPS54118974A

Description

【発明の詳細な説明】本発明は、プロセスに散在する信号を電気的に絶縁され
た信号として抽出するインターフェイス装置に関する。

従来この種の装置として、第１図に示すものがあつた。
１はリミットスイッチ等プロセスに散在する信号群であ
る。一般にプロセスに散在する装置では−その装置の出
力は接点出力形態をとる例が多いため、説明の便宜上、
第１図ではプロセス信号を接点で示している。２は接点
信号を電圧信号として取り込むための直流電源、３はイ
ンターフェイス装置としての従来例を示すリレーインタ
ーフェイス装置である。

４はリレー５の電流制限抵抗、６はリレー５の出力接点
、７は集積回路（ＩＣ）てあり、ロジック信号として端
子Ｂａに出力される。

リレー５は電磁式のリレーであり、動作コイルと接点６
は電気的に絶縁されている。マイクロコンピュータ等の
中央演算装置（ＣＰＵ）を持つタイムシエアリングマシ
ーンでは、８ビットマシーン、１６ビットマシーン等が
あり、プロセス信号をＣＰＵが読み込む方法として８ビ
ット（８点）毎あるいは１６ビット（１６点）毎に
データ読み込みが行われる。端子９は、こうしたマシー
ンに対して必要ビット毎に読み行むためのゲート端子で
ある。このようなインターフェイス装置としては、第１
図に示したリレーを使用する以外に、ホトカプラーが使
用されることもあり、あるいは接点信号を電圧信号とし
て取り込むための電源として交流電源を使用する場合に
は、小形トランスを絶縁媒体として使用することも行な
われてきている。

近年マイクロコンピュータ等の出現により、その制御範
囲は広くなりプロセスとのインターフェイスも次第に増
加してきている。従つて類似のインターフェイスが数１
００点に及ぶ場合が生じているが、第１図に示す如き従
来方式ではプロセス点数に対応してインターフェイス（
リレー５と接点６）を設ける必要があり、このため部品
点数が多く信頼性が低下すること、取付スペースが増大
すること、また高価になるという大きな欠点を有してい
た。

本発明は上記従来装置の欠点を除去したインターフェイ
ス装置を提供することを目的としてなされたものである
。

本発明は従来コンピュータ等の記憶素子として使用され
てきているワイヤメモリを、その有する磁気特性に着目
し、記憶素子としてではなく、インターフェイス素子と
して活用せんとするものであり、全く新規な効果を生じ
させるものである。

従つて２値化情報を記憶（メモリ）する装置であるワイ
ヤメモリに対し、本発明でいうインターフェイス素子は
、別呼称にて命名すべきであろうが、ワイヤメモリは従
来からの一般的な呼称であるため、以下ワイヤメモリと
して述べる。本発明の実施例を示す前にワイヤメモリの
動作原理を説明する。

第２図はワイヤメモリの動作原理図である。

ワイヤメモリの桁線１０はパーマロイの電着磁性線であ
り、通常０．１Ｔｎ！ｎφ程度の導体芯線１０−１に数
千オンムストロング（１オンムストロングは１０−７ミ
リメータ）の厚みでパーマロイなどの磁性体１０−２を
電通し、磁化容易軸を円周方向に持たせている。この桁
線１０と語線１４の交点が単位記憶点１０−３を構成す
る。

書き込みは第３図に示す如く、語電流１ｗと桁ドライバ
１１による情報電流１。

一致により行われ、情報電流１。が正の場合に“１゛と
すれば、負の場合に゛゜０゛という２値化情報が記憶さ
れる。読み出しは語電流１ｗのみを語線１４に流すこと
により行われる。読み出し信号は、゛゜１゛の情報が記
憶されていれば、語電流１ｗの立上がり時点の微分電圧
として正の電圧が導体芯線１０−１に誘起され、センス
アンプ１２によつてロジックレベルの出力電圧ＥＯが発
生する。

ワイヤメモリは、非破壊読み出し特性を有するため、読
み出し動作により記憶内容が破壊されることはない。上
記の如くメモリとして使用する場合、語線の一端と桁線
の電気回路のコモン線とは同一であり、磁心としての記
憶機能は有しているが、電気的絶縁機能は括用されてい
なかつた。

第４図は本発明の基本構成図てある。

第２図に示したように、予じめ語電流１ｗ及び桁電流１
Ｄを流すことによりワイヤメモリを“゜１゛の状態に記
憶させておく。

１はプロモス装置の出力接点、２は直流電源、１０はワ
イヤメモリ、１２はセンスアンプであり、第２図および
第４図に示したものと同一である。

１３はワイヤメモリの語線１４に流れる電流Ｉｗの電流
制限抵抗、１４はワイヤメモリの語線、１５は語電？Ｗ
を断続させる切換装置である。

第５図は第４図を説明するための図である。

イはプロセス接点１の開閉状態、口は切換装置１５の開
閉タイミング、ハはセンスアンプ１２の出力電圧Ｅ。を
示す。プロセス接点１が閉の場合、切換装置１５の動作
により語電流１ｗの断続により語電流１ｗの立上がり時
点の微分電圧として桁線１０に正の電圧が誘起され、セ
ンスアンプ１２によりロジックレベルの出力電圧Ｅ。

が得られる。この出力電圧Ｅ。

はプロセス信号とは絶縁されて出力される。一方プロセ
ス接点１が開の場合は、語電流１ｗは流れないため切換
装置１５の動作によつても、桁線１０に誘起される電圧
はなくセンスアンプ１２の出力電圧は変化しない。

従つてプロセス接点の開閉状態がワイヤメモリを通して
電気的に絶縁されてロジック信号に変換されることにな
る。

第６図は本発明の一実施例である。

１はプロセス信号群、２は直流電源、１０ａ，１０ｂ・
・・１０ｎはワイヤメモリの桁線、１２ａ，１２ｂ・・
・１２ｎは、それぞれワイヤメモリの桁線１０ａ，１０
ｂ・・・１０ｎに対応して設けられたセンスアンプ、１
３ａ−１，１３ｂ−２・・・１３ａ−Ｍ，ｌ３ｂ一１，
１３ｂ−２・・・１３ｂ−Ｍ，・・・１３ｎ−１，１３
ｎ−２，１３ｎ−ｍはワイヤメモリの語線１４ａ−１，
１４ａ−２・・・１４ａ−Ｍ，ｌ４ｂ−１，１４ｂ−２
・・・１４ｂ−Ｍ，・・・１４ｎ−１，１ノ４ｎ−２，
１４ｎ−ｍに流れる電流を制限する抵抗、１４ａ−１，
１４ａ−２・・・１４ａ−Ｍ，ｌ４ｂ一１，１４ｂ−２
・・・１４ｂ−Ｍ，・・・１４ｎ−１，１４ｎ−２・・
・１４ｎ−ｍはワイヤメモリの語線、１５は切換装置で
ある。

なお、８ａ，８ｂ・・・８ｎは、それぞれセンスアンプ
１２ａ，１２ｂ・・・１２ｎの出力端子である。

以下に第６図の動作について述べる。図示していないＣ
ＰＵが１６ビットマシーンであれば、ワイヤ１０ａ，１
０ｂ・・・１０ｎ（７）ｎは托即ち１６本の桁線が設け
られることになり、切換装置１５の接点１５ａは語線１
４ａ−１，１４ｂ−１・・・１４ｎ−１を同時に断続さ
せることになる。

また切換装置の接点１５ｂは語線１４ａ−２，１４ｂ−
２・・・１４ｎ−２を同時に断続させることになり、切
換装置の接点１５ｍは語線１４ａ−Ｍ，ｌ４ｂ−ｍ・・
・１４ｎ−ｍを同時に断続させることになる。切換装置
の接点１５ａ，１５ｂ・・・１５ｍは、図示していない
ＣＰＵよりアドレス及び読み込み開始信号を受けていず
れかが選択され、接点が閉になり、一定時間あるいは読
み込み開始信号が消失して開になる。

この接点が閉になる瞬間にプロセスの状態が端子８ａ，
８ｂ・・・８ｎに出力され、図示していないＣＰＵに読
み込まれることになる。例えば切換装置の接点１５ａが
選択された場合、プロセス信号１ａ−１，１ｂ−１・・
・１ｎ−１の開閉状態が、また接点１５ｂが選択された
場合は、プロセス信号１ａ−２，１ｂ−２・・・１ｎ−
２の開閉状態が、端子８ａ，８ｂ・・・８ｎに出力され
ることになる。切換装置は説明の便宜上、接点による切
換装置を示したが、半導体スイッチにより行えることは
いうまでもない。

以上の説明から明らかな如く、本発明によるインターフ
ェイス装置は、例えば第６図において１６本の桁線を設
け１桁線に３鉢の語線を設ければ、１６×３２＝５１２
個に相当するプロセス・インターフェイスが達成できる
ことになり、センスアンプも１螺子だけで十分であり、
部品点数が少く従つて高信頼性のインターフェイス装置
の実現を達成し得ることができ、また同時に取付スペー
スの縮少、低価格も達成できるという大きな特長を有し
ている。

なお、前記実施例においては、プロセス信号をワイヤメ
モリの語線の一端に接続し、語線の他端を切換装置１５
に接続する場合について説明したが、これにこだわるこ
となく切換装置１５をプロセス信号の一端に接続し、プ
ロセス信号の他端をワイヤメモリの語線に接続してもよ
いことはいうまでもない。

また前記実施例においては、プロセス信号として無電圧
接点の場合について示したが、電圧出力形のプロセス信
号の場合は、電源装置２は不要であることは、以上の説
明より明らかである。

【図面の簡単な説明】

第１図は従来のインターフェイス装置の一例を示す回路
図、第２図および第３図はワイヤメモリの動作原理を説
明する図、第４図は本発明の基本構成を説明する回路図
、第５図は第４図の動作を説明する波形図、第６図は本
発明の一実施例を示す回路図である。図において、１はプロセス信号接点の如き信号スイッチ
、２は直流電源、１０−１，１０ａ，１０ｂ・・・１０
ｎは導体芯線、１０−２，１６は磁性体、１２，１２ａ
，１２ｂ・・・１２ｎはセンスアンノブの如き増幅器、
１４は語線の如き駆動線、１５は切換スイッチである。

Claims

【特許請求の範囲】

１導体芯線を包囲する位置にあらかじめ所定方向に磁
化されて設けられた磁性体、この磁性体に所定方向の磁
束を与える電流が通電される複数個の駆動線、これらの
複数個の駆動線のそれぞれに対応して設けられて電流を
入切するスイッチであつて被検出対象の検出信号によつ
て入切制御される複数個の信号スイッチ、上記駆動線の
それぞれに対応して設けられ読み出し信号によつて入制
御される複数個の切換スイッチ、および上記切換スイッ
チが入制御されたとき上記導体芯線の出力電圧を増幅す
る増幅器を備えた信号抽出装置。