JPS6041098A - Voice editing controller - Google Patents

Voice editing controller

Info

Publication number
JPS6041098A
JPS6041098A JP58149345A JP14934583A JPS6041098A JP S6041098 A JPS6041098 A JP S6041098A JP 58149345 A JP58149345 A JP 58149345A JP 14934583 A JP14934583 A JP 14934583A JP S6041098 A JPS6041098 A JP S6041098A
Authority
JP
Japan
Prior art keywords
memory
audio
data
editing
audio editing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58149345A
Other languages
Japanese (ja)
Inventor
中野 猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58149345A priority Critical patent/JPS6041098A/en
Publication of JPS6041098A publication Critical patent/JPS6041098A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は音声応答装置における音声編集制御装置に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a voice editing control device for a voice response device.

一般に音声応答装置は単語および連゛続語粂をメモリか
ら読出し、これらのデータをもとに音声編集を行なって
いた。
In general, voice response devices read words and word sequences from memory and perform voice editing based on these data.

第1図は従来のディジタル式録音編集型の音声応答装置
であp、音声メモリ部10、タイムスロット変換部20
、ディジタルアナログ変換部30および音声編集制御部
40から描成されているCシーケンシャルメモリを用い
た音声メモリ11は音声の組合せが自由に行なえる様、
全メモリの内容が一定周期で読出されるようになってい
る。メモリの読出しは、音声メモリカウンタ12のυに
力をアドレスとして行なわ扛ている。
FIG. 1 shows a conventional digital recording/editing type voice response device including a voice memory section 10, a time slot converting section 20, and a voice memory section 10.
, the audio memory 11 using the C sequential memory drawn from the digital-to-analog conversion section 30 and the audio editing control section 40 is designed so that audio can be freely combined.
The contents of all memories are read out at regular intervals. The memory is read by using υ of the voice memory counter 12 as an address.

音声メモリ11より読出された音声データは、タイムス
ロット変換部20の2面バッファメモリ21にバッファ
メモリカウンタ23の出力をアドレスとして一定周期で
交互に書込ま扛る。2面バックアメモリ21は、セレク
タ22KJ:、!2片方が書込、残りの片方が読出とし
て交互に選択される2面バッファメモリ21に書込’z
nた音声データは、音声編集制御部4[1のハ)ウェイ
スイッチメモリ41の出力をアドレスとしてノ・イウエ
イ50に読出される。ハイウェイスイッチメモリ41は
一定周期で全内容が読出されておシ、その1タイムスロ
ット単位は各回線に対応している。ハイウェイ50に読
出された各回線対応の音声データは、ディジタルアナロ
グ変換部30のディジクルアナログ変換回路31に定め
虻れたタイミングで引取らnる。引取られた音声データ
はアナログ信号に変換さn1各回綜60へ送出される。
The audio data read from the audio memory 11 is alternately written to the two-sided buffer memory 21 of the time slot converter 20 at a constant cycle using the output of the buffer memory counter 23 as an address. The two-sided backup memory 21 has a selector 22KJ:,! 2 Write to the two-sided buffer memory 21, where one side is selected for writing and the other side is alternately selected for reading.
The input audio data is read out to the way switch memory 41 of the audio editing control unit 4[1] using the output of the way switch memory 41 as an address. The entire contents of the highway switch memory 41 are read out at regular intervals, and each time slot corresponds to each line. The audio data corresponding to each line read out to the highway 50 is received by the digital-to-analog conversion circuit 31 of the digital-to-analog conversion section 30 at a predetermined timing. The collected audio data is converted into an analog signal and sent to the receiver 60 each time n1.

ハイウェイスイッチメモリ41は音声編集情報を順次各
回線に読出ずため、音声編集用バッファメモリ42の内
容を一定周期で移し変えている。
Since the highway switch memory 41 does not sequentially read the audio editing information to each line, the contents of the audio editing buffer memory 42 are transferred at regular intervals.

音声編集用バッファメモリ42は、ハイウェイスイッチ
メモリ41が一定周期で音声編集用バッファメモリ42
の内容を移し変えた後、次の移し変えが行なわれるまで
に外部よシ供給されるデータを書込み、常に新しい内容
に去替える。これによシ音声編集が行なわ扛、各回線に
一連の文章が送出さnる。
The audio editing buffer memory 42 is configured such that the highway switch memory 41 stores the audio editing buffer memory 42 at regular intervals.
After transferring the contents, data supplied from the outside is written until the next transfer is performed, and the contents are always replaced with new contents. As a result, audio editing is performed and a series of sentences are sent to each line.

しかしながらこのような従来の音声編集装置は、連続語
粟であっても音声編集用バッファメモリの内容を外部か
ら一定周期毎に:書替えねばならないので処理速度が遅
かった。
However, such a conventional audio editing device has a slow processing speed because the contents of the audio editing buffer memory must be rewritten from the outside at regular intervals even for continuous words.

したがってこの発明の目的は、処理速度の早い音声編集
制御部置を提供することVCある。
Therefore, an object of the present invention is to provide an audio editing control unit with high processing speed.

このような目的を達成するためこの発明は、連続語粱に
ついては音声編集用バッファメモリの内容を外部からギ
)替える代りに音声編集用バッファメモリから読出しを
行なった時、そのデータに1を加’il: L、たデー
タを発生し、発生し/こデータを音声編集用バッファメ
モリに書込むようにしたものである。以下、実施例を示
す図面を用いてこの発明の詳細な説明する。
In order to achieve such an object, the present invention adds 1 to the data when reading from the audio editing buffer memory for continuous words, instead of changing the contents of the audio editing buffer memory from the outside. 'il: L, data is generated and the generated data is written into the audio editing buffer memory. Hereinafter, the present invention will be described in detail using drawings showing embodiments.

第21図は本発明の一実施例を示す音声編集制御部40
のブロック図であり、ハイウェイスイッチメモリ41、
音声編集用バッファメモリ42、プラス1回路43およ
び比奴回路44より成る。−、ハイウェイスイッチメモ
リ41からのハイウェイ制御および音声騙集用バッファ
メモリ42からハイウェイスイッチメモリ41への一定
周期で心す動作は同一であるが、本回路で大きく異なる
ことはプラス1回路43および禁止回路44を設けたこ
とであり、上記移す動作の時間を利用して音声編集用バ
ッファメモリ42で読出したデータをハイウェイスイッ
チメモリ41VLc清−込むと共に、プラス1回路43
でプラス1し音声編集用バッファメモリ、42へ再書込
みさせることである。
FIG. 21 shows an audio editing control section 40 showing an embodiment of the present invention.
is a block diagram of a highway switch memory 41,
It consists of an audio editing buffer memory 42, a plus 1 circuit 43, and a Hiku circuit 44. -, the highway control from the highway switch memory 41 and the operation performed at a constant cycle from the audio collection buffer memory 42 to the highway switch memory 41 are the same, but the major differences in this circuit are the plus 1 circuit 43 and the prohibition The reason is that the circuit 44 is provided, and the data read out in the audio editing buffer memory 42 is cleared by the highway switch memory 41VLc using the time of the above-mentioned transfer operation, and the data is also transferred to the plus 1 circuit 43.
Then, add 1 to the audio editing buffer memory 42 to rewrite the data.

これにより、連続語粟であnば次の周期までに音声編集
バッファメモリ42を書替えなくても自動的に前のデー
タにプラス1した値がハイウェイスイッチメモリ41に
移フ、次のアドレスの音声データが順次読出されること
となる。
As a result, if it is a continuous word, the previous data plus 1 is automatically transferred to the highway switch memory 41 without rewriting the audio editing buffer memory 42 by the next cycle, and the audio at the next address is automatically transferred to the highway switch memory 41. Data will be read out sequentially.

音声編集を行なわないときは音声メモリ11の無音情報
を常にアクセスさせ回起に無音を送出さ亡る必要があシ
、7171機能の抑t11]が必要となる0 そこで、禁止〜j路44で無音アドレスと検出したとき
にはプラス1回路を制御してプラス1(炎能を禁止させ
、読出さ扛たデータと同じデータ庖音声編集バッファメ
モリ42に再書込みさせ、常に同じアドレスをアクセス
させる様にしている。
When not editing the audio, it is necessary to always access the silence information in the audio memory 11 and send out silence at the time of recording, and it is necessary to suppress the 7171 function. When a silent address is detected, the plus 1 circuit is controlled to inhibit the plus 1 (flame power), and the same data as the read out data is rewritten to the audio editing buffer memory 42, so that the same address is always accessed. There is.

第1図の従来方式は、音声メモリ制御をバブルメモリの
様なシーダンシャルメモリで説明したが、タイムスロッ
ト変換メモリが不用なシンダムアクセスメモリ方式の制
Vにおいても本発明を適用することができる。
In the conventional system shown in FIG. 1, the audio memory control is explained using a sequential memory such as a bubble memory, but the present invention can also be applied to a system using a sindam access memory system that does not require a time slot conversion memory.

以上説明したようにこの発明に係る音声編集81υ御装
置筺は、連続語紫の編集時はγτ声だ16集用バツフア
メモリから読出を行なった時、そのデータに1を加算し
たデータを発生し、発生しにニデータを1゛?声編集用
バッファメモリ(c總込む、l:つにし1こものである
から、連続Haずβ:の〕3合は)4゛ン1δ力6冴8
J行バッファメモリの内容を外部から−’ii’−Ai
lル」毎に引換える必要がなくなり、このため処理速度
の早い音声編集iu:J御装置1!!:が:tqら扛る
という効呆をイjテる。
As explained above, the audio editing 81υ control device according to the present invention generates data by adding 1 to the γτ voice when editing the continuous word purple, and when reading from the buffer memory for 16 collections, 1 second data to occur? Buffer memory for voice editing (c is included, l: since it is one piece, continuous Hazu β:) is) 4゛ and 1δ force 6 8
-'ii'-Ai the contents of the J row buffer memory from the outside
There is no need to exchange it every time, and therefore the processing speed is faster. ! :Ga:Tq et al.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のディジタル式録1′1°編小型音声応答
装置を示すブロック図、ゐ2図は本発明の一実施例を示
すブロック1ソ1でおる。 10・・・・音声メモリ部、40・・・・音声編集制御
部、11・・・・音声メモリ、41・・・曇ハイウェイ
スイッチメモリ、12・拳・・音声メモリカウンタ、4
2・・・・音声編集用バツファメモリ、20・・・・タ
イムスロット変換部、43壷・・・プラス1回路、21
・・・・2面バッファ、44・・・・禁止回路、22・
・・・セレクター、50脅や・番ハイウェイ、23・Φ
拳・バッファメモリカランク、6o・・・・回線。 7、−一
FIG. 1 is a block diagram showing a conventional digital type recorder 1'1° compact voice response device, and FIG. 2 is a block diagram showing an embodiment of the present invention. DESCRIPTION OF SYMBOLS 10...Audio memory section, 40...Audio editing control section, 11...Audio memory, 41...Cloudy highway switch memory, 12.Fist...Audio memory counter, 4
2...Buffer memory for audio editing, 20...Time slot converter, 43...Plus 1 circuit, 21
...2-sided buffer, 44...prohibition circuit, 22.
...Selector, 50 Yoshiya Ban Highway, 23 Φ
Fist/buffer memory column, 6o... line. 7, -1

Claims (1)

【特許請求の範囲】[Claims] 音声編集用バッファメモリに編集データを記憶させ、一
定周期毎にこのデータをハイウェイスイッチメモリに移
し変え、移し変えたデータにしたがいメモリ、から回線
毎の音声データを読出して文章を作成する音声編集制御
装置において、ハイウェイスイッチメモリデータを移す
動作の時間を利用県て音声編集用バッファメモリから読
出したデータに1を加えるとともに、音声編集用バック
アメモリに再書込させるプラス1回路を設けたことを特
徴とする音声編集制御装置。
Audio editing control that stores editing data in the audio editing buffer memory, transfers this data to the highway switch memory at regular intervals, and reads audio data for each line from the memory according to the transferred data to create sentences. The apparatus is characterized in that it is equipped with a plus-one circuit that adds 1 to the data read from the audio editing buffer memory and rewrites it to the audio editing backup memory using the time taken to transfer the highway switch memory data. Audio editing control device.
JP58149345A 1983-08-16 1983-08-16 Voice editing controller Pending JPS6041098A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58149345A JPS6041098A (en) 1983-08-16 1983-08-16 Voice editing controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58149345A JPS6041098A (en) 1983-08-16 1983-08-16 Voice editing controller

Publications (1)

Publication Number Publication Date
JPS6041098A true JPS6041098A (en) 1985-03-04

Family

ID=15473084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58149345A Pending JPS6041098A (en) 1983-08-16 1983-08-16 Voice editing controller

Country Status (1)

Country Link
JP (1) JPS6041098A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912274B2 (en) 2009-08-03 2014-12-16 Mitsubishi Electric Corporation Water-dispersible varnish

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669699A (en) * 1979-11-13 1981-06-11 Tokyo Shibaura Electric Co Voice responder

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669699A (en) * 1979-11-13 1981-06-11 Tokyo Shibaura Electric Co Voice responder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912274B2 (en) 2009-08-03 2014-12-16 Mitsubishi Electric Corporation Water-dispersible varnish

Similar Documents

Publication Publication Date Title
JPS6041098A (en) Voice editing controller
KR20040019940A (en) Access circuit
SU1256034A1 (en) Interface for linking two electronic computers with common memory
SU849193A1 (en) Data interchange device
JPH079280Y2 (en) Stack circuit
JP2581144B2 (en) Bus control device
SU487422A2 (en) Buffer storage device
SU1295451A1 (en) Buffer storage
JPS5847729B2 (en) Data transfer method
SU733021A1 (en) Memory device
JP2776455B2 (en) Control method for multiple input / output file devices
SU1222098A1 (en) Buffer storage
JPS59119B2 (en) voice response device
JPS61120260A (en) Access device for sequential data memory circuit
SU769622A1 (en) Storage
SU1160472A1 (en) Buffer storage
SU1725237A1 (en) Device for selecting object attributes
JPH0544755B2 (en)
JPH0337886A (en) Memory write control circuit
JPH04319752A (en) System bus control system for information processor
JPS6327796B2 (en)
JPS61246848A (en) Operation hysteresis storage circuit
KR970071682A (en) How to control external memory of CD-ROM decoder
KR970060195A (en) High-speed selective playback apparatus capable of multiple output and method thereof
KR970049609A (en) Dual Stack Control and Data Transfer Method Using Single Memory