JPS6040206B2 - Amplifier - Google Patents

Amplifier

Info

Publication number
JPS6040206B2
JPS6040206B2 JP51139829A JP13982976A JPS6040206B2 JP S6040206 B2 JPS6040206 B2 JP S6040206B2 JP 51139829 A JP51139829 A JP 51139829A JP 13982976 A JP13982976 A JP 13982976A JP S6040206 B2 JPS6040206 B2 JP S6040206B2
Authority
JP
Japan
Prior art keywords
capacitor
circuit
power supply
supply voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51139829A
Other languages
Japanese (ja)
Other versions
JPS5364450A (en
Inventor
正治 阪本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP51139829A priority Critical patent/JPS6040206B2/en
Publication of JPS5364450A publication Critical patent/JPS5364450A/en
Publication of JPS6040206B2 publication Critical patent/JPS6040206B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は、増幅装置に関し、特に集積化に通した構成の
増幅装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifying device, and more particularly to an amplifying device having an integrated structure.

ICチップに於ては、ダィオ−ド、トランジスタの占め
る面積は抵抗、キャパシタのそれよりづ、さいのでなる
べくダイオード、トランジスタを用いるようにしている
In an IC chip, diodes and transistors occupy a smaller area than resistors and capacitors, so diodes and transistors are used as much as possible.

集積化に通した増幅装置の1例を第1図に示す。An example of an integrated amplifier device is shown in FIG.

この回路において、抵抗R,及びダイオードD,,D2
は互いに直列に接続されており、ダイオードD,,D2
の両端には順方向電圧降下が生じ、この電圧は電源電圧
の変動に拘らず一定である故、抵抗R,及びダイオード
D,,D2は定電圧発生回路を構成する。この定電圧発
生回路の定電圧出力はトランジスタQ4,Q5のベース
に供給され、トランジスタQ,Q5及び抵抗R6,R7
は各々定電流発生回路を構成する。トランジスタQ,,
Q2は菱動増幅器を礎成する。
In this circuit, a resistor R and diodes D, , D2
are connected in series with each other, and the diodes D,,D2
A forward voltage drop occurs across both ends of , and this voltage remains constant regardless of fluctuations in the power supply voltage. Therefore, the resistor R and the diodes D, D2 constitute a constant voltage generating circuit. The constant voltage output of this constant voltage generation circuit is supplied to the bases of transistors Q4 and Q5, and the transistors Q and Q5 and resistors R6 and R7.
constitute a constant current generating circuit. Transistor Q,,
Q2 forms the basis of a rhombic amplifier.

トランジスタQ6,R7はいわゆるミラー回路を構成す
る。トランジスタQ3は増幅回路を構成しRNF,,R
NF2及びキャパシタCNFは負帰還回路を構成する。
抵抗R2,R3はバイアス回路を構成し入力信号は直流
カット用のキャパシタCINを介してトランジスタQ,
のベースに供給される。増幅器の出力はキャパシタCo
uT及びミューティングスィッチSWを経て出力させる
。ミューテイングスィッチSWは抵抗R8を介して充電
させるキャパシタC,の両端電圧がッェナーダィオード
DzとトランジスタQのベースェミッタ間電圧により定
まる電圧以上になると導適するトランジスタQによって
励磁されるコイルRL‘こよって開閉動作される。上記
した増幅装置において、電源電圧の遮断時に、ダイオー
ドD,,D2の両端電圧は電源電圧十Bが例えば1.4
V程度に降下するまで保持される故差動増幅回路等にお
ける諸素子間に於いて電位のアンバランスが生じる一方
、スイッチSWはキャパシタC,の放電時間中保持され
る放出力端にポップ音の原因となるノイズが発生する。
Transistors Q6 and R7 constitute a so-called mirror circuit. Transistor Q3 constitutes an amplifier circuit and RNF,,R
NF2 and capacitor CNF constitute a negative feedback circuit.
Resistors R2 and R3 constitute a bias circuit, and the input signal is passed through a DC cut capacitor CIN to transistors Q and
supplied to the base of The output of the amplifier is connected to the capacitor Co
It is output via uT and muting switch SW. The muting switch SW activates the coil RL' which is excited by the transistor Q which becomes conductive when the voltage across the capacitor C charged via the resistor R8 exceeds the voltage determined by the base-emitter voltage of the Zener diode Dz and the transistor Q. Therefore, opening and closing operations are performed. In the above amplifier, when the power supply voltage is cut off, the voltage across the diodes D, D2 is, for example, 1.4
Since the potential is held until it drops to about V, an unbalance in potential occurs between various elements in a differential amplifier circuit, etc., while the switch SW generates a pop sound at the discharge end that is held during the discharging time of the capacitor C. Noise is generated as a cause.

更に電源再投入時にコンデンサC,の放電が完了してい
ないとミューティング時間が不充分となりノイズが出力
端子に生ずる可能性がある。更に、電源遮断時、キャパ
シタC。UTに残っている電荷はトランジスタQ4,Q
5を経て放電される故、キャパシタCoUTの存在によ
り、より大きなノイズが発生する。よって、本発明の目
的は、かかる従来の増幅装置の欠点を解消し、電源遮断
時、再投入時にポップ音の原因となるようなノイズの発
生をなくした増幅装置を提供することである。
Furthermore, if the discharge of the capacitor C is not completed when the power is turned on again, the muting time will be insufficient and noise may occur at the output terminal. Furthermore, when the power is cut off, capacitor C. The charge remaining in UT is transferred to transistors Q4 and Q.
5, the presence of the capacitor CoUT causes more noise. SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an amplifier that eliminates the drawbacks of the conventional amplifier and eliminates the generation of noise that causes pop sounds when the power is turned off and turned on again.

以下、本発明を添付図面を参照して詳細に説明する。Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

第2図において、本発明の一実施例回路を示す。FIG. 2 shows a circuit according to an embodiment of the present invention.

この回路は、抵抗R,に並列なキャパシタCoFFと、
抵抗R,とダイオードD,との接続点Aに抵抗R,3を
介して後続したベースを有するトランジスタQ9を具備
している点以外は第1図の回路と同一である。トランジ
スタQ9のェミツタはキヤパシタC,と抵抗R8との接
続点に接続し、コレクタは接地されている。第3図にお
いて、上記回路の電源電圧の遮断時における変化を実線
イで示し、A点の電位変化を実線口で示す。
This circuit consists of a capacitor CoFF in parallel with a resistor R,
The circuit is identical to the circuit of FIG. 1, except that it includes a transistor Q9 having a base followed by a resistor R, 3 at the connection point A between the resistor R and the diode D. The emitter of the transistor Q9 is connected to the connection point between the capacitor C and the resistor R8, and the collector is grounded. In FIG. 3, the change in the power supply voltage of the above circuit when it is cut off is shown by a solid line A, and the change in potential at point A is shown by a solid line.

図から明らかに、電源電圧遮断時に於いて、電源電圧は
ゼロに向って降下するが、A点の電位は直ちに負電位に
なり、キャパシタCoFFの放電と共にゼロに向って上
昇する。よって、トランジスタQ4,Q5は直ちにオフ
となり、キャパシタC。UTの急放電はなく、トランジ
スタQのオンによりキャパシタC,の電荷が直ちに放電
されスイッチSWは直ちに開放し、ポップ音の発生は防
止される。第4図に於いては、本発明の他の実施例回路
が示されている。
As is clear from the figure, when the power supply voltage is cut off, the power supply voltage drops toward zero, but the potential at point A immediately becomes a negative potential and rises toward zero as the capacitor CoFF discharges. Therefore, transistors Q4 and Q5 are immediately turned off, and capacitor C is turned off. There is no sudden discharge of UT, and when transistor Q is turned on, the charge in capacitor C is immediately discharged, switch SW is immediately opened, and pop noise is prevented. In FIG. 4, another embodiment circuit of the present invention is shown.

この回路は、定電圧発生回路がダイオードD4,D5及
び抵抗R.2からなる分圧回路の分圧と電源電圧の差を
ベース・ェミッタ間に受けて導適するトランジスタQ,
。と、トランジスタQ,oのコレクタ電流がR頃方向に
流れるように接続されたダイオードD,,D2とから構
成されている点が第2図の回路とは異なる。更に、キャ
パシタCoFF上記分圧出力により充電されるように接
続されている。分圧回路の出力点Bはさらにトランジス
タQ,.のェミッタに接続し、トランジスタQ,.のベ
ースは抵抗R,oを介して電源線に接続している。トラ
ンジスタQ,.のコレクタは抵抗R,.を介してトラン
ジスタ偽のベースに接続している。その他の部分は第2
図の回路と同一である。今、電源が遮断されると、電源
電圧は第5図の線イのように下降する。このとき、キヤ
パシタCOFFの放電に従って、点Bの電圧は線ハで示
す如く緩かに下降しトランジスタQ,.,Q9がオンと
なりキャパシタC,を直ちに放電する。一方、トランジ
スタQ,oはオフとなり、トランジスタQ4,Q5もオ
フとなり、ノイズは発生せず、この間スイッチSWも速
かに開放し、ノイズが出力されることはない。以上説明
した如く、本発明によれば、簡単な構成で電源遮断時に
ポップ音等の原因となるノイズを発生しない増幅装置が
得られる。
In this circuit, the constant voltage generating circuit includes diodes D4 and D5 and a resistor R. A transistor Q, which receives the difference between the divided voltage of the voltage dividing circuit consisting of 2 and the power supply voltage between the base and emitter, and becomes conductive.
. This circuit differs from the circuit shown in FIG. 2 in that it is comprised of diodes D, D2 connected so that the collector currents of transistors Q and O flow in the R direction. Further, a capacitor CoFF is connected to be charged by the above-mentioned divided voltage output. The output point B of the voltage divider circuit is further connected to transistors Q, . are connected to the emitters of transistors Q, . The base of is connected to the power supply line via resistors R and o. Transistor Q, . The collectors of resistors R, . is connected to the base of the transistor false through. Other parts are second
It is the same as the circuit shown in the figure. Now, when the power is cut off, the power supply voltage drops as shown by line A in Figure 5. At this time, as the capacitor COFF discharges, the voltage at point B gradually decreases as shown by line C, and transistors Q, . , Q9 are turned on and immediately discharge the capacitor C. On the other hand, transistors Q and o are turned off, transistors Q4 and Q5 are also turned off, and no noise is generated. During this time, switch SW is also quickly opened, and no noise is output. As described above, according to the present invention, it is possible to obtain an amplifier device with a simple configuration that does not generate noise that causes pop sounds or the like when power is cut off.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の増幅装置を示す回路図、第2図は本発明
の一実施例を示す回路図、第3図は第2図の回路の一部
の電圧波形図、第4図は本発明の他の実施例、第5図は
第4図の回路の一部の電圧波形図である。 主な符号の説明、Q,,Q2・・・・・・差動増幅回路
を構成するトランジスタ、Q,偽・・・・・・定電流回
路を構成するトランジスタ、Q6,Q7・・・・・・ミ
ラー回路を構成するトランジスタ、SW・・・…スイッ
チ、RL・・・・・・コイル、Q・・・・・・ミューテ
ィング回路を構成するトランジスタ。 努ノ図 叢2図 第3図 第4図 葛j図
FIG. 1 is a circuit diagram showing a conventional amplifier device, FIG. 2 is a circuit diagram showing an embodiment of the present invention, FIG. 3 is a voltage waveform diagram of a part of the circuit in FIG. 2, and FIG. Another embodiment of the invention, FIG. 5 is a voltage waveform diagram of a part of the circuit of FIG. Explanation of main symbols, Q,, Q2...Transistor forming a differential amplifier circuit, Q, false...Transistor forming a constant current circuit, Q6, Q7... - Transistor forming a mirror circuit, SW... switch, RL... coil, Q... transistor forming a muting circuit. Tsutomu no Zuzo 2 Figure 3 Figure 4 Kuzuj Figure

Claims (1)

【特許請求の範囲】 1 電源電圧が供給されると動作する負帰還を施した差
動増幅回路と、前記差動増幅回路に定電流を供給する定
電流源と、前記差動増幅回路の入力に直流電圧をバイア
スする直流バイアス回路と、前記増幅回路の出力端に第
1キヤパシタC_O_U_Tを介して直列に挿入された
スイツチと、前記電源電圧の供給下にて充電される第2
キヤパシタC1と、前記第2キヤパシタの両端電圧が所
定値以上のとき前記スイツチを閉成せしめるスイツチ駆
動回路とを含む増幅装置であつて、オン状態のとき前記
第2キヤパシタの両端を短絡する短絡スイツチと、電源
電圧断の際暫時前記短絡スイツチをオンせしめると共に
前記定電流源を非活性化せしめる制御回路とからなるこ
とを特徴とする増幅装置。 2 前記短絡スイツチはコレクタ・エミツタが前記第2
キヤパシタの両端にそれぞれ接続されたトランジスタQ
_9より構成され、前記制御回路は前記電源電圧の供給
下にて充電される第3キヤパシタC_O_F_Fを含み
、前記電源電圧が断となつたとき、前記第3キヤパシタ
内の蓄積電荷の放電によつて前記トランジスタが暫時オ
ンとなるように構成したことを特徴とする特許請求の範
囲第1項記載の増幅装置。 3 前記短絡スイツチは第1トランジスタQ11と、前
記第1トランジスタのオンによつてオンとなりコレクタ
・エミツタが前記第2キヤパシタの両端にそれぞれ接続
された第2トランジスタQ_9より構成され、前記制御
回路は前記電源電圧の供給下にて充電される第3キヤパ
シタC_O_F_Fを含み、前記電源電圧が断となつた
とき前記第3キヤパシタ内の蓄積電荷の放電によつて前
記第1および第2のトランジスタが暫時オン状態となる
ように構成したことを特徴とする特許請求の範囲第1項
記載の増幅装置。
[Claims] 1. A differential amplifier circuit with negative feedback that operates when a power supply voltage is supplied, a constant current source that supplies a constant current to the differential amplifier circuit, and an input of the differential amplifier circuit. a DC bias circuit that biases a DC voltage to the amplifier circuit; a switch inserted in series with the output terminal of the amplifier circuit via a first capacitor C_O_U_T; and a second capacitor charged under the supply of the power supply voltage.
An amplifier device including a capacitor C1 and a switch drive circuit that closes the switch when a voltage across the second capacitor is equal to or higher than a predetermined value, and a shorting switch that short-circuits both ends of the second capacitor when in an on state. and a control circuit that temporarily turns on the shorting switch and deactivates the constant current source when the power supply voltage is cut off. 2 The short circuit switch has a collector emitter connected to the second
Transistor Q connected to each end of the capacitor
_9, the control circuit includes a third capacitor C_O_F_F that is charged under the supply of the power supply voltage, and when the power supply voltage is cut off, the charge stored in the third capacitor is discharged. 2. The amplifier device according to claim 1, wherein said transistor is configured to be turned on for a while. 3. The short-circuit switch is composed of a first transistor Q11 and a second transistor Q_9, which is turned on when the first transistor is turned on, and whose collector and emitter are connected to both ends of the second capacitor, respectively, and the control circuit is It includes a third capacitor C_O_F_F that is charged while the power supply voltage is supplied, and when the power supply voltage is cut off, the first and second transistors are temporarily turned on by discharging the accumulated charge in the third capacitor. 2. The amplifying device according to claim 1, wherein the amplifying device is configured to be in the state.
JP51139829A 1976-11-20 1976-11-20 Amplifier Expired JPS6040206B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51139829A JPS6040206B2 (en) 1976-11-20 1976-11-20 Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51139829A JPS6040206B2 (en) 1976-11-20 1976-11-20 Amplifier

Publications (2)

Publication Number Publication Date
JPS5364450A JPS5364450A (en) 1978-06-08
JPS6040206B2 true JPS6040206B2 (en) 1985-09-10

Family

ID=15254444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51139829A Expired JPS6040206B2 (en) 1976-11-20 1976-11-20 Amplifier

Country Status (1)

Country Link
JP (1) JPS6040206B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58213512A (en) * 1982-06-04 1983-12-12 Sanyo Electric Co Ltd Circuit for preventing shock sound
JPH0346577Y2 (en) * 1986-06-30 1991-10-02

Also Published As

Publication number Publication date
JPS5364450A (en) 1978-06-08

Similar Documents

Publication Publication Date Title
US4788508A (en) Pop noise suppression circuit for audio amplifier
US4100501A (en) Audio frequency power amplifier
JPS6040206B2 (en) Amplifier
JPH0793537B2 (en) Muting method
US4112385A (en) Sound amplifier circuit
JPS6145622Y2 (en)
JPS5815969B2 (en) FET
JPH0136723B2 (en)
JPH0352023Y2 (en)
JPH0513047Y2 (en)
JP3670446B2 (en) Stabilized power circuit
JPH0722898Y2 (en) Pop noise prevention circuit
JPH024504Y2 (en)
JP2691251B2 (en) Peak current hold circuit
JPS6025155Y2 (en) Amplifier
KR940003349B1 (en) Amp without popcorn noise
JPS6217886B2 (en)
JPH02137506A (en) Shock noise prevention circuit
JPH0611624Y2 (en) Muting circuit
JPH11163648A (en) Sound muting circuit
JPS6327457Y2 (en)
JPS60123111A (en) Amplifiying circuit
JPH075521Y2 (en) Tape player
JP2988155B2 (en) Constant voltage power supply circuit
KR940002970B1 (en) Shock sound preventing circuit