JP3670446B2 - Stabilized power circuit - Google Patents
Stabilized power circuit Download PDFInfo
- Publication number
- JP3670446B2 JP3670446B2 JP17528097A JP17528097A JP3670446B2 JP 3670446 B2 JP3670446 B2 JP 3670446B2 JP 17528097 A JP17528097 A JP 17528097A JP 17528097 A JP17528097 A JP 17528097A JP 3670446 B2 JP3670446 B2 JP 3670446B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
この発明は、安定化電源回路に関し、詳しくは、レギュレーション制御側の動作電圧を高くすることなく、リップルに対するリジェクション機能を悪化させず、さらに、起動不良が発生しないようなIC化された安定化電源回路に関する。
【0002】
【従来の技術】
従来のIC化された安定化電源回路としては、図4に示すような差動増幅回路10(或いはオペアンプ,なお、オペアンプは差動増幅回路に含めて、差動増幅回路として説明する。)と電流ブースタ回路11とからなる定電流回路を利用したものを挙げることができる。
この回路において、12は、定電圧を発生する出力端子であり、13は、差動増幅回路の一方の入力に加えられる基準電圧V1を発生する電源である。差動増幅回路10は、内部に差動アンプ10aとこの差動アンプ10aの定電流源10b(その電流値I)とを有していて、電流ブースタ回路11の負荷として抵抗R1,R2の直列回路が挿入されている。
ここで、PNP形のトランジスタQ1,Q2は、それぞれエミッタ側に定電流回路10c,10dが挿入された駆動用トランジスタであって、トランジスタQ1のベースに基準電圧V1が加えられ、トランジスタQ2のベースに電流ブースタ回路11の出力側から帰還された電圧を受ける。また、PNP形のトランジスタQ3,Q4は、トランジスタQ1,Q2のエミッタにそのベースが結合された差動アンプ10aを構成する一対のトランジスタである。
【0003】
トランジスタQ5は、電流ブースタ回路11のドライブ段のNPN形のトランジスタであり、そのベースが差動増幅回路10の増幅段のトランジスタQ4のコレクタからの出力をそのベースに受けて駆動される。そして、そのコレクタを介して電流出力段のPNP形のトランジスタQ6のベースを駆動する。トランジスタQ6のコレクタは、出力端子12に接続され、かつ抵抗R1,R2を介して接地されている。抵抗R2の端子電圧(これら抵抗の接続点Nの電圧)は、差動増幅回路10のトランジスタQ2のベースに帰還され、このことで、抵抗R2に発生する端子電圧が基準電圧V1に一致するように差動増幅回路10が動作して出力端子12に定電圧V oが発生する。
この定電圧Voは、
Vo=(r1+r2)・V1/r2
となる。ただし、r1は抵抗R1の抵抗値、r2は抵抗R2の抵抗値である。
なお、差動増幅回路10の電源電圧は、安定化された電源ラインVreg に接続され、電流ブースタ回路11の電源電圧は、通常の電源ライン+Vccに接続されている。
【0004】
【発明が解決しようとする課題】
このような安定化電源回路にあっては、負荷側が短絡したときに、出力端子12が接地電位にまで落ちるため、出力が帰還される差動増幅回路10の入力(トランジスタQ2のベース)が接地電位にまで落ち、電流ブースタ回路11を駆動する差動増幅回路10のトランジスタQ4が“ON”状態となって、他方のトランジスタQ3が“OFF”状態となる。そこで、電流ブースタ回路11を駆動する電流が電流源10bから供給される電流Iとなり、負荷側が短絡したときには各素子の能力いっぱいの大電流が流れてICが加熱されたり、周辺回路を含めてICが破壊される問題が生じる。
なお、この場合、電流ブースタ回路11の出力電流をIo とすると、
Io ≒βp ・βn ・I
となる。ただし、βp は、電流ブースタ回路11の出力トランジスタQ6の電流増幅率、βn は、電流ブースタ回路のドライブ段のトランジスタQ5の電流増幅率である。
【0005】
そこで、このような問題を解決するために、電流ブースタ回路11のドライブ段であるNPN形トランジスタQ5を2つのNPN形トランジスタに換え、その後段のトランジスタのベースを駆動する前段のトランジスタのエミッタとグランドGND間にバイアス抵抗を挿入してエミッタフォロアとし、後段をエミッタ接地としたドライブ段を設けた回路を特開平2−133810号「安定化電源回路」として提案している。
しかし、この電流ブースタ回路のドライブ段は、前記のバイアス抵抗が後段のトランジスタのベースとグランドGND間にも挿入されることになるので、出力電流が小さい低負荷の場合には、前段トランジスタのみが動作する。前段のトランジスタは、エミッタに抵抗が挿入されているので、単独動作のときには増幅率が低い。そこで、前段と後段のトランジスタが動作する高負荷時のドライブ段の増幅率と低負荷時の前段トランジスタのみが動作するときの増幅率とに大きな差ができて、増幅率が変化する変化点が発生する。これにより、負荷の状態が急激に変化したときにこの変化点が作用してこの安定化電源回路は、リップルに対するリジェクション(拒絶)機能を一時的に悪化させる問題があることが分かった。
【0006】
このようなことを回避するために、バイアス抵抗を削除して電流ブースタ回路のドライブ段のトランジスタを完全なダーリントン接続にすることを考えたが、そのようにすると、このドライブ段のベースバイアス電圧が2Vfとなり、レギュレーション制御側の差動増幅回路10のバイアス電圧が1Vf(ベースエミッタ間順方向電圧降下)分だけ高くなってしまうので、回路全体のバイアス電圧も1Vf分高くする必要がある。その結果、レギュレーションのための制御電圧を1Vf分高く設定しなければならなくなるので、この安定化電源回路として動作範囲が小さくなる問題がある。
さらに、電流ブースタ回路のドライブ段を完全なダーリントン接続にすると、起動時にトランジスタQ2のベース電位が接地電位になるために、トランジスタQ4が飽和し、ドライブ段のベースバイアス電圧が2Vfより低下し、ドライブ段に電流を供給することができなくなり、起動不良が発生する問題も生じる。
この発明の目的は、このような従来技術の問題点を解決するものであって、レギュレーション制御側の動作電圧を高くすることなく、リップルに対するリジェクション機能を悪化させず、さらに、起動不良が発生しない安定化電源回路を提供することにある。
【0007】
【課題を解決するための手段】
このような目的を達成するためのこの発明の安定化電源回路の構成は、差動増幅回路とその出力を受けてそれを電流増幅する電流増幅回路とを有し、電流増幅回路の負荷が接続される出力に負荷に並列に直列抵抗の分圧回路が挿入され、その分圧電圧を前記差動増幅回路の一方の入力に帰還し、他方の入力に定電圧を加えて分圧回路に定電流を流すことで負荷にレギュレーションされた出力電圧の電力を供給する定電流駆動型の安定化電源回路において、電流増幅回路が差動増幅回路の出力を受けるダーリントン接続のトランジスタの入力段とこのダーリントン接続の入力段のトランジスタのエミッタにそのベースが接続された前記ダーリントン接続の電流出力段のトランジスタとを有し、出力電圧、前記の分圧電圧およびこれらの電圧に対応する電圧のいずれかの電圧が所定の基準電圧より低下したか否かを検出する検出回路と、この検出回路の検出信号を受けてダーリントン接続の電流出力段のトランジスタのベースを基準電位ラインに接続するスイッチ回路とを備えていて、スイッチ回路による基準電位ラインの接続により入力段のトランジスタによる回路が基準電位ラインの電位に対してベースエミッタ間順方向電圧降下に相当する電圧で動作を開始するエミッタ接地回路になるものである。
【0008】
【発明の実施の形態】
このような構成により、負荷に大きな電流が流れて、出力電圧が低下したときにはその検出信号に応じてダーリントン接続の後段のベースを接地することにより、その前段トランジスタは、エミッタに抵抗を介さないエミッタ接地回路になる。このとき、電流ブースタ回路のドライブ段の増幅率は、大きい状態に保持されるので、ダーリントン接続の動作状態との間の増幅率に大きな差がなくなる。その結果、増幅率が変化する変化点によるリップルに対するリジェクション機能の一時的な悪化が抑止される。しかも、出力電圧が低下したときには、電流ブースタ回路のドライブ段がエミッタ接地回路になるので、レギュレーション制御側の差動増幅回路のバイアス電圧を1Vf高くしなくても動作させることができる。 一方、起動時には、同様に電流ブースタ回路のドライブ段がトランジスタ1つのエミッタ接地回路になるので、そのベース電位が1Vfから動作可能である。したがって、起動不良も発生しない。
なお、実施例では、短絡時の出力電圧が低下してグランドレベルになる場合に、別途、短絡検出回路を設けて前記の検出回路の動作を短絡時に動作しないようにしている。これにより、起動時と定常動作時に発生する短絡時とを区別している。
【0009】
【実施例】
以下、この発明の一実施例について図面を参照して詳細に説明する。
図1は、この発明を適用した安定化電源回路のブロック図、図2は、図1の出力電圧検出回路にコンパレータを用いた実施例のブロック図、図3は、図2の出力電圧検出回路として電流切換回路を用いた実施例のブロック図である。なお、図4と同等の構成要素は同一の符号で示す。
図1の電流ブースタ回路3は、図4における電流ブースタ回路11のドライブ段のトランジスタQ5に換えて、トランジスタQ7,Q8からなるダーリントン接続のドライブ段1としている。さらに、後段のトランジスタQ8のベースとグランドGNDとの間には、スイッチ回路2を設けている。このスイッチ回路2は、出力電圧検出回路4の検出信号によりONにされる。このONにより、ダーリントン接続の後段のトランジスタQ8がOFFして、この電流ブースタ回路3のドライブ段1は、このとき、前段のトランジスタQ7からなるエミッタ接地回路になる。
すなわち、出力電圧が所定値以下のとき、あるいは、グランドレベルにある起動時(短絡状態は除く、これについては後述する。)には、先に説明した図4の回路と同様な回路になる。
【0010】
出力電圧検出回路4は、差動増幅回路10の電源ラインVregから電力を受けて動作し、短絡検出回路5から検出信号を受け、この信号を受けていないときに動作する。これは、出力端子12から出力電圧を受けて、これと基準電源6の基準電圧値Vrefとを比較して出力電圧がこの基準電圧値Vref以下になったときに、検出信号を発生してスイッチ回路2をONにする。それ以外のときには、スイッチ回路2はOFF状態である。
その結果、この安定化電源回路の起動時と、負荷に大きな電流が流れて出力電圧が基準電圧値Vref以下になったときには、電流ブースタ回路3のドライブ段1は、出力電圧検出回路4の検出信号に応じてダーリントン接続のトランジスタ回路からエミッタに抵抗を有していないエミッタ接地回路になる。このとき、ドライブ段1の増幅率は、大きい状態に保持されるので、ダーリントン接続の状態との増幅率に大きな差がなくなる。その結果、増幅率が変化する変化点によるリップルに対するリジェクションの一時的な悪化が抑止される。
【0011】
短絡検出回路5は、電源ラインVregから電力を受けて動作し、出力端子12から出力電圧を受けてこれがグランドGNDレベル、あるいはこれに近い短絡レベルまで低下したときに前記出力電圧検出回路4の動作を停止させ、その検出信号の発生を阻止する。その結果、電源ラインVregの電圧が正規の電圧になっている定常動作状態において、負荷が短絡したようなレベルまでに出力が低下した場合には、前記の電流ブースタ回路のドライブ段1は、ダーリントン接続状態に戻される。このときには、トランジスタQ7,Q8は動作状態にある。
なお、電源ラインVregは、その電圧が定電圧にレギュレーションされた回路から供給される電力ラインであって、通常、所定の一定電圧になるのは、起動から電源電圧が所定値以上になったときである。短絡検出回路5は、この一定電圧を基準とし、それのレギュレーションされる範囲の下限以上の範囲で動作する。これは、単純には、この回路のトランジスタの動作開始のバイアス電圧を前記の下限値以上の電圧に設定すればよい。
【0012】
以下、短絡状態の動作と起動時の動作について説明すると、電流出力段のPNP形のトランジスタQ6は、そのベースがトランジスタQ7のコレクタとトランジスタQ8のコレクタとに共通に接続されて、これらトランジスタにより共通に駆動される。なお、抵抗R3は、電源+VccのラインとトランジスタQ6のベースとの間に挿入されたバイアス抵抗であり、トランジスタQ6のエミッタ側も電源+Vccのラインに接続されている。
このような回路において、電流ブースタ回路3の出力電流をIo とすると、
Io ≒βp ・βn 2・I ………▲1▼
となる。ただし、βp は、電流ブースタ回路3のPNP形の出力トランジスタQ6の電流増幅率、βn は、電流ブースタ回路のドライブ段のNPN形のトランジスタQ7,Q8の電流増幅率である。
ここで、電流ブースタ回路3の出力端子12に発生する電圧Voは、従来と同様に、
Vo=(r1+r2)・V1/r2……▲2▼
であるが、出力端子12側が短絡したときには、短絡検出回路5が動作することによりスイッチ回路2がOFFになり、ドライブ段1は、ダーリントン接続の回路になる。したがって、前段のトランジスタQ7のベース電圧が2Vf以上に上がらないとドライブ段1は動作しない。
【0013】
すなわち、短絡時点では、Vo=Vr2=0になる。ただし、Voは、出力端子12に発生する電圧,Vr2は、抵抗R2の端子電圧である。このとき、差動増幅回路10の入力段トランジスタQ2のベース−エミッタ間の順方向降下電圧をVf2、差動増幅回路10の増幅段トランジスタQ4のベース−エミッタ間の順方向降下電圧Vf4、トランジスタQ4のベース−コレクタ間のON抵抗による降下電圧をVs 、電流ブースタ回路3のドライブ段1の前段のトランジスタQ7のベース電圧をVf7とし、Vf2=Vf4=V1fとする。ただし、V1fは、通常、 0.7V程度となるトランジスタのベース−エミッタ間の順方向降下電圧である。そして、このときには、トランジスタQ4のコレクタの電位は、Vf7と等しく、Vf7=Vf2+Vf4−Vsにより、2V1f以下となる。
その結果、電流ブースタ回路3のドライブ段1は動作しない。
すなわち、負荷が短絡したときにこの安定化電源回路は、その電流が制限される。
【0014】
一方、起動においては、差動増幅回路10の電源ラインVregの電圧が定常値になっていないので、短絡検出回路5は動作しない。そこで、出力端子12から出力電圧を受けてこれがグランドレベル、あるいはこれに近い短絡レベルまで低下していたとしても出力電圧検出回路4の検出信号が発生して電流ブースタ回路3のドライブ段1は、トランジスタQ7からなるエミッタ接地回路として動作する。このときには、ドライブ段1の動作開始の電圧が1Vfとなり、差動増幅回路10のトランジスタQ4のコレクタを経て電流が供給される。その結果、起動不良が発生しない。
【0015】
図2は、出力電圧検出回路4にコンパレータ40を用いた具体例である。また、コンパレータ40の検出信号入力側(+入力)は、検出電圧を出力端子12ではなく、差動増幅回路10の電圧検出点である抵抗R1,R2の接続点Nに接続され、出力電圧の分圧電圧を検出するようになっている。
また、ここでは、スイッチ回路2を、トランジスタQ8のベースとグランドGNDとの間にコレクタ,エミッタが接続されたNPN形トランジスタQ9で構成している。そして、短絡検出回路5がコンパレータ40と電源ラインVregとの間に設けられたスイッチ回路41をOFFすることで、コンパレータ40の動作を停止させて検出信号の発生を阻止する。
【0016】
図3は、出力電圧検出回路4として図2におけるコンパレータ40に換えて電流切換回路42を用いたものであって、短絡検出回路5は、電流切換回路42の電流源43の電流を遮断することで、その動作を停止させる。
なお、電流切換回路42は、電流源43の電流を受けて、これの下流に直列に順次設けられたダイオード接続のPNP形トランジスタQ10,Q11からなる直列回路とさらに直列接続の抵抗R4とを介してグランドGNDに接続し、これらにより基準電源6として基準電圧Vrefを発生させる。そして、前記のトランジスタQ10のエミッタにエミッタを接続した、共通エミッタのPNP形トランジスタQ12を設けている。このトランジスタQ12のコレクタ側を抵抗R5を介してグランドGNDに接続し、抵抗R5の端子電圧を検出信号としてトランジスタQ9(スイッチ回路2)のベースに加え、これをONする信号を発生させる。
トランジスタQ12のベースは、検出信号入力側としてレベルシフト用のダイオード接続トランジスタQ13を介して抵抗R1,R2の接続点Nに接続されている。
【0017】
その結果、この接続点Nの電圧がトランジスタQ12のエミッタの電圧よりも2Vf以上低下したときに、トランジスタQ12がONして抵抗R1に電圧を発生し、この電圧を1Vf以上にする電流がトランジスタQ12に流れたときに、トランジスタQ9がON状態になる。
起動時には、電源ラインVccの上昇とともに、電源ラインVccが2Vf以上になるとトランジスタQ10,Q11の動作によりトランジスタQ12が動作する。この動作開始時点では接続点Nの電圧がグランドGNDレベルになっているので、トランジスタQ9をONにさせて電流ブースタ回路3のドライブ段1はエミッタ接地回路として動作する。
なお、定常動作状態で接続点Nの電圧がグランドGNDレベルになったときには、短絡検出回路5により電流源43の電流がカットされるので、トランジスタQ9は、OFFする。
【0018】
以上説明してきたが、実施例では、短絡検出回路を設けているが、起動不良の防止だけの作用を求める場合、あるいは、短絡防止のために過電流防止回路や抵抗等が設けられれば、前記のような短絡検出回路は不要である。
また、実施例の出力電圧検出回路は、出力電圧、出力電圧を分圧した分圧電圧、これら電圧に対応する電圧のいずれかを検出対象とすることができる。
実施例では、電源電圧を+Vccとして、(+)電源で動作させているが、PNP形トランジスタをNPN形トランジスタに、NPN形トランジスタをPNP形トランジスタにそれぞれ入れ替えて、(−)電源で駆動するようにしてもよいことはもちろんである。
また、電流ブースタ回路のドライブ段のトランジスタの結合段数は、2段に限定されるものではなく、さらに複数段接続してもよい。これは、差動増幅回路のトランジスタの構成についても同様である。
【0019】
【発明の効果】
このようにこの発明にあっては、負荷に大きな電流が流れて、出力電圧が低下したときにはその検出信号に応じてダーリントン接続の後段のベースを接地するようにして出力電圧が低下時と起動時にダーリントン接続の電流ブースタ回路のドライブ段をエミッタ接地回路にするようにしているので、電流ブースタ回路のドライブ段の増幅率は、大きい状態に保持され、ダーリントン接続の状態との増幅率に大きな差がなくなる。そこで、リップルに対するリジェクション機能の一時的な悪化が抑止される。
一方、起動時には、同様に電流ブースタ回路のドライブ段がトランジスタ1つのエミッタ接地回路になるので、そのベース電位が1Vfから動作可能である。したがって、起動不良も発生しない。
その結果、安定化電源回路のレギュレーション制御側の動作電圧を高くすることなく、リップルに対するリジェクション機能を悪化させず、さらに、起動不良が発生しない安定化電源回路を実現できる。
【図面の簡単な説明】
【図1】図1は、この発明を適用した安定化電源回路のブロック図である。
【図2】図2は、図1の出力電圧検出回路にコンパレータを用いた他の実施例のブロック図である。
【図3】図3は、図2の出力電圧検出回路として電流切換回路を用いたさらに他の実施例のブロック図である。
【図4】図4は、従来の安定化電源回路の説明図である。
【符号の説明】
1…電流ブースタ回路のドライブ段、2,42…スイッチ回路、
3,11…電流ブースタ回路、
4…出力電圧検出回路、5…短絡検出回路、
10…差動増幅回路、10a…差動アンプ、
10b…定電流源、12…出力端子、
40…コンパレータ、
42…電流切換回路、43…電流源、
R1,R2,R3…抵抗、
Q1〜Q13…トランジスタ。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a stabilized power supply circuit. More specifically, the invention does not increase the operation voltage on the regulation control side, does not deteriorate the rejection function against ripples, and further stabilizes the IC so that a start-up failure does not occur. It relates to a power supply circuit.
[0002]
[Prior art]
As a conventional stabilized power supply circuit formed as an IC, a differential amplifier circuit 10 (or an operational amplifier, which will be described as a differential amplifier circuit included in the differential amplifier circuit) as shown in FIG. The thing using the constant current circuit which consists of the
In this circuit, 12 is an output terminal for generating a constant voltage, and 13 is a power supply for generating a reference voltage V1 applied to one input of the differential amplifier circuit. The
Here, the PNP transistors Q1 and Q2 are driving transistors in which constant
[0003]
The transistor Q5 is an NPN transistor in the drive stage of the
This constant voltage Vo is
Vo = (r1 + r2) .V1 / r2
It becomes. However, r1 is the resistance value of the resistor R1, and r2 is the resistance value of the resistor R2.
The power supply voltage of the
[0004]
[Problems to be solved by the invention]
In such a stabilized power supply circuit, when the load side is short-circuited, the
In this case, if the output current of the
Io ≒ βp · βn · I
It becomes. Where βp is the current amplification factor of the output transistor Q6 of the
[0005]
Therefore, in order to solve such a problem, the NPN transistor Q5 that is the drive stage of the
However, in the drive stage of this current booster circuit, the bias resistor is also inserted between the base of the subsequent transistor and the ground GND. Therefore, in the case of a low load with a small output current, only the previous transistor is connected. Operate. The transistor in the previous stage has a low amplification factor during single operation because a resistor is inserted in the emitter. Therefore, there is a large difference between the amplification factor of the drive stage when the front and rear transistors operate at high load and the amplification factor when only the front transistor at low load operates, and there is a change point where the amplification factor changes. Occur. As a result, it has been found that when the state of the load changes suddenly, this changing point acts and this stabilized power supply circuit has a problem of temporarily deteriorating the rejection (rejection) function against the ripple.
[0006]
In order to avoid this, we considered removing the bias resistor to make the transistor in the drive stage of the current booster circuit a complete Darlington connection. Since the bias voltage of the
Furthermore, if the drive stage of the current booster circuit is completely Darlington-connected, the base potential of the transistor Q2 becomes the ground potential at the start-up, so that the transistor Q4 is saturated and the base bias voltage of the drive stage drops below 2Vf. It becomes impossible to supply current to the stage, which causes a problem of starting failure.
The object of the present invention is to solve such problems of the prior art, without increasing the operating voltage on the regulation control side, without deteriorating the rejection function against ripples, and furthermore, starting failure occurs. It is to provide a stabilized power supply circuit that does not.
[0007]
[Means for Solving the Problems]
In order to achieve such an object, the stabilized power supply circuit of the present invention has a differential amplifier circuit and a current amplifier circuit that receives the output and amplifies the current, and the load of the current amplifier circuit is connected. is inserted voltage divider series resistor in parallel with the load in the output that is, the feedback of the divided voltage to one input of the differential amplifier circuit, a constant voltage to the voltage divider circuit in addition to the other input In a constant current drive type stabilized power supply circuit that supplies power of a regulated output voltage to a load by passing a constant current, a current amplifying circuit receives an output of a differential amplifying circuit and an input stage of a Darlington connection transistor and a transistor of the current output stage of the its base connected to the emitter of the transistor of the input stage of the Darlington connection Darlington connection, the output voltage, versus the divided voltage and the voltages of the Connecting a detection circuit or voltage of the voltage to detect whether or not lower than a predetermined reference voltage, the base of the transistor of the current output stage of the Darlington connection receives the detection signal of the detection circuit to a reference potential line to switch circuit and the Bei Eteite that starts operating at a voltage that corresponds to the base-emitter forward voltage drop with respect to the transistor circuit of the reference potential line due to the potential of the input stage by connecting the reference potential line due to the switching circuit This is a grounded emitter circuit .
[0008]
DETAILED DESCRIPTION OF THE INVENTION
With such a configuration, when a large current flows through the load and the output voltage drops, the base of the latter stage of the Darlington connection is grounded according to the detection signal, so that the former stage transistor has an emitter that does not go through a resistor. Becomes a ground circuit. At this time, since the amplification factor of the drive stage of the current booster circuit is maintained in a large state, there is no significant difference in amplification factor from the operation state of Darlington connection. As a result, the temporary deterioration of the rejection function for the ripple due to the changing point at which the amplification factor changes is suppressed. In addition, when the output voltage decreases, the drive stage of the current booster circuit becomes a grounded emitter circuit, so that the operation can be performed without increasing the bias voltage of the differential amplifier circuit on the regulation control side by 1 Vf. On the other hand, at the time of start-up, the drive stage of the current booster circuit is similarly a grounded emitter circuit of one transistor, so that its base potential can be operated from 1 Vf. Therefore, no startup failure occurs.
In the embodiment, when the output voltage at the time of the short circuit is lowered to the ground level, a short circuit detection circuit is separately provided so that the operation of the detection circuit is not operated at the time of the short circuit. This distinguishes between the time of start-up and the time of a short circuit that occurs during steady operation.
[0009]
【Example】
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
1 is a block diagram of a stabilized power supply circuit to which the present invention is applied, FIG. 2 is a block diagram of an embodiment using a comparator in the output voltage detection circuit of FIG. 1, and FIG. 3 is an output voltage detection circuit of FIG. Is a block diagram of an embodiment using a current switching circuit. In addition, the same component as FIG. 4 is shown with the same code | symbol.
The
That is, when the output voltage is equal to or lower than the predetermined value or at the start-up time when it is at the ground level (except for the short-circuit state, this will be described later), the circuit is similar to the circuit of FIG.
[0010]
The output voltage detection circuit 4 operates by receiving power from the power supply line Vreg of the
As a result, when the stabilized power supply circuit is started up and when a large current flows through the load and the output voltage falls below the reference voltage value Vref, the drive stage 1 of the
[0011]
The short-
The power supply line Vreg is a power line supplied from a circuit whose voltage is regulated to a constant voltage. Normally, the power supply line Vreg becomes a predetermined constant voltage when the power supply voltage becomes a predetermined value or more after starting. It is. The short-
[0012]
Hereinafter, the operation in the short-circuit state and the operation at start-up will be described. The base of the PNP transistor Q6 in the current output stage is commonly connected to the collector of the transistor Q7 and the collector of the transistor Q8. Driven by. The resistor R3 is a bias resistor inserted between the power supply + Vcc line and the base of the transistor Q6, and the emitter side of the transistor Q6 is also connected to the power supply + Vcc line.
In such a circuit, if the output current of the
Io ≒ βp ・ βn 2・ I ………… ▲ 1 ▼
It becomes. Where βp is the current amplification factor of the PNP output transistor Q6 of the
Here, the voltage Vo generated at the
Vo = (r1 + r2) ・ V1 / r2 …… ▲ 2 ▼
However, when the
[0013]
That is, Vo = Vr2 = 0 at the time of short circuit. However, Vo is a voltage generated at the
As a result, the drive stage 1 of the
That is, when the load is short-circuited, the current of the stabilized power supply circuit is limited.
[0014]
On the other hand, at startup, since the voltage of the power supply line Vreg of the
[0015]
FIG. 2 is a specific example in which the
Here, the
[0016]
FIG. 3 shows a case where a
The
The base of the transistor Q12 is connected to the connection point N of the resistors R1 and R2 via the level shift diode-connected transistor Q13 on the detection signal input side.
[0017]
As a result, when the voltage at the node N drops by 2 Vf or more than the voltage at the emitter of the transistor Q12, the transistor Q12 is turned on to generate a voltage at the resistor R1, and the current that makes this voltage 1 Vf or more is the transistor Q12. The transistor Q9 is turned on.
At the time of start-up, the transistor Q12 is operated by the operation of the transistors Q10 and Q11 when the power supply line Vcc becomes 2Vf or more as the power supply line Vcc rises. Since the voltage at the connection point N is at the ground GND level at the start of this operation, the transistor Q9 is turned on and the drive stage 1 of the
Note that, when the voltage at the connection point N becomes the ground GND level in the steady operation state, the current of the
[0018]
As described above, in the embodiment, a short-circuit detection circuit is provided. However, when an operation only for preventing a start-up failure is required, or if an overcurrent prevention circuit, a resistor, or the like is provided for short-circuit prevention, Such a short circuit detection circuit is unnecessary.
Further, the output voltage detection circuit according to the embodiment can detect any one of the output voltage, the divided voltage obtained by dividing the output voltage, and the voltage corresponding to these voltages.
In the embodiment, the power supply voltage is set to + Vcc, and the (+) power supply is used. However, the PNP transistor is replaced with an NPN transistor and the NPN transistor is replaced with a PNP transistor, and the (−) power supply is used. Of course, you can do it.
Further, the number of coupling stages of the transistors in the drive stage of the current booster circuit is not limited to two, and a plurality of stages may be connected. The same applies to the configuration of the transistors of the differential amplifier circuit.
[0019]
【The invention's effect】
As described above, according to the present invention, when a large current flows through the load and the output voltage decreases, the base of the latter stage of the Darlington connection is grounded according to the detection signal so that the output voltage decreases and starts up. Since the drive stage of the Darlington connection current booster circuit is a grounded emitter circuit, the amplification factor of the drive stage of the current booster circuit is maintained in a large state, and there is a large difference in the amplification factor from the Darlington connection state. Disappear. Therefore, temporary deterioration of the rejection function against ripple is suppressed.
On the other hand, at the time of start-up, the drive stage of the current booster circuit is similarly a grounded emitter circuit of one transistor, so that its base potential can be operated from 1 Vf. Therefore, no startup failure occurs.
As a result, it is possible to realize a stabilized power supply circuit that does not deteriorate the rejection function against ripple without increasing the operating voltage on the regulation control side of the stabilized power supply circuit and that does not cause a start-up failure.
[Brief description of the drawings]
FIG. 1 is a block diagram of a stabilized power supply circuit to which the present invention is applied.
FIG. 2 is a block diagram of another embodiment using a comparator in the output voltage detection circuit of FIG. 1;
FIG. 3 is a block diagram of still another embodiment using a current switching circuit as the output voltage detection circuit of FIG. 2;
FIG. 4 is an explanatory diagram of a conventional stabilized power supply circuit.
[Explanation of symbols]
1 ... Drive stage of current booster circuit, 2,42 ... Switch circuit,
3, 11 ... Current booster circuit,
4 ... Output voltage detection circuit, 5 ... Short circuit detection circuit,
10 ... differential amplifier circuit, 10a ... differential amplifier,
10b ... constant current source, 12 ... output terminal,
40 ... comparator,
42 ... current switching circuit, 43 ... current source,
R1, R2, R3 ... resistance,
Q1-Q13 ... transistors.
Claims (2)
前記電流増幅回路が前記差動増幅回路の出力を受けるダーリントン接続のトランジスタの入力段とこのダーリントン接続の入力段のトランジスタのエミッタにそのベースが接続された前記ダーリントン接続の電流出力段のトランジスタとを有し、前記出力電圧、前記分圧電圧およびこれらの電圧に対応する電圧のいずれかの電圧が所定の基準電圧より低下したか否かを検出する検出回路と、この検出回路の検出信号を受けて前記ダーリントン接続の電流出力段のトランジスタのベースを基準電位ラインに接続するスイッチ回路とを備え、前記スイッチ回路による前記基準電位ラインの接続により前記入力段のトランジスタによる回路が前記基準電位ラインの電位に対してベースエミッタ間順方向電圧降下に相当する電圧で動作を開始するエミッタ接地回路になる安定化電源回路。A differential amplifier circuit and a current amplifier circuit that receives the output of the differential amplifier and amplifies the current, and a voltage divider circuit of a series resistor is inserted in parallel with the load at the output to which the load of the current amplifier circuit is connected , the feedback of the divided voltage to one input of the differential amplifier circuit, the power of the regulated output voltage to the load by which a constant voltage is applied to the other input a constant current is supplied to said voltage dividing circuit In the constant current drive type stabilized power supply circuit to supply,
A transistor of the input stage and the Darlington connection of a current output stage emitter and its base is connected to the transistor of the input stage of the Darlington connection of the transistors of the Darlington-connected to the current amplifying circuit receiving an output of said differential amplifier circuit A detection circuit that detects whether any one of the output voltage, the divided voltage, and a voltage corresponding to these voltages has fallen below a predetermined reference voltage; and a detection signal from the detection circuit. Te-based e Bei a switch circuit connected to the reference potential line of the transistors of the current output stage of the Darlington circuit by the transistor of the input stage by a connection of the reference potential line by the switching circuit of the reference potential line Emitter that starts operation at a voltage equivalent to the forward voltage drop between the base and emitter with respect to the potential Stabilized power supply circuit according to the data ground circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17528097A JP3670446B2 (en) | 1997-06-16 | 1997-06-16 | Stabilized power circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17528097A JP3670446B2 (en) | 1997-06-16 | 1997-06-16 | Stabilized power circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH117329A JPH117329A (en) | 1999-01-12 |
JP3670446B2 true JP3670446B2 (en) | 2005-07-13 |
Family
ID=15993376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17528097A Expired - Fee Related JP3670446B2 (en) | 1997-06-16 | 1997-06-16 | Stabilized power circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3670446B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120209631A1 (en) * | 2011-02-10 | 2012-08-16 | Hartford Fire Insurance Company | System and method for processing data related to a life insurance policy having a death benefit payable based on age of a living insured |
-
1997
- 1997-06-16 JP JP17528097A patent/JP3670446B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH117329A (en) | 1999-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3315934B2 (en) | Series control type regulator | |
JP2609723B2 (en) | Amplifier circuit | |
JP3670446B2 (en) | Stabilized power circuit | |
US4626702A (en) | Saw-tooth wave generating circuit | |
JP3179444B2 (en) | Power supply monitoring circuit | |
US6806770B2 (en) | Operational amplifier | |
JPS6019166B2 (en) | push pull power amplifier | |
JPH0513047Y2 (en) | ||
JPS6352482B2 (en) | ||
US5166638A (en) | Differential amplifier having output stage quickly brought into inactive condition by a control signal | |
JP2834929B2 (en) | Amplifier circuit | |
JP2604497B2 (en) | Multiple output power supply circuit | |
JPH0611090B2 (en) | Shock noise prevention circuit | |
JPH06100940B2 (en) | DC stabilized power supply circuit | |
JP3338274B2 (en) | Power amplifier circuit | |
JPH071857Y2 (en) | Output transistor protection circuit | |
JP2000323977A (en) | Output circuit | |
JP3281852B2 (en) | Amplifier circuit protection circuit | |
JP3349340B2 (en) | amplifier | |
JPH0644173Y2 (en) | Power amplifier circuit | |
KR950007500Y1 (en) | Circuit for detecting an output frequency | |
JPH06121452A (en) | Heat protecting circuit | |
JPH0513046Y2 (en) | ||
JPS58157204A (en) | Audio amplifier | |
JP2675431B2 (en) | Load drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050217 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |