KR950007500Y1 - Circuit for detecting an output frequency - Google Patents

Circuit for detecting an output frequency Download PDF

Info

Publication number
KR950007500Y1
KR950007500Y1 KR2019890015253U KR890015253U KR950007500Y1 KR 950007500 Y1 KR950007500 Y1 KR 950007500Y1 KR 2019890015253 U KR2019890015253 U KR 2019890015253U KR 890015253 U KR890015253 U KR 890015253U KR 950007500 Y1 KR950007500 Y1 KR 950007500Y1
Authority
KR
South Korea
Prior art keywords
transistor
terminal
base terminal
current source
transistors
Prior art date
Application number
KR2019890015253U
Other languages
Korean (ko)
Inventor
박상진
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019890015253U priority Critical patent/KR950007500Y1/en
Application granted granted Critical
Publication of KR950007500Y1 publication Critical patent/KR950007500Y1/en

Links

Landscapes

  • Amplifiers (AREA)

Abstract

내용 없음.No content.

Description

입력 주파수 변화에 따른 출력전압 검출회로Output voltage detection circuit according to input frequency change

제1도는 종래의 입력 전압에 따른 출력전압 검출회로도.1 is an output voltage detection circuit diagram according to a conventional input voltage.

제2도는 본 고안의 입력 주파수 변화에 따른 출력전압 검출회로도.2 is an output voltage detection circuit according to a change in input frequency of the present invention.

제3도는 제2도의 입력 주파수가 클때의 각부의 파형도.3 is a waveform diagram of each part when the input frequency of FIG. 2 is large.

제4도는 제2도의 입력 주파수가 작을때의 각부의 파형도.4 is a waveform diagram of each part when the input frequency of FIG. 2 is small.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

TR1-TR11 : 트랜지스터 Co : 콘덴서TR1-TR11: Transistor Co: Capacitor

Ro-R3 : 저항 Vcc : 전류원Ro-R3: Resistance Vcc: Current source

Vout : 출력전압Vout: Output voltage

본 고안은 입력 주파수의 변화에 따른 출력전압 검출에 관한 것으로, 좀더 상세하게는 주파수가 일정치 않은 (가변)파형이 입력될때 출력단에서 일정한 주파수 이상의 출력만을 얻기 위한 입력 주파수 변화에 따른 출력전압 검출회로에 관한 것이다.The present invention relates to the detection of the output voltage according to the change of the input frequency, more specifically, the output voltage detection circuit according to the change of the input frequency to obtain only the output of a constant frequency or more at the output terminal when the (variable) waveform having a constant frequency is input It is about.

종래의 입력 전압에 따른 출력전압 검출회로는 첨부된 도면 제1도에 도시된 바와 같이, 전류원(Vcc)을 공급하는 트랜지스터(TR1)의 베이스 단자에 바이어스전압(B1)단자가 접속되고, 그 트랜지스터(TR1)의 콜렉터 단자는 차동증폭회로인 트랜지스터(TR2)(TR3)의 에미터단자에 공통접속되어 있고 그 트랜지스터(TR2)(TR3)의 각 베이스단자에는 주기적으로 변화되는 일정한 펄스전압(Vin)단자 및 기준바이어스전압(B2) 단자가 접속되며, 상기 트랜지스터(TR2)(TR3)의 콜렉터단자는 전류미러회로인 각 트랜지스터(TR4)(TR5)의 콜렉터단자와 에미터단자를 통해 접지단자(GND)에 접속되는 한편 상기 트랜지스터(TR5)의 콜렉터단자는 트랜지스터(TR6)의 베이스단자에 접속되어 있다.In the conventional output voltage detection circuit according to the input voltage, as shown in FIG. 1, the bias voltage B1 terminal is connected to the base terminal of the transistor TR1 for supplying the current source Vcc, and the transistor The collector terminal of TR1 is commonly connected to the emitter terminals of the transistors TR2 and TR3, which are differential amplifier circuits, and has a constant pulse voltage Vin periodically changed at each base terminal of the transistors TR2 and TR3. A terminal and a reference bias voltage B2 terminal are connected, and the collector terminal of the transistors TR2 and TR3 is connected to the ground terminal GND through the collector terminal and the emitter terminal of each transistor TR4 and TR5 which are current mirror circuits. ), While the collector terminal of the transistor TR5 is connected to the base terminal of the transistor TR6.

또한 상기 트랜지스터(TR6)의 콜렉터단자는 저항(R1)을 통해 전류원(Vcc)에 접속됨과 아울러 저항(R2)을 통해 접지단자(GND)에 접속되고 그 저항(R1)(R2)의 접속점에서 출력전압(Vout)이 유도되도록 구성되어 있다.In addition, the collector terminal of the transistor TR6 is connected to the current source Vcc through the resistor R1 and is connected to the ground terminal GND through the resistor R2 and output at the connection point of the resistors R1 and R2. The voltage Vout is configured to be induced.

이와 같이 구성된 종래의 입력 전압에 따른 출력전압 검출회로는 먼저, 트랜지스터(TR1)의 베이스단자에 바이어스전압(B1)이 인가되고 그의 에미터단자에 전류원(Vcc)이 인가되므로 그 트랜지스터(TR1)가 도통되므로서 전류원(Vcc)은 상기 트랜지스터(TR1)을 통해 차동증폭회로를 이루는 트랜지스터(TR2)(TR3)의 에미터 단자에 인가된다.In the conventional output voltage detection circuit configured as described above, the bias voltage B1 is first applied to the base terminal of the transistor TR1 and the current source Vcc is applied to the emitter terminal thereof. The current source Vcc is applied to the emitter terminal of the transistors TR2 and TR3 which form a differential amplifier circuit through the transistor TR1.

이때, 상기 차동증폭회로의 트랜지스터(TR2)의 베이스단자에는 주기적으로 변화되는 일정한 펄스전압(즉, 주파수는 일정하고 단지 주기적으로 고전위, 저전위로 변화되어 입력되는 전압)(Vin)이 인가되고, 트랜지스터(TR3)의 베이스단자에는 기준바이어스전압(B2)이 설정되고 있는 상태에서, 상기 트랜지스터(TR2)의 베이스 단자에 주기적으로 변화되어 인가되는 일정한 펄스전압(Vin)이 트랜지스터(TR3)의 베이스단자에 설정된 기준 바이어스전압(B2)보다 큰레벨로 입력될때에는 트랜지스터(TR2)는 차단되고 트랜지스터(TR3)만이 도통상태가 된다.In this case, a constant pulse voltage (that is, a frequency is constant and is periodically changed only to a high potential and a low potential) (Vin) is applied to the base terminal of the transistor TR2 of the differential amplifier circuit. The base terminal of the transistor TR3 has a constant pulse voltage Vin periodically changed and applied to the base terminal of the transistor TR2 while the reference bias voltage B2 is set at the base terminal of the transistor TR3. When input at a level higher than the reference bias voltage B2 set in Fig. 2, the transistor TR2 is cut off and only the transistor TR3 is in a conductive state.

상기 트랜지스터(TR2)가 차단되면 전류미러회로의 트랜지스터(TR4)(TR5)도 전류원(Vcc)의 차단에 의해서 차단(off)된다.When the transistor TR2 is cut off, the transistors TR4 and TR5 of the current mirror circuit are also turned off by blocking the current source Vcc.

한편, 상기 전류원(Vcc)은 기준바이어스전압(B2)에 의해 도통된 트랜지스터(TR3)을 통해 접지로 바이패스되지 못하고 이에 접속된 트랜지스터(TR6)의 베이스단자로 인가된다.On the other hand, the current source Vcc is not bypassed to ground through the transistor TR3 conducted by the reference bias voltage B2 and is applied to the base terminal of the transistor TR6 connected thereto.

따라서 상기 트랜지스터(TR6)의 베이스단자를 흐르는 전류에 의해 그 트랜지스터(TR6)가 포화되므로서 전류원(Vcc)은 저항(R1)과 트랜지스터(TR6)를 통해 접지로 바이패스 되고, 이의 콜렉터 단자에서 흐르는 출력전압(Vout)은 거의 저전위 레벨로 나타나게 된다.Accordingly, since the transistor TR6 is saturated by the current flowing through the base terminal of the transistor TR6, the current source Vcc is bypassed to the ground through the resistor R 1 and the transistor TR6, and at the collector terminal thereof. The flowing output voltage (Vout) will appear at a nearly low potential level.

반대로, 상기 주파수가 일정한 펄스전압(Vin)이 기준 바이어스 전압(B2)이하의 레벨로 입력될때에는 차동증폭회로의 트랜지스터(TR2)가 도통되고 트랜지스터(TR3)는 차단된다. 상기 트랜지스터(TR2)가 도통되면 전류원(Vcc)은 바이어스 전압(B1)에 의해 도통된 트랜지스터(TR1)와 입력 펄스전압(Vin)에 의해 도통된 트랜지스터(TR2)를 통해 전류미러회로의 두 트랜지스터(TR4)(TR5)를 도통시켜 접지로 바이패스 된다. 한편, 상기 차동증폭회로의 트랜지스터(TR3)와 전류미러회로의 트랜지스터(TR5)의 차단(off)에 의해 트랜지스터(TR6)도 차단된다.On the contrary, when the pulse voltage Vin having a constant frequency is input at a level below the reference bias voltage B2, the transistor TR 2 of the differential amplifier circuit is turned on and the transistor TR 3 is cut off. When the transistor TR 2 is conducted, the current source Vcc is connected to the current mirror circuit through the transistor TR 1 conducted by the bias voltage B1 and the transistor TR 2 conducted by the input pulse voltage Vin. Both transistors TR 4 (TR 5 ) are conductive and bypassed to ground. On the other hand, the transistor TR 6 is also cut off by the transistor TR 3 of the differential amplifier circuit and the transistor TR 5 of the current mirror circuit being turned off.

따라서, 상기 트랜지스터(TR6)의 콜렉터단자에 흐르는 출력전압(Vout)은 저항(R1)(R2)에 의해 일정전압으로 전압강하되어 나타나게 된다.Therefore, the output voltage Vout flowing through the collector terminal of the transistor TR6 appears to drop by a constant voltage by the resistors R1 and R2.

즉 트랜지스터(TR2)의 베이스단자에 인가되는 입력 일정한 펄스전압(Vin)이 기준바이어스전압(B2)이상에서는 출력단의 트랜지스터(TR6)가 포화되어 저전위(GND)로 나타나고 기준바이어스전압(B2)이하 일때는 트랜지스터(TR6)가 차단되어 일정레벨로 나타나게 된다.That is, when the input constant pulse voltage Vin applied to the base terminal of the transistor TR2 is greater than or equal to the reference bias voltage B2, the transistor TR6 of the output terminal is saturated and appears as a low potential GND and less than or equal to the reference bias voltage B2. In this case, the transistor TR6 is cut off to appear at a constant level.

그러나, 이와 같은 종래의 입력 전압에 따른 출력전압 검출회로는 전술한 바와 같이, 차동증폭회로의 트랜지스터(TR2)의 베이스에 주기적으로 변화되어 인가되는 일정한 펄스전압(Vin)의 레벨이 기준바이어스전압(B2)이상 이거나 또는 이하에 대해서만 출력단의 트랜지스터(TR6)가 도통/차단되어 출력단에서 원하는 레벨을 검출하여 출력하게 되는 것이다.However, in the conventional output voltage detection circuit according to the input voltage, as described above, the level of the constant pulse voltage Vin periodically changed and applied to the base of the transistor TR2 of the differential amplification circuit is applied to the reference bias voltage ( Only above or below B2), the transistor TR6 of the output terminal is turned on / off to detect and output a desired level at the output terminal.

즉 다시 말해서 차동증폭회로는 인가되는 주파수가 일정한 펄스전압에 대해서만이 출력전압을 온(ON)/오프(OFF) 스위칭하여 얻게되는 문제점이 있었다.In other words, the differential amplification circuit has a problem that the output voltage is ON / OFF switched only with respect to a pulse voltage at which the applied frequency is constant.

따라서, 본 고안은 이와 같은 종래의 문제점을 감안하여 전류미러회로와 차동증폭회로에 다단으로 두개의 트랜지스터를 접속하고, 이의 사이에는 충방전회로를 접속하여 주파수가 일정하지 않은 펄스전압이 입력될시에 출력단에서 어느 일정 주파수 이상을 검출하도록 하는 주파수 변화에 따른 출력전압 검출회로를 제공함에 있다.Therefore, the present invention, in view of the above-mentioned conventional problems, connects two transistors in multiple stages to a current mirror circuit and a differential amplifier circuit, and connects a charge / discharge circuit therebetween to input a pulse voltage whose frequency is not constant. The present invention provides an output voltage detection circuit according to a frequency change to detect a certain frequency abnormality at an output terminal.

이하, 본 고안을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 고안의 입력 주파수 변화에 따른 출력전압 검출회로도로서, 이에 도시된 바와 같이, 에미터단자가 공통으로 전류원(Vcc)에 접속된 트랜지스터(TR1)(TR2)의 베이스단자를 공통으로 하여 바이어스전압(B1)단자에 접속하고, 상기 전류원(Vcc)을 공급하는 트랜지스터(TR1)의 콜렉터단자를, 저항(R1)을 통해 주파수가 일정치 않은 펄스전압(Vin)을 베이스단자로 입력받는 트랜지스터(TR3)의 콜렉터단자 및 에미터단자가 접지된 트랜지스터(TR4)의 베이스단자에 공통접속 하고, 상기 트랜지스터(TR4)의 콜렉터단자는 분로시켜 일측은 콜렉터단자가 접지된 트랜지스터(TR5)의 베이스단자에, 또다른 일측은 충방전회로의 저항(Ro)을 통해 전류원(Vcc)에 접속함과 아울러 콘텐서(Co)를 통해 접지시키고, 상기 전류원(Vcc)을 공급하는 트랜지스터(TR2)의 콜렉터단자는 차동증폭회로를 이루는 트랜지스터(TR6)(TR7)의 에미터단자에 공통접속하고, 이들의 콜렉터단자는 전류미러회로를 이루는 트랜지스터(TR8)(TR9)의 콜렉터단자-에미터단자를 통해 접지단자(GND)에 접속시키되, 상기 차동증폭회로를 이루는 트랜지스터(TR6)의 베이스단자는 트랜지스터(TR5)의 에미터단자에 접속하고, 상기 트랜지스터(TR7)의 베이스단자는 기준바이어스전압(B2)을 베이스단자로 입력 받는 트랜지스터(TR10)의 에미터단자와 콜렉터단자를 통해 접지단자(GND)에 접속하고, 상기 트랜지스터(TR7)(TR9)의 공통 콜렉터단자를 트랜지스터(TR11)의 베이스단자에 연결하여 그 트랜지스터(TR11)의 콜렉터단자를 각각의 저항(R2)(R3)를 통해 전류원(Vcc) 및 접지단자(GND)에 각각 접속하고 그 저항(R2)(R3)의 접속점에서 출력전압(Vout)을 얻도록 구성한다.2 is an output voltage detection circuit diagram according to an input frequency change according to the present invention. As shown in FIG. 2, the emitter terminals have a common base terminal of transistors TR1 and TR2 connected to a current source Vcc in common. A transistor connected to the bias voltage B1 terminal and receiving a collector terminal of the transistor TR1 for supplying the current source Vcc, and receiving a pulse voltage Vin having a constant frequency through the resistor R1 as the base terminal. The collector terminal and the emitter terminal of TR3 are commonly connected to the base terminal of the transistor TR4 which is grounded, and the collector terminal of the transistor TR4 is divided so that one side of the base terminal of the transistor TR5 having the collector terminal grounded. On the other side, the collector terminal of the transistor TR2, which is connected to the current source Vcc through the resistance Ro of the charge / discharge circuit, grounded through the capacitor Co, and supplies the current source Vcc. Is differential The common terminal is connected to the emitter terminals of the transistors TR6 and TR7, which form a width circuit, and their collector terminals are connected to the ground terminal GND through the collector terminal and emitter terminals of the transistors TR8 and TR9 that form a current mirror circuit. The base terminal of the transistor TR6 constituting the differential amplifier circuit is connected to the emitter terminal of the transistor TR5, and the base terminal of the transistor TR7 connects the reference bias voltage B2 to the base terminal. The input terminal is connected to the ground terminal GND through the emitter terminal and the collector terminal of the transistor TR10, and the common collector terminal of the transistors TR7 and TR9 is connected to the base terminal of the transistor TR11 and the transistor ( Connect the collector terminal of TR11 to the current source Vcc and the ground terminal GND through respective resistors R2 and R3 and obtain the output voltage Vout at the connection point of the resistor R2 and R3. Configure.

이와 같이, 구성된 본 고안의 작용 효과를 제3도 및 제4도를 참조하여 상세히 설명하면 다음과 같다.Thus, when described in detail with reference to Figure 3 and Figure 4 the effect of the present invention configured as follows.

주파수가 일정하지 않은 펄스전압(Vin)이 저항(R1)을 통해 트랜지스터(TR3)의 베이스단자로 인가되어 제4도의(a)와 같은 펄스전압(Vin)의 크기(저전위 및 고전위)에 따라 트랜지스터(TR3)을 도통/차단시키는 경우에 있어서, 만약 상기 저항(R1)을 통해 입력되는 주파수(펄스전압)가 작을 경우에는, 이때에는 펄스전압(Vin)의 주기가 제4a도와 같이, 상대적으로 크므로 그 주기동안 트랜지스터(TR3)는 전류공급원 트랜지스터(TR1)로 부터 전류원(Vcc)을 인가받음으로써 주기적으로 도통 및 차단되게 된다.A pulse voltage Vin whose frequency is not constant is applied to the base terminal of the transistor TR3 through the resistor R1 to the magnitude (low potential and high potential) of the pulse voltage Vin as shown in FIG. Accordingly, in the case of conducting / blocking the transistor TR3, if the frequency (pulse voltage) input through the resistor R1 is small, at this time, the period of the pulse voltage Vin is relatively as shown in FIG. Since the transistor TR3 is electrically connected to and disconnected from the current source transistor TR1 during the period, the current source Vcc is periodically turned off.

즉, 상기에서 만약 펄스전압(Vin)의 주기가 저항(R1)을 통해 고전위로 트랜지스터(TR3)의 베이스단자로 입력되었다고 가정하면 그 트랜지스터(TR3)는 도통된다.That is, if the cycle of the pulse voltage Vin is input to the base terminal of the transistor TR3 at high potential through the resistor R1, the transistor TR3 is turned on.

따라서, 상기 전류원(Vcc)은 바이어스전압(B1)에 의해 도통된 트랜지스터(TR1)를 통하고 트랜지스터(TR3)을 통해 접지단자(GND)로 바이패스된다.Therefore, the current source Vcc is bypassed to the ground terminal GND through the transistor TR1 conducted by the bias voltage B1 and through the transistor TR3.

그리고, 상기 트랜지스터(TR3)의 콜렉터단자에 접속된 트랜지스터(TR4)는 상기 트랜지스터(TR3)가 도통된 주기동안에는 그의 베이스단자로 저전위가 인가되므로 차단된 상태가 된다.The transistor TR4 connected to the collector terminal of the transistor TR3 is cut off because a low potential is applied to its base terminal during the period in which the transistor TR3 is conducted.

따라서, 충방전회로의 저항(Ro)을 통해 흐르는 전류원(Vcc)은 상기 차단된 트랜지스터(TR4)를 통해 접지단자(GND)로 바이패스되지 못하고 상기 트랜지스터(TR4)가 차단된 주기동안, 즉 트랜지스터(TR3)가 도통된 주기동안 전류원(Vcc)은 제4b도에서와 같이, 콘덴서(Co)에 충전되기 시작하고 그 충전된 전압은 트랜지스터(TR5)의 베이스단자에 인가된다.Therefore, the current source Vcc flowing through the resistor Ro of the charge / discharge circuit is not bypassed to the ground terminal GND through the blocked transistor TR4 and during the period in which the transistor TR4 is blocked, that is, the transistor. During the period in which TR3 is conducted, the current source Vcc begins to charge the capacitor Co, as shown in Fig. 4b, and the charged voltage is applied to the base terminal of the transistor TR5.

즉, 다시말해서 작은 주파수에 의해 콘덴서(Co)의 충전시간이 길어짐으로써 제4c도와 같이, 트랜지스터(TR10)의 베이스단자에 설정된 기준바이어스전압(B2)을 넘어지게 된다.In other words, as the charging time of the capacitor Co becomes longer due to a smaller frequency, the reference bias voltage B2 set at the base terminal of the transistor TR10 falls as shown in FIG. 4C.

따라서 콘덴서(Co)에 충전된 전류원이 방전될때까지 트랜지스터(TR5)및 전류공급원 트랜지스터(TR2)로부터 전류원(Vcc)을 공급받는 차등증폭회로의 트랜지스터(TR6)는 그의 베이스단자로 인가되는 고전위에 의해 차단되고 이에따라 전류미러회로의 트랜지스터(TR8)(TR9)도 차단되게 된다.Therefore, the transistor TR6 of the differential amplification circuit, which receives the current source Vcc from the transistor TR5 and the current supply transistor TR2 until the current source charged in the capacitor Co is discharged, is applied by the high potential applied to its base terminal. The transistors TR8 and TR9 of the current mirror circuit are also blocked accordingly.

한편, 상기 트랜지스터(TR6)가 차단되면 기준바이어스전압(B2)을 베이스단자로 입력받는 트랜지스터(TR10)의 도통에 의해 차동증폭회로의 트랜지스터(TR7)가 도통된다.On the other hand, when the transistor TR6 is cut off, the transistor TR7 of the differential amplifier circuit is turned on by the conduction of the transistor TR10 that receives the reference bias voltage B2 as the base terminal.

상기 트랜지스터(TR7)가 도통되면 트랜지스터(TR2)을 통한 전류원(Vcc)이 상기 차단된 전류미러회로의 트랜지스터(TR9)을 통해 접지단자(GND)로 바이패스되지 못하고 트랜지스터(TR11)의 베이스단자로 인가되어 도통시키게 된다.When the transistor TR7 is turned on, the current source Vcc through the transistor TR2 is not bypassed to the ground terminal GND through the transistor TR9 of the blocked current mirror circuit and is connected to the base terminal of the transistor TR11. Is applied and made conductive.

그러므로 전류원(Vcc)은 저항(R2)과 도통된 트랜지스터(TR11)을 통해 접지단자(GND)로 바이패스 되므로서, 그 트랜지스터(TR11)의 콜렉터단자에서는 출력전압(Vout)이 거의 저전위(즉, 접지단위)로 나타나게 된다.Therefore, the current source Vcc is bypassed to the ground terminal GND through the transistor TR11 conducting with the resistor R2, so that at the collector terminal of the transistor TR11, the output voltage Vout is almost low potential (i.e., , Ground unit).

이후, 상기 펄스전압(Vin)이 제4도의 (a)와 같이, 저전위로 저항(R1)을 통해 트랜지스터(TR3)의 베이스단자로 인가된다고 가정하면 그 트랜지스터(TR3)는 차단되고 트랜지스터(TR4)는 전류원(Vcc)에 의해 도통된다.Subsequently, assuming that the pulse voltage Vin is applied to the base terminal of the transistor TR3 at low potential through the resistor R1 as shown in FIG. 4A, the transistor TR3 is blocked and the transistor TR4 is blocked. Is conducted by the current source Vcc.

따라서, 상기 충방전회로의 콘덴서(Co)에 충전된 전압은 제4도의 (b)에서와 같이, 도통된 트랜지스터(TR4)을 통해 급속히 접지단자(GND)로 방전을 하게 됨으로써 트랜지스터(TR5)의 베이스에는 저전위가 걸려 도통 상태가 된다.Accordingly, the voltage charged in the capacitor Co of the charge / discharge circuit is rapidly discharged to the ground terminal GND through the conducting transistor TR4 as shown in FIG. A low potential is applied to the base so that it is in a conductive state.

상기 트랜지스터(TR5)가 도통되면 차동증폭회로의 트랜지스터(TR6)와 전류미러회로의 트랜지스터(TR8)(TR9)가 도통되고, 트랜지스터(TR7)(TR10)는 설정된 기준바이어스전압(B2)에 의해 차단된다.When the transistor TR5 is turned on, the transistor TR6 of the differential amplifier circuit and the transistors TR8 and TR9 of the current mirror circuit are turned on, and the transistors TR7 and TR10 are blocked by the set reference bias voltage B2. do.

따라서, 상기 트랜지스터(TR7)가 차단됨으로써 트랜지스터(TR11)의 베이스단자에는 저전위가 걸려 차단됨으로 그의 콜렉터단자에서는 출력전압(Vout)이 거의 전류원(Vcc)에 가까운 전압으로 나타나게 된다.Accordingly, since the transistor TR7 is cut off, the base terminal of the transistor TR11 has a low potential and is cut off, so that the output voltage Vout is almost at a voltage close to the current source Vcc at its collector terminal.

한편, 상기 저항(R1)을 통해 입력되는 주파수(펄스전압)가 클경우에는, 이때에는 펄스전압(Vin)의 주기가 제3도의 (a)와 같이, 상대적으로 작으므로 그 주기동안 트랜지스터(TR3)는 전류공급원 트랜지스터(TR1)로 부터 전류원(Vcc)을 인가받음으로써 주기적으로 도통 및 차단되게 된다.On the other hand, when the frequency (pulse voltage) input through the resistor R1 is large, at this time, since the period of the pulse voltage Vin is relatively small, as shown in (a) of FIG. 3, the transistor TR3 during the period. ) Is periodically turned on and off by receiving the current source Vcc from the current source transistor TR1.

즉, 상기에서 만약 펄스전압(Vin)의 주기가 저항(R1)을 통해 저전위로 트랜지스터(TR3)의 베이스단자로 입력되었다고 가정하면 그 트랜지스터(TR3)는 펄스전압(Vin)의 주기동안 차단된다.That is, if it is assumed that the period of the pulse voltage Vin is input to the base terminal of the transistor TR3 at low potential through the resistor R1, the transistor TR3 is cut off during the period of the pulse voltage Vin.

따라서, 상기 전류원(Vcc)은 바이어스전압(B1)에 의해 도통된 트랜지스터(TR1)을 통하여 트랜지스터(TR3)에서 차단되어 접지단자(GND)로 바이패스 되지 못하고 트랜지스터(TR4)의 베이스단자로 인가되어 그 트랜지스터(TR4)를 일정주기동안 도통시키게 된다.Accordingly, the current source Vcc is cut off from the transistor TR3 through the transistor TR1 conducted by the bias voltage B1 and is not bypassed to the ground terminal GND, but applied to the base terminal of the transistor TR4. The transistor TR4 is turned on for a certain period.

따라서, 충방전회로의 콘덴서(Co)에 충전된 전류원(Vcc)은 제3도의(b)와 같이, 상기 트랜지스터(TR4)가 도통된 주기동안 접지단자(GND)로 급속히 방전을 하게 된다.Accordingly, the current source Vcc charged in the capacitor Co of the charge / discharge circuit rapidly discharges to the ground terminal GND during the period in which the transistor TR4 is turned on, as shown in FIG.

이와 같이, 콘덴서(Co)에 충전된 전압이 급속히 방전을 하게 됨으로써 트랜지스터(TR5)의 베이스단자에는 저전위가 걸려 도통상태가 된다.As described above, the voltage charged in the capacitor Co discharges rapidly so that a low potential is applied to the base terminal of the transistor TR5, thereby bringing it into a conductive state.

상기 트랜지스터(TR5)가 도통되면 트랜지스터(TR2)를 통해 전류원(Vcc)을 공급받는 차동증폭회로의 트랜지스터(TR6)와 전류미러회로의 트랜지스터(TR8)(TR9)가 도통상태가 되고, 트랜지스터(TR7)(TR10)는 차단된 상태가 된다.When the transistor TR5 is turned on, the transistor TR6 of the differential amplifier circuit supplied with the current source Vcc through the transistor TR2 and the transistors TR8 and TR9 of the current mirror circuit are turned on, and the transistor TR7 is turned on. TR10 is in a blocked state.

상기 트랜지스터(TR9)가 도통되고 트랜지스터(TR7)가 차단됨 상태이므로 출력단의 트랜지스터(TR11)의 베이스단자에는 저전위가 걸려 차단상태가 된다.Since the transistor TR9 is in a conductive state and the transistor TR7 is in a blocked state, a low potential is applied to the base terminal of the transistor TR11 of the output terminal to be in a blocking state.

상기 트랜지스터(TR11)가 차단되면 그의 콜렉터단자에 흐르는 출력전압(Vout)은 저항(R2)(R3)에 의해 일정전압으로 전압강하되어 나타나게 된다.When the transistor TR11 is cut off, the output voltage Vout flowing through the collector terminal thereof is voltage-dropped to a constant voltage by the resistors R2 and R3.

이후, 상기 펄스전압(Vin)이 제3a도와 같이, 고전위로 저항(R1)을 통해 트랜지스터(TR3)의 베이스단자로 인가된다고 가정하면 그 트랜지스터(TR3)는 고전위 주기동안 도통되고 트랜지스터(TR4)는 차단된다.Subsequently, assuming that the pulse voltage Vin is applied to the base terminal of the transistor TR3 through the resistor R1 at high potential, as shown in FIG. 3a, the transistor TR3 is conducted during the high potential period and the transistor TR4. Is blocked.

따라서, 충방전회로의 저항(R0)을 통해 흐르는 전류원(Vcc)은 상기 차단된 트랜지스터(TR4)를 통해 접지단자(GND)로 바이패스되지 못하고 상기 트랜지스터(TR4)가 차단된 주기동안 즉, 트랜지스터(TR3)가 도통된 주기동안 전류원(Vcc)은 제3도의(b)에서와 같이, 콘텐서(Co)에 충전되기 시작하고 그 충전된 전압은 트랜지스터(TR5)의 베이스단자에 인가된다.Therefore, the current source Vcc flowing through the resistor R 0 of the charge / discharge circuit is not bypassed to the ground terminal GND through the blocked transistor TR4, that is, during the period in which the transistor TR4 is blocked. During the period in which the transistor TR3 is turned on, the current source Vcc starts to be charged in the capacitor Co, as shown in FIG. 3 (b), and the charged voltage is applied to the base terminal of the transistor TR5.

즉, 작은 주파수에 의해 콘덴서(Co)의 충전시간이 짧아짐으로써 제3c도와같이, 트랜지스터(TR10)의 베이스단자에 설정된 기준바이어스전압(B2)을 넘지 못하게 된다.That is, the charging time of the capacitor Co is shortened by the small frequency, so that the reference bias voltage B2 set at the base terminal of the transistor TR10 cannot be exceeded as shown in FIG. 3C.

따라서, 콘덴서(Co)에 충전된 전류원이 방전될때까지 트랜지스터( TR5)(TR6)는 그의 베이스단자로 인가되는 고전위에 의해 차단되고 이에 따라 전류미러회로의 트랜지스터(TR8)(TR9)도 차단되게 된다.Accordingly, the transistors TR5 and TR6 are blocked by the high potential applied to the base terminals thereof until the current source charged in the capacitor Co is discharged, and thus the transistors TR8 and TR9 of the current mirror circuit are also blocked. .

상기 트랜지스터(TR6)가 차단되면 기준바이어스전압(B2)을 베이스단자로 입력받는 트랜지스터(TR10)의 도통에 의해 차동증폭회로의 트랜지스터(TR7)가 도통된다.When the transistor TR6 is cut off, the transistor TR7 of the differential amplifier circuit is turned on by the conduction of the transistor TR10 that receives the reference bias voltage B2 as the base terminal.

상기 트랜지스터(TR7)가 도통되면 트랜지스터(TR2)를 통한 전류원(Vcc)이 상기 차단된 전류미러회로의 트랜지스터(TR9)를 통해 접지단자(GND)로 바이패스되지 못하고 트랜지스터(TR11)의 베이스단자로 인가되어 도통시키게 된다.When the transistor TR7 is turned on, the current source Vcc through the transistor TR2 is not bypassed to the ground terminal GND through the transistor TR9 of the blocked current mirror circuit and is connected to the base terminal of the transistor TR11. Is applied and made conductive.

이에따라 전류원(Vcc)은 저항(R2)과 도통된 트랜지스터(TR11)를 통해 접지단자(GND)로 바이패스 되므로 그의 콜렉터단자에서는 출력전압(Vout)이 거의 저전위(즉, 접지전위)로 나타나게 된다.Accordingly, since the current source Vcc is bypassed to the ground terminal GND through the transistor TR11 conducting with the resistor R2, the output terminal Vout is almost low (ie, the ground potential) at its collector terminal. .

즉, 결과적으로, 일정하지 않은 주파수가(펄스전압)가 트랜지스터(TR3)의 베이스단자로 인가되어 트랜지스터(TR3)을 도통/차단시키는 과정에서 만일 트랜지스터(TR3)에 주파수가 큰 펄스가 인가될때에는 콘덴서(Co)의 충전시간은 상대적으로 짧아지고, 입력 펄스전압(Vin)은 트랜지스터(TR10)의 베이스단자에 설정된 기준바이어스전압(B2)을 넘지 못하게 되므로 트랜지스터(TR6)의 도통 및 트랜지스터(TR11)가 차단되어 출력전압(Vout)은 저항(R2)(R3)에 의해 일정레벨로 잡히게 되고, 또한 반대로 주파수가 작은 펄스전압(Vin)이 인가될때에는 콘덴서(Co)의 충전시간이 상대적으로 길어지고, 입력 펄스전압(Vin)은 기준바이어스전압(B2)을 넘게 되므로 트랜지스터(TR7)(TR11)가 도통되어 출력전압(Vout)이 거의 저전위로 잡히게 된다.That is, as a result, when a non-constant frequency (pulse voltage) is applied to the base terminal of the transistor TR3 to conduct / block the transistor TR3, when a large frequency pulse is applied to the transistor TR3, Since the charging time of the capacitor Co becomes relatively short, and the input pulse voltage Vin does not exceed the reference bias voltage B2 set at the base terminal of the transistor TR10, the conduction of the transistor TR6 and the transistor TR11 are performed. The output voltage Vout is held at a constant level by the resistors R2 and R3. On the contrary, when a pulse frequency Vin having a small frequency is applied, the charging time of the capacitor Co becomes relatively long. Since the input pulse voltage Vin exceeds the reference bias voltage B2, the transistors TR7 and TR11 are conducted so that the output voltage Vout is almost at a low potential.

이상에서 상세히 설명한 바와 같이, 본 고안에 따르면 다단으로 접속된 트랜지스터(TR5)(TR6)사이에 충방전회로를 접속하여 주파수가 일정하지 않는 펄스전압이 입력될때 어느 일정 주파수 이상 및 이하를 검출함으로써 출력단에서 일정레벨의 전압 및 거의 저전위를 얻을 수 있고, 또한 충방전회로는 통상적으로 집적회로의 외부에 존재하므로 선로를 차단함으로써 일정한 바이어스전압에 대한 출력전압 스위칭도 가능한 효과가 있다.As described in detail above, according to the present invention, a charge / discharge circuit is connected between transistors TR5 and TR6 connected in multiple stages to detect an output terminal by detecting a certain frequency above and below when a pulse voltage whose frequency is not constant is input. Since a constant level of voltage and a nearly low potential can be obtained, and a charge / discharge circuit is usually located outside the integrated circuit, the output voltage can be switched to a constant bias voltage by cutting off the line.

Claims (1)

차동증폭회로를 이루는 트랜지스터(TR6)(TR7)의 콜렉터단자와 전류미러회로를 이루는 트랜지스터(TR8)(TR9)의 콜렉터단자를 상호 공통접속하여 트랜지스터(TR2)에서 공급되는 전류원 및 기준바이어스전압에 따라 일정한 입력 펄스전압을 검출하는 출력전압 검출회로에 있어서, 상기 차동증폭회로를 이루는 트랜지스터(TR6)(TR7)의 각각의 베이스단자를 콜렉터가 접지된 트랜지스터(TR5)(TR10)의 에미터단자에 각기 접속하되 상기 트랜지스터(TR10)의 베이스단자에는 기준바이어스전압(B2)을 설정하고 트랜지스터(TR5)의 베이스단자는 에미터 접지된 트랜지스터(TR4)의 콜렉터단자 및 저항(Ro)을 통해 전류원(Vcc)에 접속함과 아울러 콘덴서(Co)를 통해 접지하고, 상기 트랜지스터(TR4)의 베이스단자는 전류공급원인 트랜지스터(TR1)의 콜렉터단자와 에미터단자가 접지된 트랜지스터(TR3)의 콜렉터단자에 공통 접속하고 그 트랜지스터(TR3)의 베이스단자로 저항(R1)을 통해 펄스전압(Vin)을 인가하여 구성된 것을 특징으로 한 입력 주파수 변화에 따른 출력전압 검출회로.The collector terminals of the transistors TR6 and TR7 constituting the differential amplification circuit and the collector terminals of the transistors TR8 and TR9 constituting the current mirror circuit are commonly connected to each other according to the current source and reference bias voltage supplied from the transistor TR2. In the output voltage detection circuit for detecting a constant input pulse voltage, each base terminal of the transistors TR6 and TR7 constituting the differential amplification circuit is provided at an emitter terminal of the transistors TR5 and TR10 to which the collector is grounded. The reference bias voltage B2 is set to the base terminal of the transistor TR10, and the base terminal of the transistor TR5 is connected to the collector terminal and the resistor Ro of the transistor TR4 having an emitter ground. The ground terminal of the transistor TR4 is connected to ground, and the base terminal of the transistor TR4 is connected to the collector terminal and the emitter terminal of the transistor TR1. An output voltage detection circuit according to an input frequency change, characterized in that a common connection is made to a collector terminal of a transistor (TR3) and a pulse voltage (Vin) is applied to a base terminal of the transistor (TR3) through a resistor (R1).
KR2019890015253U 1989-10-19 1989-10-19 Circuit for detecting an output frequency KR950007500Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890015253U KR950007500Y1 (en) 1989-10-19 1989-10-19 Circuit for detecting an output frequency

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890015253U KR950007500Y1 (en) 1989-10-19 1989-10-19 Circuit for detecting an output frequency

Publications (1)

Publication Number Publication Date
KR950007500Y1 true KR950007500Y1 (en) 1995-09-13

Family

ID=19290943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890015253U KR950007500Y1 (en) 1989-10-19 1989-10-19 Circuit for detecting an output frequency

Country Status (1)

Country Link
KR (1) KR950007500Y1 (en)

Similar Documents

Publication Publication Date Title
JP2628694B2 (en) Differential amplifier and current detection circuit having the differential amplifier
US5608344A (en) Comparator circuit with hysteresis
JPH06214666A (en) Control-electrode disable circuit of power transistor
JPH03119812A (en) Current detecting circuit
JP2944314B2 (en) Charge pump circuit
KR0163728B1 (en) Constant voltage generating circuit comprising bi-mos
KR950007500Y1 (en) Circuit for detecting an output frequency
US5469090A (en) Transistor circuit for holding peak/bottom level of signal
US5721484A (en) Power supply filter with active element assist
KR100646026B1 (en) SRPP circuit having wide frequency range
US6201419B1 (en) Peak detection circuit
US3988642A (en) Electronic cut out for a circuit to be protected
US6252457B1 (en) Differential amplifier circuit
US6002261A (en) Trimming circuit
EP0473352B1 (en) Emitter follower output circuit
US5237222A (en) Comparator circuit for an integrator
KR900009628Y1 (en) Power circuit
KR0132407Y1 (en) Power source voltage reduction detection circuit
JP2698266B2 (en) Hold circuit
JP3482455B2 (en) Gate Charge Recovery Circuit for Gate Driven Semiconductor Devices
KR930004651Y1 (en) Output circuit for high speed operation
KR930008346Y1 (en) Auto-gain control circuit
JP3846055B2 (en) Current mirror circuit
KR940002235Y1 (en) Diff amp used for high frequency
KR920007127Y1 (en) Dropout detecting circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040820

Year of fee payment: 10

EXPY Expiration of term