JPS60123111A - Amplifiying circuit - Google Patents

Amplifiying circuit

Info

Publication number
JPS60123111A
JPS60123111A JP58229926A JP22992683A JPS60123111A JP S60123111 A JPS60123111 A JP S60123111A JP 58229926 A JP58229926 A JP 58229926A JP 22992683 A JP22992683 A JP 22992683A JP S60123111 A JPS60123111 A JP S60123111A
Authority
JP
Japan
Prior art keywords
voltage
transistor
level
circuit
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58229926A
Other languages
Japanese (ja)
Inventor
Yoshihisa Ichikawa
嘉久 市川
Tetsuo Sato
哲雄 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP58229926A priority Critical patent/JPS60123111A/en
Publication of JPS60123111A publication Critical patent/JPS60123111A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the occurrence of pop tone at a power-off time by driving an amplifying circuit with a reference voltage whose level falls in accordance with level fall of a power source voltage at the power-off time and reducing the level of an output voltage quickly. CONSTITUTION:When a power switch S1 is turned on to supply a power source voltage +VCC, a base voltage VC is supplied to a transistor TRQ11 to turn on this TR, and a current I1 is flowed to a resistance R14, And a TRQ13 is turned on, and a voltage VA of capacitor C1 rises. When the switch S1 is turned off, the voltage VC falls by the time constant of a filter F1. Since the TRQ13 continues to be in the turn-on state, the electric charge of the capacitor C1 is discharged through a resistance R15, and the voltage VA falls. Then, an output voltage VQ of a differential amplifier to which the voltage VA is supplied as the reference voltage is reduced gradually.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、カセットデツキ、オーディオアンプ尋に用い
て好適なミー−ティング回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a meeting circuit suitable for use in cassette decks and audio amplifiers.

〔背景技術〕[Background technology]

オーディオアンプ吟の電源を遮断したとき、いわゆるポ
ツプ音が発生することが知られている。
It is known that when the power to Audio Amplifier Gin is cut off, a so-called popping sound occurs.

本願発明に先立ち、本発明者等は各種オーディオアンプ
につき、前記ポツプ音の発生原因を検討した。第1図に
示すオーディオアンプは、前記検討を行った際のオーデ
ィオアンプの一例を示すものである。
Prior to the invention of the present application, the present inventors investigated the causes of the popping sound in various audio amplifiers. The audio amplifier shown in FIG. 1 is an example of the audio amplifier used in the above study.

抵抗R,,、R,は+V。ct源を分圧し、コンデンサ
C1は分圧された電圧■□を保持する。抵抗R8,ツェ
ナーダイオードZD、)ランジスタQ++抵抗RnFi
、別電圧回路を構成する。
Resistance R, , R, is +V. The voltage of the ct source is divided, and the capacitor C1 holds the divided voltage ■□. Resistor R8, Zener diode ZD, ) transistor Q++ resistor RnFi
, constitutes a separate voltage circuit.

トランジスタQt 、Q=は差動増幅器を構成し、非反
転入力端子←)には前記分圧された電圧■□が基準電圧
として供給される。ダイオードD、は差動増幅器の負荷
であり、電流−電圧変換動作を行う。なお、トランジス
タQa+抵抗’Rsは定電流回路を構成し、差動増幅器
’を流れる電流Iof規定する。
The transistors Qt and Q= constitute a differential amplifier, and the divided voltage ■□ is supplied as a reference voltage to the non-inverting input terminal ←). Diode D is a load of the differential amplifier and performs current-voltage conversion operation. Note that the transistor Qa and the resistor 'Rs constitute a constant current circuit, and define the current Iof flowing through the differential amplifier'.

トランジスタQ’++ 抵抗R6は定電流回路を構成し
、ダイオードDt 、Dsはレベルシフターとして機能
する。トランジスタQ6け、ダイオードD1から得られ
る差動増幅器の出力信号により、トランジスタQ7.Q
、で構成されたプッシュプル増幅回路を駆動する。
The transistor Q'++ and resistor R6 constitute a constant current circuit, and the diodes Dt and Ds function as a level shifter. The output signal of the differential amplifier obtained from transistor Q6 and diode D1 causes transistors Q7. Q
, drives a push-pull amplifier circuit consisting of .

前記回路構成の増幅回路につき、本願発明者等が検討し
たところによると、電源遮断時において、以下に述べる
如き理由によりポツプ音が発生することが判明した。以
下に、ポツプ音発生の経緯を第2図囚〜第2図@を参照
しつつ説明する。
According to the study conducted by the inventors of the present invention regarding the amplifier circuit having the circuit configuration described above, it has been found that a pop sound is generated when the power is cut off for the following reasons. Below, the process of generating the popping sound will be explained with reference to Figures 2--2.

t1時点で、電源スィッチS1がオフ状態に切換えらね
ると、フィルタ回路F、を構成するコイルL。、コンデ
ンサC0の時定数により、”VCC電源の電圧レベルが
、第2図囚のt、以降に示す如くなめらかに低下する。
At time t1, when the power switch S1 fails to turn off, the coil L forming the filter circuit F. , due to the time constant of capacitor C0, the voltage level of the VCC power supply decreases smoothly as shown from t in FIG.

1.時点以降、第2図(ト)に示す分圧電圧■4の電圧
レベルも低下するが、その低下するレベルは、コンデン
サCt 、抵抗Rtの時定数により+voctmの低下
よりも小レベルである。
1. After this point, the voltage level of the divided voltage (4) shown in FIG. 2(G) also decreases, but the level of the decrease is smaller than the decrease in +voctm due to the time constant of the capacitor Ct and the resistor Rt.

分圧電圧■□のレベル低下は、差動地幅器の基準電圧の
レベル変化を意味する。従って、反転入力端子(へ)の
電、圧レベル■、は、分圧電圧VAのレベル低下とほぼ
同様なレベル変化で第2図0に示す如く次第に低下する
。出力端子の電圧レベルV。
A decrease in the level of the divided voltage ■□ means a change in the level of the reference voltage of the differential amplifier. Therefore, the voltage level (2) at the inverting input terminal (to) gradually decreases as shown in FIG. 2 with a level change substantially similar to the decrease in the level of the divided voltage VA. Voltage level V at the output terminal.

は、前記電圧V、1 * VB のレベル低下に対応し
て、第2図0に示す如く低下する。
corresponds to the decrease in the level of the voltage V, 1*VB, as shown in FIG. 20.

以上の如く、増幅回路の各部の電圧レベルが低下するが
、ツェナー1圧Vzti+Vcc”源がツェナー電圧V
2以上の間、m2図(A)に示す如く一定の電圧レベル
を保持する。そして、1を時点以降に示す如く、+Vc
oii1.源がツェナー電圧■2以下に低下すると、ト
ランジスタQ、がオフ状態になり、これと同時にトラン
ジスタQ4 、Qa もオフ状態になる。この結果、差
動増幅器を流わる電流1o//im断さね、トランジス
タQa 、Qt 、Qaもすべてオフ状態になり、出方
電圧■、も急激に低下する。このとき出力−圧■。に対
し、出力コンデンサCatスピーカSpは微分回路とし
て動作する。12時点において、スピーカ8pVC第2
図■に示す如き微分された波形の電流IPが流れこの電
流IPにもとづきポツプ音が発生することが、本発明者
咎の検討により明らかにされた。
As described above, the voltage level of each part of the amplifier circuit decreases, but the Zener voltage Vzti+Vcc" source
2 or more, a constant voltage level is maintained as shown in the m2 diagram (A). Then, as shown after the point 1, +Vc
oii1. When the source voltage drops below the Zener voltage 2, transistor Q is turned off, and at the same time transistors Q4 and Qa are also turned off. As a result, the current 10//im flowing through the differential amplifier is cut off, the transistors Qa, Qt, and Qa are all turned off, and the output voltage (2) also drops rapidly. At this time, the output - pressure ■. On the other hand, the output capacitor Cat speaker Sp operates as a differentiating circuit. At time point 12, speaker 8pVC 2nd
The present inventor's studies have revealed that a current IP having a differentiated waveform as shown in FIG.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、各種オーディオ機器において電源遮断
時におけるポツプ音の発生を未然に防止し得るミューテ
ィング回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a muting circuit that can prevent pop sounds from occurring when power is cut off in various audio devices.

本発明の前記ならびにその他の目的と新規な特徴は、本
明細誉の記述および添付図面から明らかになるであろう
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明の概賛を簡単に旺明すれば
、下g己のとおりである。
A brief overview of the invention disclosed in this application is as follows.

すなわち、電源供給時に所足電圧レベルの出方電圧を得
るとともに、電源遮断時において電源電圧のレベル低下
に対応してレベル低下する出方電圧を得て、この出力電
圧を基′!NA電圧として増幅回路を駆動せしめ、電源
遮断時において前記増幅回路の出力電圧を速やかにレベ
ル低下させることにより、電源遮断時のポツプ音の発生
を未然に防止する、という本発明の目的を達成するもの
である。
That is, when power is supplied, an output voltage at the required voltage level is obtained, and when power is cut off, an output voltage whose level decreases in response to a decrease in the level of the power supply voltage is obtained, and based on this output voltage! To achieve the object of the present invention, which is to prevent pop noises from occurring when the power is cut off by driving the amplifier circuit as an NA voltage and quickly lowering the level of the output voltage of the amplifier circuit when the power is cut off. It is something.

〔実施例−1〕 以下、第3図および第4図を参照して、本発明を適用し
たミューティング回路の第1の実施例を説明する。なお
、本実施例におけるミー−ティング回路及びこれを利用
した増幅回路は、半橋体集積回路(以下においてICと
いう)にて構成さねているものであり、丸で囲んだ数字
は外部接続端子を示している。更に、本発明を適用した
ミューティング回路は、第3図に点線で囲った回路ブロ
ックAに相当し、これを利用する増幅回路の回路構成は
特に限足さねない。従って、増幅回路については、説明
の便宜のため本願発すイに先立って検討された第1図に
示す増幅回路を利用し、同一の回路動作を行う回路素子
には同一の符号を付す。
[Embodiment 1] Hereinafter, a first embodiment of a muting circuit to which the present invention is applied will be described with reference to FIGS. 3 and 4. Note that the meeting circuit and the amplifier circuit using the same in this example are constructed of a half-bridge integrated circuit (hereinafter referred to as IC), and the numbers in circles indicate external connection terminals. It shows. Furthermore, the muting circuit to which the present invention is applied corresponds to the circuit block A surrounded by a dotted line in FIG. 3, and the circuit configuration of an amplifier circuit using this circuit may be particularly limited. Therefore, for convenience of explanation, the amplifier circuit shown in FIG. 1, which was studied prior to the publication of this application, is used as the amplifier circuit, and circuit elements that perform the same circuit operations are given the same reference numerals.

先ず、回路ブロックAとして示したミューティング回路
について述べる。
First, the muting circuit shown as circuit block A will be described.

トランジスタQ。IQ+1は差動対に接続さね、トラン
ジスタQllのベース電圧VCは、抵抗R■。
Transistor Q. IQ+1 is connected to the differential pair, and the base voltage VC of the transistor Qll is connected to the resistor R■.

RItによって分圧された電圧が供給される。トランジ
スタQuは、トランジスタQn* Q+を間の帰還回路
として動作するとともに、電源遮断時においてコンデン
サC8に充電された電、荷を放電する。
A divided voltage is supplied by RIt. The transistor Qu operates as a feedback circuit between the transistors Qn* and Q+, and discharges the charge stored in the capacitor C8 when the power is cut off.

また、ダイオードD、、−Dnは、+VCo電源供電源
供給−てコンデンサC1に充t%流を供給し、かつ抵抗
R18,トランジスタQ+sと関連して電圧VAを一足
に保持する。
The diodes D, , -Dn also supply a full charge current to the capacitor C1 from +VCo power supply, and maintain the voltage VA at a constant level in conjunction with the resistor R18 and the transistor Q+s.

次に、十■。C電源供給時における電圧VAの発生動作
を述べる。
Next, ten ■. The operation of generating voltage VA when C power is supplied will be described.

ベース電圧■。が供給されると、トランジスタQnがオ
ン状態に動作し、抵抗R+s、)ランジスタQ、1.抵
抗R24にtRI+が流れる。抵抗RI4の電圧降下に
よりトランジスタQ+sにバイアス電圧が供給され、こ
わがオン状態に動作する。この間、ダイオードD■〜D
、を介してコンデンサC1に充電電流が流れ、電圧■9
が次第に上昇する。
Base voltage■. is supplied, transistor Qn operates in an on state, and resistor R+s, ) transistor Q, 1 . tRI+ flows through resistor R24. Due to the voltage drop across the resistor RI4, a bias voltage is supplied to the transistor Q+s, turning the transistor on. During this time, diodes D■~D
A charging current flows to the capacitor C1 through , and the voltage ■9
gradually increases.

しかし、電圧■□の電圧レベルは、トランジスタQl+
の出力にもとづくトランジスタQ13によりて制御され
るので、トランジスタQo+Qttの各ベース1圧(%
圧■。とVA)とはほぼ同一レベルに保持される。電圧
■Aは、第1図について述べた如く、トランジスタQ、
、Q、で構成された増動増幅器の基準電圧として、非反
転入力端子(ト)に供給される。
However, the voltage level of the voltage ■□ is the transistor Ql+
Since it is controlled by transistor Q13 based on the output of transistor Qo+Qtt, each base voltage (%
Pressure ■. and VA) are maintained at approximately the same level. As mentioned in FIG. 1, the voltage ■A is the transistor Q,
, Q, is supplied to the non-inverting input terminal (G) as a reference voltage of the boosting amplifier.

以上の回路動作により、増幅回路の各部に所定の電圧が
供給され、定常の増幅動作を行い得るようになる。
Through the above circuit operation, a predetermined voltage is supplied to each part of the amplifier circuit, and a steady amplification operation can be performed.

ちなみに、入力信号■inは直流阻止用コンデンサC1
,帰還用抵抗R(2r 4番端子を介してトランジスタ
Q、のベース(反転入力端千日)に供給される。なお、
帰】抵抗Rft 、 ”fzは、2番端子から得られる
出力電圧■、にもとづき、反転入力端子(へ)の直流バ
イアス電圧VBを規矩する。
By the way, the input signal ■in is connected to the DC blocking capacitor C1.
, is supplied to the base (inverting input terminal 1,000 days) of the transistor Q via the feedback resistor R (2r No. 4 terminal).
The resistor Rft, fz regulates the DC bias voltage VB of the inverting input terminal (to) based on the output voltage obtained from the second terminal.

次に、電源遮断時におけるポツプ音ミューティング動作
を述べる。
Next, the pop sound muting operation when the power is cut off will be described.

第4図(6)〜第4図[F]に示す111時点において
、パワースイッチS1がオフに切換えられたとする。
Assume that the power switch S1 is turned off at time 111 shown in FIG. 4(6) to FIG. 4[F].

十■。。電源は、フィルタF、を構成するコイルL、1
コンデンサcoの時定数により、第4図■tll以降に
示す如く低下する。電圧VCは、抵抗引、。
Ten ■. . The power source is a coil L, 1 that constitutes a filter F.
Due to the time constant of the capacitor co, it decreases as shown in Fig. 4 after ①tll. Voltage VC is the resistance minus.

R1,によって分圧された電圧であるから、前記+vc
c電源のレベル低下に対応し、第4図0に示す如く低下
する。
Since the voltage is divided by R1, the +vc
Corresponding to the decrease in the level of the c power supply, it decreases as shown in FIG. 40.

ここで注目すべきは、電圧■□のレベル低下である。す
なわち、+voct源が遮断された後も、十V。C電源
はレベル低下しながら供給されつづけ、電圧■。の供給
も同様に行われる。従って、トランジスタQ+sはt1
1以降においてもオン状態を継続することになり、コン
デンサ曽に充電されていた電荷が、抵抗引5.トランジ
スタQ+sを介して放電される。このため電圧■□の電
圧レベルは第4図(Qに示す如く次第に低下するのであ
るが、その低下レベルは電圧■。のレベル低下、言い換
えれば+■cc電源のレベル低下に対応して、速やかに
低下することになる。
What should be noted here is the drop in the level of voltage ■□. That is, 10V even after the +voct source is shut off. C power continues to be supplied while the level decreases, and the voltage ■. Supply is also carried out in the same way. Therefore, transistor Q+s is t1
The on state continues even after 5.1, and the electric charge stored in the capacitor is reduced by the resistance 5. It is discharged through transistor Q+s. For this reason, the voltage level of the voltage ■□ gradually decreases as shown in Figure 4 (Q), but the level of this decrease corresponds to the decrease in the level of the voltage ■, or in other words, the level of the +■cc power supply. This will result in a decline in

以上の回路動作が行われる間、差動増幅鮨の非反転入力
端子(ト)には、電圧VAが基準電圧として継続的に供
給される。従って、出力電圧V、の電圧レベルは、第4
図(ト)に示す如く次第に低下する。
While the above circuit operation is being performed, the voltage VA is continuously supplied as a reference voltage to the non-inverting input terminal (G) of the differential amplification Sushi. Therefore, the voltage level of the output voltage V,
It gradually decreases as shown in Figure (G).

従って、帰還抵抗Rfs 、Rfzの分圧によって得ら
れる電圧■おも、第4図■に示す如く次第に低下する。
Therefore, the voltage obtained by the voltage division of the feedback resistors Rfs and Rfz gradually decreases as shown in FIG.

次に、十■。。電源がtltJ時点に示す如く、ツェナ
ー電圧■2以下まで低下すると、トランジスタQ、がオ
フになり、トランジスタQa 、Qs もオフになる。
Next, ten ■. . When the power supply drops to below the Zener voltage 2, as shown at time tltJ, transistor Q is turned off, and transistors Qa and Qs are also turned off.

従って、前記電流■。がM断され、増幅回路全体が非動
作状態になり、出力電圧■、が1+1時点で示す如く急
減に低下する。
Therefore, the current ■. M is cut off, the entire amplifier circuit becomes inactive, and the output voltage (2) rapidly decreases as shown at the 1+1 point.

出力電圧V、が急激に低下する直前の電圧レベルV、。The voltage level V, just before the output voltage V, suddenly drops.

け、第2図a)に示す17時点の出力電圧V。The output voltage V at time 17 shown in FIG. 2a).

の電圧レベルよりも低レベルである。すなわち、出力電
圧V、の12時点とtit時点とにおける電圧差は、前
者がコンデンサCI+抵抗R7の時定数によって決別さ
れる電圧VAのレベル低下に対応するのに対し、後者が
+V。、を源のレベル低下にほぼ対応して速やかに低下
することに起因する。
The voltage level is lower than the voltage level of . That is, the voltage difference between the output voltage V at the time point 12 and the time point tit is that the former corresponds to a decrease in the level of the voltage VA determined by the time constant of the capacitor CI+resistor R7, while the latter corresponds to +V. , due to a rapid drop in approximately corresponding to the drop in the source level.

このように、出力電圧■、のレベル低下が速やかに行わ
れる結果、tI!時点において出力コンテンサC!+ 
スピーカSpで構成された微分回路を流れる電流IPは
、第4図[F]に示す如く極めて小電流となる。従って
、スピーカ8pからポツプ音が殆んど発圧しない。
In this way, the level of the output voltage ■ is quickly lowered, and as a result, tI! At the time the output condenser C! +
The current IP flowing through the differentiating circuit constituted by the speaker Sp is an extremely small current as shown in FIG. 4 [F]. Therefore, almost no pop sound is generated from the speaker 8p.

〔実施例−2〕 次に、第5しjを参照して本発明O第2の実施例を述べ
る。なお、本実施例において、ミー−ティング回路は前
記第1の実施例と同一に構成され、増幅回路に非反転増
幅回路が適用さねている。
[Embodiment 2] Next, a second embodiment of the present invention will be described with reference to the fifth section. In this embodiment, the meeting circuit has the same structure as the first embodiment, and a non-inverting amplifier circuit is not used as the amplifier circuit.

すなわち、前記同様にして得られた電圧■□は、抵抗R
Xヲ介してトランジスタQ、のベース(非反転入力端子
)に供給され、入力信号■inも6番端子を介して供給
される。
That is, the voltage ■□ obtained in the same manner as above is the resistance R
It is supplied to the base (non-inverting input terminal) of the transistor Q through X, and the input signal ■in is also supplied through the No. 6 terminal.

以上の如く構成されたミー−ティング回路および増幅回
路は、電源供給時においては非反転増幅回路として当業
者間に知られた増幅動作を行う。
The meeting circuit and amplifier circuit configured as described above perform an amplifying operation known to those skilled in the art as a non-inverting amplifier circuit when power is supplied.

また、電源遮断時においても、各部の電圧レベルの変化
は、第4図(ト)〜第4図0に示すように変化する。
Further, even when the power is cut off, the voltage level of each part changes as shown in FIG. 4(g) to FIG. 40.

従って、本実施例の如き回路構成であっても、ポツプ音
の発生は殆んどない。
Therefore, even with the circuit configuration of this embodiment, there is almost no pop noise.

〔効果〕〔effect〕

(1)差動増幅器の基準電圧を電源遮断後の電源電圧の
レベル低下に対応して速やかに低下させるようにしたの
で、前記差動増幅器の出力電圧も速やかに低下すること
になり、ツェナー電、圧で決別される前記差動増幅器の
カッ]・オフ時にスピーカに流れる電流が減少し、ポツ
プ音の発生を未然に防止する、という効果が得られる。
(1) Since the reference voltage of the differential amplifier is quickly lowered in response to the drop in the level of the power supply voltage after the power is cut off, the output voltage of the differential amplifier is also quickly lowered, and the Zener voltage When the differential amplifier is turned off, the current flowing through the speaker is reduced, and the effect of preventing pop noise from occurring is obtained.

以上に、本発明者によってなされた発明をその実施例に
もとづき具体的に説明したが、本発明は前記実施例に限
定されるものではなく、その要旨全逸脱しない範囲で種
々変形可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained based on the embodiments above, the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the gist thereof. Needless to say.

例えば、トランジスタQ、に相当する電源側出力トラン
ジスタは、ダーリントン接続さhた複数のトランジスタ
回路でよく、トランジスタQ8に相当する接地側出力ト
ランジスタはインバーテツドダーリントン(コンプリメ
ンタリ接続〕された複数のトランジスタ回路に代えてよ
い。
For example, the power-side output transistor corresponding to transistor Q may be a plurality of Darlington-connected transistor circuits, and the ground-side output transistor corresponding to transistor Q8 may be a plurality of inverted Darlington (complementary connection) transistor circuits. You can replace it with

〔利用分野〕[Application field]

以上の説明では、主として本発明者によってなされた発
明をその背景となった一一分野である増幅回路に適用し
た場合について述べたが、それに限定されるものではな
く、例えばラジオ受信機。
In the above description, the invention made by the present inventor was mainly applied to an amplifier circuit, which is the background field, but the invention is not limited thereto, and can be applied to, for example, a radio receiver.

テレビ受m桜の音声回路、ラジオカセット、テープレコ
ーダ等に利用することができる。
It can be used in audio circuits for television receivers, radio cassettes, tape recorders, etc.

本発明は少なくとも、差動増幅器等の基準電源として利
用することができる。
The present invention can be used at least as a reference power source for differential amplifiers and the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本願発明に先立ち本発明者によって検討された
増幅回路の回路図を示し、 第2図韓韓口(ロ)□は前記増幅回路の回路動作を説明
する波形図を示し、 第3図は本発明を適用したミューティング回路のW、1
の実施例を示す増幅回路の回路図を示し、第4図珈世0
樽尖[F]は前記第1の実施例の回路動作を説明する波
形図を示し、 第5図は本発明の第2の実施例を示す増幅回路の回路図
を示す。 A・・・ミー−ティング回路を示す回路ブロック、Q+
 r Qt r Qs + Q4 r Qa t Qa
 + Q、+ Qa +Q++ + Q10 + Qr
s・・・トランジスタ、D I+ D t r Ds 
+DII T Dn・・・ダイオード、ZD・・・ツェ
ナーダイオード、CI * CI # CS・・・コン
デンサ、■2・・・ツェナー電圧、■。+VB+V(・
・・電圧、■9・・・出力電圧、Vin・・・入力信号
、■、・・・電流、t、 l tll・・・電源遮断時
点、t2+ tll・・・電源電圧がツェナー電圧以下
に低下した時点。
FIG. 1 shows a circuit diagram of an amplifier circuit studied by the inventor prior to the present invention, FIG. 2 shows a waveform diagram explaining the circuit operation of the amplifier circuit, and FIG. The figure shows W,1 of a muting circuit to which the present invention is applied.
FIG. 4 shows a circuit diagram of an amplifier circuit showing an embodiment of
Barrel point [F] shows a waveform diagram explaining the circuit operation of the first embodiment, and FIG. 5 shows a circuit diagram of an amplifier circuit showing the second embodiment of the present invention. A...Circuit block showing the meeting circuit, Q+
r Qt r Qs + Q4 r Qa t Qa
+ Q, + Qa +Q++ + Q10 + Qr
s...transistor, D I+ D t r Ds
+DII T Dn...Diode, ZD...Zener diode, CI * CI # CS... Capacitor, ■2... Zener voltage, ■. +VB+V(・
...Voltage, ■9...Output voltage, Vin...Input signal, ■,...Current, t, l tll...When the power is cut off, t2+ tll...The power supply voltage drops below the Zener voltage At the time.

Claims (1)

【特許請求の範囲】[Claims] 1、差動対に接続された第1のトランジスタ制御端子に
電源電圧のレベル変化に対応してレベル変化する基準電
圧を供給し、差動対に接続さ盪1.た第2のトランジス
タの制御端子にコンデンサの先箱電圧を供給するととも
に、前記第1のトランジスタの出力信号にもとづき動作
する第3のトランジスタにより前記第2のトランジスタ
の制御端子の電圧レベルを制御するようになし、定常状
態において前記第2のトランジスタの制御端子の電圧を
基準電圧として増幅回路を駆動し、電源遮断時において
前記第1のトランジスタの基準端子のレベル低下に対応
して前記第2のトランジスタの制御端子の電圧レベルを
低下せしめ、こねにより前記増幅回路の出力電圧を速や
かに低下させて、ポツプ音の発生を防止するように構成
したことを特徴とする増幅回路。
1. Supply a reference voltage whose level changes in response to the level change of the power supply voltage to the first transistor control terminal connected to the differential pair, and connect it to the differential pair. The capacitor's front box voltage is supplied to the control terminal of the second transistor, and the voltage level of the control terminal of the second transistor is controlled by a third transistor that operates based on the output signal of the first transistor. In a steady state, the voltage at the control terminal of the second transistor is used as a reference voltage to drive the amplifier circuit, and when the power is cut off, the voltage at the control terminal of the first transistor is increased in response to a decrease in the level at the reference terminal of the first transistor. 1. An amplifier circuit characterized in that the voltage level of a control terminal of a transistor is lowered, and the output voltage of the amplifier circuit is quickly lowered by kneading, thereby preventing the generation of pop sounds.
JP58229926A 1983-12-07 1983-12-07 Amplifiying circuit Pending JPS60123111A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58229926A JPS60123111A (en) 1983-12-07 1983-12-07 Amplifiying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58229926A JPS60123111A (en) 1983-12-07 1983-12-07 Amplifiying circuit

Publications (1)

Publication Number Publication Date
JPS60123111A true JPS60123111A (en) 1985-07-01

Family

ID=16899899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58229926A Pending JPS60123111A (en) 1983-12-07 1983-12-07 Amplifiying circuit

Country Status (1)

Country Link
JP (1) JPS60123111A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420535A (en) * 1992-05-22 1995-05-30 Sgs Thomson Microelectronics S.R.L. Audio amplifier turn-off control circuit
JP2006332994A (en) * 2005-05-25 2006-12-07 Mitsumi Electric Co Ltd Amplifying circuit
CN1324806C (en) * 2003-06-10 2007-07-04 瑞昱半导体股份有限公司 Amplifying circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5420535A (en) * 1992-05-22 1995-05-30 Sgs Thomson Microelectronics S.R.L. Audio amplifier turn-off control circuit
US5703528A (en) * 1992-05-22 1997-12-30 Sgs-Thomson Microelectronics S.R.L. Audio amplifier turn-off control circuit
CN1324806C (en) * 2003-06-10 2007-07-04 瑞昱半导体股份有限公司 Amplifying circuit
JP2006332994A (en) * 2005-05-25 2006-12-07 Mitsumi Electric Co Ltd Amplifying circuit

Similar Documents

Publication Publication Date Title
US8433078B2 (en) High perceived audio quality class D amplifier
US6774684B2 (en) Circuits and methods for controlling transients during audio device power-up and power-down, and systems using the same
US4446441A (en) Transient noise free type amplifier circuit
JPH06261386A (en) Muting control circuit
US4015215A (en) Push-pull power amplifier circuit
JP4076373B2 (en) Electronic device having audio output device
JPS6013324B2 (en) Direct-coupled power amplifier circuit
JPS60123111A (en) Amplifiying circuit
JPH08213849A (en) Audio mute circuit
JP3638442B2 (en) Volume circuit
JPS6145622Y2 (en)
JPH0221686B2 (en)
JPS643363B2 (en)
JP2793071B2 (en) Pop noise prevention circuit
JP2009141697A (en) Class d amplifier
JPS6085607A (en) Amplifier circuit
JPH0136723B2 (en)
JPS58157204A (en) Audio amplifier
KR920005100Y1 (en) Muting circuit of audio
JP2557628B2 (en) Rituple Filter
KR940002970B1 (en) Shock sound preventing circuit
JPS6042644B2 (en) power amplifier
JPS6217886B2 (en)
JPH0458201B2 (en)
JPH075521Y2 (en) Tape player