KR940002970B1 - Shock sound preventing circuit - Google Patents

Shock sound preventing circuit Download PDF

Info

Publication number
KR940002970B1
KR940002970B1 KR1019920001939A KR920001939A KR940002970B1 KR 940002970 B1 KR940002970 B1 KR 940002970B1 KR 1019920001939 A KR1019920001939 A KR 1019920001939A KR 920001939 A KR920001939 A KR 920001939A KR 940002970 B1 KR940002970 B1 KR 940002970B1
Authority
KR
South Korea
Prior art keywords
transistor
voltage
capacitor
output
base
Prior art date
Application number
KR1019920001939A
Other languages
Korean (ko)
Other versions
KR930018838A (en
Inventor
윤한기
문종규
강대석
황학원
Original Assignee
한국전자 주식회사
곽정소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자 주식회사, 곽정소 filed Critical 한국전자 주식회사
Priority to KR1019920001939A priority Critical patent/KR940002970B1/en
Publication of KR930018838A publication Critical patent/KR930018838A/en
Application granted granted Critical
Publication of KR940002970B1 publication Critical patent/KR940002970B1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general

Landscapes

  • Amplifiers (AREA)

Abstract

The circuit prevents shock noise, in an audio equipment, generated by power failure or instantaneous line voltage drop. The circuit includes a condensor (C11) for smoothing input voltage, a condensor (C12) charged by a voltage level divided by resisters (R11,R12), a bias circuit (11) for applying bias voltage to an amplifier (AMP11), an amplifier (AMP11) for amplifying audio signal, a differential amplifier (12) for generating voltage level proportional to the voltage level of the capacitor (C12), and an emitter follower circuit (13) for applying output voltage level of the differential amplifier to a bootstrap terminal (BS) and for outputting output signal of the amplifier to an output terminal.

Description

쇼크음 방지회로Shock noise prevention circuit

제1도는 종래의 쇼크음 방지회로도.1 is a conventional shock noise prevention circuit diagram.

제2도는 본 발명의 쇼크음 방지회로도.2 is a shock noise prevention circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 바이어스회로 12 : 차동증폭부11: bias circuit 12: differential amplifier

13 : 에미터 플로워부 AMP11: 증폭기13 emitter follower AMP 11 amplifier

C11-C13:콘덴서 Q11-Q21: 트랜지스터C 11 -C 13 : Capacitor Q 11 -Q 21 : Transistor

R11-R20: 저항 SW11: 전원스위치R 11 -R 20 : Resistor SW 11 : Power switch

본 발명은 음향기기의 쇼크(Shock)음 방지회로에 관한 것으로, 특히 전원공급 및 차단시나 순간적인 전원전압 저하시 쇼크음의 발생을 방지할 수 있게 한 쇼크음 방지회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a shock sound prevention circuit of an acoustic device, and more particularly to a shock sound prevention circuit capable of preventing the generation of a shock sound at the time of power supply and interruption or a momentary drop in power supply voltage.

제1도는 종래의 쇼크음 방지회로도로서, 이에 도시된 바와 같이 전원단자(B+)가 전원스위치(SW1)를 통해 콘덴서(C1) 및 트랜지스터(Q1,Q3)의 콜렉터에 접속됨과 아울러 저항(R1)을 다시 통해 저항(R2), 콘덴서(C2) 및 트랜지스터(Q1)의 베이스에 접속되고, 그 트랜지스터(Q1)의 에미터가 저항(R3)을 통해 저항(R4) 및 트랜지스터(Q2)의 베이스에 접속되어, 그의 콜렉터가 저항(R5) 및 상기 트랜지스터 (Q3)의 베이스에 접속되며, 그 트랜지스터(Q3)의 에미터가 콘덴서(C3)에 접속됨과 아울러 저항(R6)을 통한 후 비반전 입력단자에 신호입력단자(Si)가 접속된 증폭기(AMP1)의 반전입력단자에 접속되어 구성된 것으로, 이 종래회로의 동작과정을 설명하면 다음과 같다.FIG. 1 is a conventional shock noise prevention circuit diagram, in which a power supply terminal B + is connected to a collector of a capacitor C 1 and a transistor Q 1 and Q 3 through a power switch SW 1 as shown therein. via a resistor (R 1) again, the resistance (R 2), a capacitor (C 2) and is connected to the base of the transistor (Q 1), that the emitter of the transistor (Q 1) is a resistance via the resistor (R 3) ( R 4) and the emitter of the transistor (which is connected to the base of Q 2), its collector is connected to the base of the resistance (R 5) and said transistor (Q 3), the transistor (Q 3) the capacitor (C 3 ) Is connected to the inverting input terminal of the amplifier AMP 1 connected to the non-inverting input terminal and connected to the non-inverting input terminal through the resistor R 6 . Is as follows.

전원단자(B+)에 전원이 인가되고, 전원스위치(SW1)를 단락시키면, 그 전원단자(B+)의 전원은 전원스위치(SW1)를 통해 콘덴서(C1)에 충전됨과 아울러 저항(R1)을 통해 콘덴서(C2)에 충전되어 트랜지스터(Q1)의 베이스에 인가된다.When power is applied to the power supply terminal B + and the power switch SW 1 is shorted, the power supply of the power supply terminal B + is charged to the capacitor C 1 through the power switch SW 1 and the resistor R 1 is charged in the capacitor C 2 and applied to the base of the transistor Q 1 .

따라서, 그 콘덴서(C2)의 충전전압이 트랜지스터 (Q1)를 도통시킬수 있는 소정전압이 될때까지는 트랜지스터(Q1)가 오프되어 트랜지스터(Q2)의 베이스에 저전위가 인가되므로 그 트랜지스터(Q2)가 오프되어 그의 콜렉터에 고전위가 출력되고, 이에 따라 트랜지스터(Q3)가 도통되므로 그 트랜지스터(Q3)를 통해 콘덴서(C2)에 높은 전압이 충전되고, 이 충전전압은 저항(R6)을 통해 증폭기(AMP1)의 반전입력단자에 인가되므로 그 증폭기(AMP1)의 출력단자에 저전위신호가 출력되어 쇼크음을 방지하게 된다.Accordingly, since the capacitor (C 2) the charging voltage is the up when a predetermined voltage in sikilsu the transistor (Q 1) interconnecting transistor (Q 1) off of the applied with the low potential to the base of the transistor (Q 2) the transistor ( Q 2 ) is turned off to output a high potential to its collector, and accordingly the transistor Q 3 is conducted so that a high voltage is charged to the capacitor C 2 through the transistor Q 3 , and this charging voltage is a resistance. Since it is applied to the inverting input terminal of the amplifier AMP 1 through (R 6 ), a low potential signal is output to the output terminal of the amplifier AMP 1 to prevent the shock sound.

그런데, 상기 콘덴서(C2)의 충전전압이 소정전압 이상으로 되면, 트랜지스터(Q1)가 도통되어 그의 에미터에 고전위가 출력되므로 트랜지스터(Q2)가 도통되어 그의 콜렉터에 저전위가 출력되고, 이에 따라 트랜지스터(Q3)가 오프되므로 콘덴서(C3)의 충전전압이 방전되기 시작하고, 이와 같이 방전하여 콘덴서(C3)의 충전전압이 증폭기(AMP1)의 비반전 입력단자에 인가되는 신호입력단자(Si)의 신호입력레벨보다 낮아질때 그 신호입력단자(Si)의 입력신호가 그 증폭기(AMP1)에서 증폭되어 출력단자(So)로 출력된다.However, when the charging voltage of the capacitor C 2 is equal to or higher than a predetermined voltage, the transistor Q 1 conducts and a high potential is output to its emitter, so that the transistor Q 2 conducts and a low potential is output to its collector. and, so that the non-inverting input terminal of the transistor (Q 3) is turned off, so the capacitor (C 3) charge voltage amplifier (aMP 1) of the start charging voltage is discharged and this discharge the capacitor (C 3), such as, for When the signal input level of the signal input terminal Si is lowered, the input signal of the signal input terminal Si is amplified by the amplifier AMP 1 and output to the output terminal So.

그러나, 콘덴서(C3)의 충전전압이 신호입력단자(Si)의 신호레벨과 같아지는 순간에 증폭기(AMP1)의 출력전압은 전원전압의 1/2인 중간 전압으로 순간적으로 상승하게 되므로 스피커에 쇼크음이 발생되는 결점이 있었다.However, at the moment when the charging voltage of the capacitor C 3 is equal to the signal level of the signal input terminal Si, the output voltage of the amplifier AMP 1 momentarily rises to an intermediate voltage that is 1/2 of the power supply voltage. There was a flaw that caused a shock sound.

본 발명은 이러한 종래의 결점을 감안하여, 전원공급 및 전원차단시나 순간적인 전원전압의 저하시에도 쇼크음의 발생을 방지할 수 있는 쇼크음 방지회로를 창안한것으로, 이를 첨부된 도면을 참고하여 상세히 설명하면 다음과 같다.The present invention has been made in view of the above-mentioned drawbacks, and invented a shock sound prevention circuit which can prevent the occurrence of a shock sound even when the power supply and power supply are cut off or when the power supply voltage is momentarily lowered. The explanation is as follows.

제2도는 본 발명의 쇼크음 방지회로도로서, 이에 도시한 바와 같이 전원단자(B+)를 전원스위치(SW11)를 통해 콘덴서(C11)에 접속함과 아울러 저항(R11)을 다시 통해 저항(R12) 및 콘덴서(C12)에 접속하여, 그 접속점을 트랜지스터(Q11-Q15) 및 저항(R15,R16)으로 구성된 차동증폭부(12)의 입력측에 접속하고, 이 차동증폭부(12)의 출력측을 트랜지스터(Q6)의 베이스에 접속하여, 그의 에미터를 저항(R17)을 통해 트랜지스터(Q17)의 콜렉터 및 브루스트랩단자(BS)에 접속함과 아울러 그 접속점들은 저항(R18)을 통해 통한 후 비반전 입력단자에 신호입력단자(Si)가 접속된 증폭기(AMP11)의 출력단자 및 그 트랜지스터(Q17)의 베이스에 접속하고, 그 트랜지스터 (Q17)의 에미터를 저항(R19) 및 트랜지스터(Q18)의 베이스에 접속하여, 그 트랜지스터(Q18)의 에미터를 출력단자(So)에 접속하며, 그 출력단자(So)를 저항(R21)을 통해 증폭기(AMP11)의 반전입력단자에 접속함과 아울러 저항(R22)을 다시 통해 콘덴서(C13)에 접속하고, 상기 증폭기(AMP11)의 출력단자를 트랜지스터(Q19)의 베이스에 접속하여, 그의 콜렉터를 저항(R20) 및 트랜지스터(Q20)의 베이스에 접속한 후 그의 콜렉터는 상기 출력단자(So)에 접속하고, 상기 저항(R11),(R12) 및 콘덴서(C12)의 접속점을 트랜지스터(Q21)의 베이스에 접속한후 그의 에미터를 바이어스회로(11)에 접속하여 구성한것으로, 도면의 설명중 미설명부호 13은 에미터 폴로워부를 나타낸다.FIG. 2 is a circuit diagram of a shock noise prevention device according to the present invention. As shown therein, a power supply terminal B + is connected to a capacitor C 11 through a power switch SW 11 , and a resistor R 11 is again used as a resistor. (R 12 ) and a capacitor (C 12 ), and the connection point thereof is connected to the input side of the differential amplifier (12) composed of transistors (Q 11 -Q 15 ) and resistors (R 15 , R 16 ), and this differential The output side of the amplifier 12 is connected to the base of the transistor Q 6 , and its emitter is connected to the collector of the transistor Q 17 and the Brewstrap terminal BS through a resistor R 17 . The connection points are connected to the output terminal of the amplifier AMP 11 , through which the signal input terminal Si is connected to the non-inverting input terminal through the resistor R 18 , and to the base of the transistor Q 17 , and to the transistor Q 17 . by connecting the emitter of 17) to the base of the resistance (R 19) and a transistor (Q 18), the emitter of the transistor (Q 18) Is connected to the output terminal So, the output terminal So is connected to the inverting input terminal of the amplifier AMP 11 through the resistor R 21 , and the capacitor C 13 is again connected through the resistor R 22 . ), The output terminal of the amplifier AMP 11 is connected to the base of the transistor Q 19 , and its collector is connected to the base of the resistor R 20 and the transistor Q 20 . The output terminals So are connected, and the connection points of the resistors R 11 , R 12 and the capacitor C 12 are connected to the base of the transistor Q 21 , and then the emitter is connected to the bias circuit 11. In the description of the drawings, reference numeral 13 denotes an emitter follower.

이와 같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effects of the present invention configured as described above in detail.

전원단자(B+)에 전원이 인가되고, 전원스위치(SW11)를 단락시키면, 그 전원단자(B+)의 전원은 전원스위치(SW11)를 통해 콘덴서(C11)에 충전됨과 아울러 그 콘덴서(C11) 충전전압은 저항(R11),(R12)에서 분압되어 콘덴서(C12)에 충전된다.When power is applied to the power supply terminal B + and the power switch SW 11 is shorted, the power supply of the power supply terminal B + is charged to the capacitor C 11 through the power switch SW 11 and the capacitor ( C 11 ) The charging voltage is divided by the resistors R 11 and R 12 to charge the capacitor C 12 .

또한, 이때 콘덴서(C11)의 충전전압은 저항(R13)을 통해 트랜지스터(Q11)의 콜렉터, 베이스 및 트랜지스터(Q14)의 베이스에 인가되어, 그 트랜지스터(Q11),(Q14)를 도통시키므로 트랜지스터(Q12),(Q13)의 에미터에 일정전류가 흐르게 된다.Further, at this time the capacitor charging voltage resistance (R 13) is applied to the base, the transistor (Q 11), (Q 14 of a collector, a base and a transistor (Q 14) of the transistor (Q 11) through a (C 11) ) Conducts a constant current through the emitters of transistors Q 12 and Q 13 .

즉, 이때 콘덴서(C12)의 충전전압은 트랜지스터(Q12)의 베이스에 인가되어, 그 충전전압에 반비례하는 전압이 그 트랜지스터(Q12)의 콜렉터에 나타나 트랜지스터(Q15)의 베이스에 인가되고, 이에 따라 상기 콘덴서(C12)의 충전전압에 비례하는 전압이 그 트랜지스터(Q15)의 콜렉터로 출력된후 저항(R15),(R16)에서 분압되어 트랜지스터(Q13)의 베이스에 인가된다.That is, at this time, the charging voltage of the capacitor C 12 is applied to the base of the transistor Q 12 , and a voltage inversely proportional to the charging voltage appears in the collector of the transistor Q 12 and applied to the base of the transistor Q 15 . Accordingly, a voltage proportional to the charging voltage of the capacitor C 12 is output to the collector of the transistor Q 15 , and then divided in the resistors R 15 and R 16 to divide the base of the transistor Q 13 . Is applied to.

즉, 전원공급 초기시에 콘덴서(C12)의 충전전압이 지수함수적으로 서서히 증가함에 따라 트랜지스터(Q13)의 베이스에 인가되는 전압도 서서히 증가된다.That is, as the charging voltage of the capacitor C 12 gradually increases exponentially at the beginning of power supply, the voltage applied to the base of the transistor Q 13 also gradually increases.

이와 같이 트랜지스터(Q15)의 콜렉터에 출력되는 전압은 서서히 증가되면서 트랜지스터(Q16)의 베이스에 인가되고, 이때 그 트랜지스터(Q16) 및 트랜지스터(Q17),(Q18)로 구성된 에미터 폴로워부(13)에 의해 출력단자(So)의 전압이 서서히 증가되어 쇼크음이 발생되지 않게된다.Thus, as the voltage applied to the collector of the transistor (Q 15) is gradually increased and is applied to the base of the transistor (Q 16), wherein the emitter is configured as a transistor (Q 16) and a transistor (Q 17), (Q 18 ) The voltage of the output terminal So is gradually increased by the follower 13 so that a shock sound is not generated.

즉, 트랜지스터(Q16)의 에미터 출력전압은 서서히 증가되고, 이 출력전압은 저항(R17)을 통해 부르스트랩 단자(BS) 및 트랜지스터(Q17)의 콜렉터에 인가됨과 동시에 저항(R18)을 통해 트랜지스터(Q17)의 베이스에 인가되고, 이때 비반전 입력단자에 신호입력단자(Si)의 입력신호가 인가되는 증폭기(AMP11)의 출력신호가 그 트랜지스터(Q17)의 베이스에 인가되며, 이에 따라 그 트랜지스터(Q17)의 에미터 출력신호는 저항(R19) 및 트랜지스터(Q18)의 베이스에 인가되어 그의 에미터인 출력단자(50)로 출력되므로 그 출력단자(50)에 출력되는 신호는 서서히 증가되어 쇼크음이 발생되지 않게 된다.That is, the emitter output voltage of the transistor Q 16 gradually increases, and this output voltage is applied to the collector of the bootstrap terminal BS and the transistor Q 17 through the resistor R 17 and at the same time the resistor R 18. Is applied to the base of the transistor Q 17 , and the output signal of the amplifier AMP 11 to which the input signal of the signal input terminal Si is applied to the non-inverting input terminal is applied to the base of the transistor Q 17 . As a result, the emitter output signal of the transistor Q 17 is applied to the resistor R 19 and the base of the transistor Q 18 and output to the output terminal 50 which is its emitter. The signal output to) increases gradually, so that no shock sound occurs.

또한, 전원스위치(SW11)를 개방하여 전원단자(B+)의 전원이 입력되지 않는 경우에는 콘덴서(C11)의 큰 충전전압에 의해 콘덴서(C12)의 충전전압이 서서히 감소되고, 이에 따라 차동증폭부(12)의 출력전압이 서서히 감소됨에 따라 에미터 폴로워부(13)를 통해 부르스트랩단자(BS)에 인가되는 전압도 서서히 감소됨과 아울러 출력단자(So)에 출력되는 신호도 서서히 감소되어 쇼크음이 발생되지 않게 된다.Further, when the power switch (SW 11) for opening and that the power supply of the power supply terminal (B +) are inputted, and decreases gradually the charge voltage of the capacitor (C 12) by a large charging voltage of the capacitor (C 11), thus As the output voltage of the differential amplifier 12 gradually decreases, the voltage applied to the boost strap terminal BS through the emitter follower 13 gradually decreases, and the signal output to the output terminal So also gradually decreases. This prevents the shock sound.

한편, 콘덴서(C12)의 충전전압에 의해 트랜지스터(Q21)가 도통되어 그의 에미터에 고전위가 출력되고, 이 고전위에 의해 바이어스회로(11)에서 일정 바이어스 전압이 출력되어 증폭기(AMP1)에 인가되므로 그 증폭기(AMP1)는 안정되게 동작된다.On the other hand, the transistor Q 21 is turned on by the charging voltage of the capacitor C 12 , and the high potential is outputted to the emitter thereof. The high potential causes the constant bias voltage to be output from the bias circuit 11, thereby increasing the amplifier AMP 1. ), The amplifier AMP 1 operates stably.

한편, 카세트등의 회로에서 모터가 순간적으로 구동될때 전원전압이 순간적으로 떨어지게되어, 콘덴서(C12)의 충전전압은 떨어지지 않고 그 충전상태를 유지하게되고, 이에 따라 바이어스회로(11)는 전원전압의 순간적인 저하에 상관없이 안정되게 동작하여 일정 바이어스 전압을 공급하게 되므로 출력단자(So)의 전압에 변화가 발생되지 않아 쇼크음이 발생되지 않게 된다.On the other hand, when the motor is momentarily driven in a circuit such as a cassette, the power supply voltage momentarily drops, so that the charging voltage of the capacitor C 12 does not drop and maintains the charging state, and accordingly, the bias circuit 11 supplies the power supply voltage. Irrespective of the instantaneous deterioration of, it operates stably and supplies a constant bias voltage, so that no change occurs in the voltage of the output terminal So, so that no shock sound occurs.

또한, 증폭기(AMP11)에서 저전위신호가 출력되는 상태에서는 트랜지스터(Q19)가 도통되어 트랜지스터(Q20)가 도통되므로 출력단자(50)에 저전위신호가 출력된다.In the state where the low potential signal is output from the amplifier AMP 11 , the transistor Q 19 is turned on and the transistor Q 20 is turned on so that the low potential signal is output to the output terminal 50.

이상에서 상세히 설명한 바와 같이 본 발명은 전원공급 초기시에 출력신호의 레벨이 서서히 증가되고, 전원차단시에 출력신호의 레벨이 서서히 감소되므로 쇼크음이 발생되지 않고, 또한 순간적인 전원전압 저하시에도 바이어스회로가 안정되게 동작되어 출력신호의 레벨이 변화되지 않으므로 쇼크음이 발생되지 않게 되는 효과가 있다.As described in detail above, the present invention gradually increases the level of the output signal at the initial power supply, and gradually decreases the level of the output signal when the power is turned off, so that no shock is generated and even when the power supply voltage is momentarily reduced. Since the bias circuit is operated stably so that the level of the output signal does not change, there is an effect that no shock sound occurs.

Claims (3)

전원스위치(SW1)를 통한 전원을 충전하는 콘덴서(C11)와, 콘덴서(C11)의 충전전압을 분압저항(R11,R12)을 통해 공급받아 충전하는 콘덴서(C12)와, 이 콘덴서(C12)의 충전전압에 의해 도통되는 트랜지스터(Q21)를 통해 전원을 공급받아 입력신호를 증폭하는 증폭기(AMP11)에 일정 바이어스 전압을 공급하는 바이어스회로(11)와, 상기 콘덴서(C12)의 충전전압에 비례하는 전압을 출력하는 차동증폭부(12)와, 이 차동증폭부(12)의 출력전압에 비례하는 전압을 부르스트랩단자(BS)에 인가함과 아울러 상기 증폭기(AMP11)의 출력신호를 그 차동증폭부(12)의 출력전압에 비례하는 레벨로 출력단자(So)에 출력하는 에미터 폴로워부(13)로 구성된 것을 특징으로 하는 쇼크음 방지회로.Power switch (SW 1) a capacitor for charging the power source through (C 11) and a capacitor (C 11) a terminal voltage dividing resistors (R 11, R 12) capacitor charged when supplied with the (C 12) with, A bias circuit 11 for supplying a constant bias voltage to an amplifier AMP 11 that receives power and amplifies an input signal through a transistor Q 21 conducted by a charging voltage of the capacitor C 12 , and the capacitor A differential amplifier 12 for outputting a voltage proportional to the charging voltage of (C 12 ) and a voltage proportional to the output voltage of the differential amplifier 12 are applied to the boost strap terminal BS and the amplifier And an emitter follower (13) for outputting the output signal of (AMP 11 ) to the output terminal (So) at a level proportional to the output voltage of the differential amplifier (12). 제1항에 있어서, 차동증폭부(12)는 콘덴서(C11)의 충전전압이 트랜지스터 (Q15)의 에미터 및 트랜지스터(Q13)의 콜렉터에 인가됨과 아울러 저항(R13)을 통해서는 트랜지스터(Q11)의 콜렉터, 베이스 및 트랜지스터(Q14)의 베이스에 인가되고 저항(R14)을 통해서는 트랜지스터 (Q12)의 콜렉터 및 상기 트랜지스터(Q15)의 베이스에 인가되게 접속하고, 콘덴서(C12)의 충전전압이 상기 트랜지스터(Q12)의 베이스에 인가되게 접속하며, 상기 트랜지스터(Q15)의 콜렉터를 저항(R15)을 통해 저항(R16) 및 상기 트랜지스터(Q13)의 베이스에 접속하여, 상기 트랜지스터(Q12), (Q13)의 에미터를 상기 트랜지스터(Q14)의 콜렉터에 공통접속하여, 상기 트랜지스터(Q15)의 콜렉터에 출력전압이 출력되게 구성한 것을 특징으로 하는 쇼크음 방지회로.The method of claim 1, wherein the differential amplifier 12 is applied to the emitter of the transistor (Q 15 ) and the collector of the transistor (Q 13 ) and the charge voltage of the capacitor (C 11 ) and through the resistor (R 13 ) Is applied to the collector, base of transistor Q 11 and the base of transistor Q 14 and connected via resistor R 14 to the collector of transistor Q 12 and the base of transistor Q 15 , The charging voltage of the capacitor C 12 is connected to the base of the transistor Q 12 , and the collector of the transistor Q 15 is connected to the resistor R 16 and the transistor Q 13 through a resistor R 15 . ) And the emitters of the transistors Q 12 and Q 13 are commonly connected to the collector of the transistor Q 14 so that an output voltage is output to the collector of the transistor Q 15 . Shock sound prevention circuit, characterized in that. 제1항 또는 제 2항에 있어서, 에미터 폴로워부(13)는 콘덴서(C11)의 충전전압이 트랜지스터(Q16),(Q18)의 콜렉터에 인가되게 접속하고, 차동증폭부(12)의 출력측을 상기 트랜지스터(Q16)의 베이스에 접속하여, 그의 에미터측을 부르스트랩단자(BS) 및 트랜지스터(Q17)의 콜렉터에 접속함과 아울러 저항(R18)을 통해 그 트랜지스터(Q17)의 베이스 및 증폭기(AMP11)의 출력단자에 접속하고, 상기 트랜지스터(Q17)의 에미터를 저항(R19) 및 상기 트랜지스터(Q18)의 베이스에 접속한후 그의 에미터를 출력단자(So)에 접속하여 구성된 것을 특징으로 하는 쇼크음 방지회로.3. A method according to claim 1 or 2 wherein the emitter follower wobu 13 capacitor the terminal voltage of the (C 11) transistor (Q 16), is to be connected to the collector of the (Q 18), and the differential amplifier unit (12 ) Is connected to the base of the transistor (Q 16 ), the emitter side thereof is connected to the bootstrap terminal (BS) and the collector of the transistor (Q 17 ), and the transistor (Q) through the resistor (R 18 ). 17 ) is connected to the base of the amplifier and the output terminal of the amplifier AMP 11 , the emitter of the transistor Q 17 is connected to the resistor R 19 and the base of the transistor Q 18 , and then the emitter is output. A shock noise preventing circuit, which is configured by being connected to a terminal So.
KR1019920001939A 1992-02-11 1992-02-11 Shock sound preventing circuit KR940002970B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920001939A KR940002970B1 (en) 1992-02-11 1992-02-11 Shock sound preventing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920001939A KR940002970B1 (en) 1992-02-11 1992-02-11 Shock sound preventing circuit

Publications (2)

Publication Number Publication Date
KR930018838A KR930018838A (en) 1993-09-22
KR940002970B1 true KR940002970B1 (en) 1994-04-09

Family

ID=19328793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001939A KR940002970B1 (en) 1992-02-11 1992-02-11 Shock sound preventing circuit

Country Status (1)

Country Link
KR (1) KR940002970B1 (en)

Also Published As

Publication number Publication date
KR930018838A (en) 1993-09-22

Similar Documents

Publication Publication Date Title
US3512100A (en) Audio frequency amplification circuit
JPH06261386A (en) Muting control circuit
US5220613A (en) Audio amplifier circuit
KR940002970B1 (en) Shock sound preventing circuit
US5157353A (en) Audio system with transient tracking dual voltage power supply
US4486720A (en) Protective circuit for power amplifier
JPH08213849A (en) Audio mute circuit
KR880010566A (en) Gain control circuit of amplifier
US4193040A (en) High-voltage amplifier with low output impedance
US3622900A (en) Squelchable direct coupled transistor audio amplifier constructed in integrated circuit
JPS6145622Y2 (en)
KR920005100Y1 (en) Muting circuit of audio
JPH0221686B2 (en)
JPH10327021A (en) Voltage supply circuit for amplifier
KR970003719B1 (en) Amplifier circuit
EP0328180A1 (en) Amplifier arrangement with output-swing limitation
JPS6122345Y2 (en)
KR880001800B1 (en) Muting circuit
KR820001568Y1 (en) Muting circuit
KR200146060Y1 (en) Pop noise eliminating circuit
EP0025950A1 (en) Amplifier device
JP3038426B2 (en) Non-inverting amplifier circuit
JPH0352024Y2 (en)
JPS6019413Y2 (en) Button telephone amplifier activation circuit
JPH02137506A (en) Shock noise prevention circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040331

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee