JPS6040192B2 - Thyristor for controlling voltage breakdown current and method for limiting voltage breakdown current - Google Patents

Thyristor for controlling voltage breakdown current and method for limiting voltage breakdown current

Info

Publication number
JPS6040192B2
JPS6040192B2 JP9249379A JP9249379A JPS6040192B2 JP S6040192 B2 JPS6040192 B2 JP S6040192B2 JP 9249379 A JP9249379 A JP 9249379A JP 9249379 A JP9249379 A JP 9249379A JP S6040192 B2 JPS6040192 B2 JP S6040192B2
Authority
JP
Japan
Prior art keywords
base
region
breakdown
emitter
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9249379A
Other languages
Japanese (ja)
Other versions
JPS5515300A (en
Inventor
ヴイクタ−・エイ・ケイ・テムプル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EREKUTORITSUKU PAWAA RISAACHI INST Inc
Original Assignee
EREKUTORITSUKU PAWAA RISAACHI INST Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EREKUTORITSUKU PAWAA RISAACHI INST Inc filed Critical EREKUTORITSUKU PAWAA RISAACHI INST Inc
Publication of JPS5515300A publication Critical patent/JPS5515300A/en
Publication of JPS6040192B2 publication Critical patent/JPS6040192B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/87Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012Base regions of thyristors
    • H01L29/1016Anode base regions of thyristors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7424Thyristor-type devices, e.g. having four-zone regenerative action having a built-in localised breakdown/breakover region, e.g. self-protected against destructive spontaneous, e.g. voltage breakover, firing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】 本発明は一般にサィリス夕に係り、特に、順方向のアノ
ードーカソ−ド電圧が日頃方向の降伏(ブレークオーバ
)電圧を越えた時に電圧降伏が開始する様な局所化領域
を半導体本体内に有する形式のサイリスタに係る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates generally to voltage sinks, and more particularly to localized regions where voltage breakdown begins when the forward anode-cathode voltage exceeds the breakover voltage in the normal direction. The present invention relates to a type of thyristor contained within a semiconductor body.

順方向の降伏電圧を越えることによってサィリスタを導
適状態へ切換えることは装置に損傷を与え勝ちである。
Switching the thyristor to a conducting state by exceeding its forward breakdown voltage is likely to damage the device.

損傷の1つの原因は、最初にオンにされる電圧降伏領域
の寸法が小さいということである。装置の主電流通流部
の充分な部分がオンになる前に電流が大きな値へと急激
に上昇する場合には、著しい電力消費が生じる。初期降
伏領域に局所的な過熱が生じる結果として装置が故障す
ることになる。初期降伏領域をサィリス夕内に局所化す
る技術が開発されている。
One cause of damage is the small dimensions of the voltage breakdown region that is initially turned on. If the current rises rapidly to a large value before a sufficient part of the main current carrying part of the device is turned on, significant power consumption occurs. Localized overheating in the initial breakdown region results in device failure. Techniques have been developed to localize the initial breakdown region within the silicate tube.

その1つの方法は抵抗率の低い局所化領域をN‐基体に
作ることである。中性子ビームを半導体物質に通すこと
によって抵抗率の低い領域を作ることができる。中性子
で変質するという既知の方法により、シリコンが部分的
に燐に変えられ、これは照射領域内のN型ドーピングレ
ベルを高める。その結果、抵抗率が局所的に減少し、こ
れは隣薮pn接合部に局所化初期降伏領域を作る。この
降伏領域はサィリスタ本体内の都合の良い位置に配置す
ることができる。例えば、中央に配置したゲート電極の
下に電圧降伏領域を配置することによりサィリスタのオ
ン切換えが非常に迅速になるということが分っている。
然し乍ら電圧降伏領域をサィリスタに局所的に配置する
ことは、初期降伏中の電力消費が大きいという問題を解
決することにはならない。降伏の際に生じる大きな電流
はし、ぜんとして小さな接合領域に最初に通流しなけれ
ばならない。外部回路の条件によって初期電流を制御し
ない限り、降伏接合の過熱及び破壊が装置を早く故障さ
せることになる。本発明の一般的な目的は、順方向の降
伏電圧を越える時に装置に流れる電流を制御する手段を
傭えたサィリスタ装置を提供することである。
One method is to create localized regions of low resistivity in the N-substrate. A region of low resistivity can be created by passing a neutron beam through a semiconductor material. By the known method of neutron modification, the silicon is partially converted to phosphorous, which increases the N-type doping level in the irradiated area. As a result, the resistivity decreases locally, which creates a localized initial breakdown region at the adjacent pn junction. This breakdown region can be located at any convenient location within the thyristor body. For example, it has been found that placing a voltage breakdown region under a centrally located gate electrode makes the thyristor turn on very quickly.
However, locating the voltage breakdown region locally in the thyristor does not solve the problem of high power consumption during the initial breakdown. The large current that occurs during breakdown must first pass through a very small junction area. Unless the initial current is controlled by external circuit conditions, overheating and destruction of the breakdown junction will cause the device to fail prematurely. A general object of the present invention is to provide a thyristor device with means for controlling the current flowing through the device when the forward breakdown voltage is exceeded.

本発明の別の目的は、電圧降伏中の電力消費を制御する
電流制御インピーダンスを備えたサィリスタ装置を作る
方法を提供することである。かくて、1対の端子間に流
れる電流を制御し、そしてこれら端子間の端子電圧が降
伏電圧を越えた時に阻止モードから順方向導適状態へと
切換えを行なうサィリスタ装置が提供される。このサィ
リスタ装置は、交互の導電型の領域を少なくとも4つ有
した半導体本体を備えており、これら領域は端子間に延
びている。1つの領域は1方の端子に接触したヱミッタ
領域である。
Another object of the invention is to provide a method of making a thyristor device with a current controlled impedance that controls power consumption during voltage breakdown. Thus, a thyristor device is provided which controls the current flowing between a pair of terminals and switches from a blocking mode to a forward conductive state when the terminal voltage between the terminals exceeds a breakdown voltage. The thyristor device includes a semiconductor body having at least four regions of alternating conductivity type, which regions extend between terminals. One region is an emitter region in contact with one terminal.

その隣接領域はベース領域である。阻止pn接合はベー
ス領域と、これに隣接した第3領域との間に境界を形成
する。半導体本体は阻止pn接合の降伏部分を局所化す
る手段を備えており、この降伏部分は端子鰭圧が降伏電
圧を越えた時に順万向の降伏が開始する部分である。ベ
ース領域は阻止pn接合の降伏部分に隣接して配直され
た第1ベース部分と、この第1ベース部分から少なくと
も部分的に離された第2ベース部分とを備えている。ェ
ミッタ領域はこの第2ベース部分に接触する。本サィリ
スタ装置は第1ベース部分と第2ベース部分とを相互接
続する電流制限手段を更に備えている。上託した半導体
本体からサィリス夕を作る方法は、ベース領域を2つの
ベース部分に分割し且つこれらを少なくとも部分的に分
離する様に半導体本体をエッチングするという工程を具
備する。又、この方法は、降伏電圧を越える時に阻止p
n接合の降伏部分を横切る電流を制御するために第1ベ
ース部分と第2ベース部分とを相互接続する電圧制限手
段を作る工程も具備している。.以下添付図面を参照し
て本発明を詳細に説明する。本発明によるサィリス夕装
置は、基礎的な半導体本体20から始めて形成される。
Its adjacent region is the base region. A blocking pn junction forms a boundary between the base region and an adjacent third region. The semiconductor body is provided with means for localizing the breakdown portion of the blocking pn junction, which breakdown portion is where directional breakdown begins when the terminal fin pressure exceeds the breakdown voltage. The base region includes a first base portion disposed adjacent the breakdown portion of the blocking pn junction and a second base portion at least partially spaced apart from the first base portion. The emitter region contacts this second base portion. The thyristor device further includes current limiting means interconnecting the first base portion and the second base portion. A method of making a silister from a deposited semiconductor body comprises the steps of etching the semiconductor body so as to divide the base region into two base parts and at least partially separate them. This method also prevents p when the breakdown voltage is exceeded.
The method also includes creating a voltage limiting means interconnecting the first base portion and the second base portion to control current across the breakdown portion of the n-junction. .. The present invention will be described in detail below with reference to the accompanying drawings. The syringe device according to the invention is formed starting from a basic semiconductor body 20 .

この半導体本体20は対向した上面22及び下面24を
各々有している。典型的にこの半導体本体20は単結晶
シリコンで形成され、これは上記面22及び24に実質
的に平行な中間pn接合を有するPNP構造体を作る様
に処理される。この本体20を形成する適当な方法はN
型シリコンチップで開始され、このシリコンチップには
上面及び下面を介して不純物が実質的に拡散される。エ
ビタキシャル成長、イオンィンプランテーション又はそ
の他の適当な方法によって1つ或いはそれ以上の導電領
域が作られる。それにより出来た3つの層はP導電型の
下層26と、N導電型の中間層28と、P導電型の上層
30とを含む。本体20の中央に配置された低降伏電圧
領域を作るために、本体20は抵抗率の低い局所化領域
をN型の中間層28に備えているのが好ましい。この様
な局所化領域を本体20に形成することは、良く知られ
た適当な製造技術によって達成できる。例えば、矢印3
1の方向に中性子ビームを本体20に通すことができる
。この中性子ビームは、中性子による変質プロセスによ
って、本体の局所化領域32を部分的に燐に変える様に
せしめる。燐は領域28のN型ドープ剤のレベルを高め
、抵抗率の低い小さな領域を作る。領域32は本体20
の中央に配置された局所化電圧降伏領域を作る。本体2
0から本発明によるサィリスタの第1実施例を形成する
方法が第2図乃至第5図に示されている。
The semiconductor body 20 has opposed upper and lower surfaces 22 and 24, respectively. Typically, the semiconductor body 20 is formed of single crystal silicon, which is processed to create a PNP structure with an intermediate pn junction substantially parallel to the planes 22 and 24. A suitable method for forming this body 20 is N
Starting with a type silicon chip, the silicon chip is substantially diffused with impurities through its top and bottom surfaces. One or more conductive regions are created by epitaxial growth, ion implantation, or other suitable method. The resulting three layers include a lower layer 26 of P conductivity type, an intermediate layer 28 of N conductivity type, and an upper layer 30 of P conductivity type. The body 20 preferably includes a localized region of low resistivity in the N-type intermediate layer 28 to create a region of low breakdown voltage centrally located in the body 20. Forming such localized regions in body 20 can be accomplished by any suitable manufacturing technique that is well known. For example, arrow 3
A neutron beam can be passed through the body 20 in one direction. This neutron beam causes localized regions 32 of the body to be partially converted to phosphorous by a neutron-induced transformation process. The phosphorus increases the level of N-type dopant in region 28, creating a small region of low resistivity. Area 32 is the main body 20
Create a localized voltage breakdown region located in the center of. Main body 2
A method of forming a first embodiment of a thyristor according to the invention from scratch is illustrated in FIGS. 2-5.

第2図に示された様に、交互の導電型の少なくとも4つ
の領域26,28,30及び35を有する典型的なサィ
リスタ構造体を作るために付加的な領域35が先ず本体
2川こ追加される。この上部領域35は拡散や、ェピタ
キシャル成長や、イオンィンプランテーションの様な適
当な方法によって形成される。それにより出来たサィリ
スタ本体はNPNP構造を有し、層35はェミッタ領域
を形成しそしてそれに隣接した層30はベース領域を形
成する。本体の第3領域は中間領域28である。pn接
合36はベース30と第3領域28との間に境界を形成
する。第2図に於いては、領域35及び28が各々N+
及びN‐で示され、領域35のN型不純物ドーピングの
レベルが比較的高いことを示している。この4領域構造
体の形成に続いて、本体20の上面がマスク層38でカ
バーされる。
As shown in FIG. 2, an additional region 35 is first added to the main body 2 to create a typical thyristor structure having at least four regions 26, 28, 30 and 35 of alternating conductivity types. be done. This upper region 35 is formed by any suitable method such as diffusion, epitaxial growth, or ion implantation. The resulting thyristor body has an NPNP structure, with layer 35 forming the emitter region and layer 30 adjacent thereto forming the base region. The third region of the body is the intermediate region 28. A pn junction 36 forms a boundary between base 30 and third region 28 . In FIG. 2, regions 35 and 28 are each N+
and N-, indicating that the level of N-type impurity doping in region 35 is relatively high. Following formation of this four-region structure, the top surface of body 20 is covered with a mask layer 38.

適当なホトレジストマスクを使用することができる。最
初マスク38は上面22全体をカバーする。次いで一般
の写真平版技術によってその1部分を除去し、第2図に
示した様なマスクパターンを作る。このパターンは大き
な中央関口40を備えている。ェミッタの短絡を与える
ためにこの関口40の外側に更に別の小さな開□42が
作られる。第2図のマスクパターンの形成に続いて、一
般のエッチング技術を用いて本体20の上面22をエッ
チングする。
Any suitable photoresist mask can be used. Mask 38 initially covers the entire top surface 22 . Next, a portion of the mask is removed using a general photolithography technique to create a mask pattern as shown in FIG. This pattern has a large central checkpoint 40. A further small opening 42 is made outside this gate 40 to provide emitter shorting. Following the formation of the mask pattern of FIG. 2, the top surface 22 of the main body 20 is etched using conventional etching techniques.

半導体本体のシリコンは侵食するがマスク層38は侵食
しない様なエッチング溶液が使用される。関口40及び
42内に於いてェミッタ領域35を貫通しそしてベース
領域30の1部を露出させるのに充分な深さまでエッチ
ングを行なう様にされる。マスク38を除去した後に生
じる形態が第3図に示されている。
An etching solution is used that will attack the silicon of the semiconductor body but not the mask layer 38. The etch is made within the gates 40 and 42 to a depth sufficient to penetrate the emitter region 35 and expose a portion of the base region 30. The resulting configuration after removing mask 38 is shown in FIG.

マスク閉口40内からェミツ夕領域35が除去されてい
る。残されたェミッ夕35の部分がサィリスタの第1即
ち主ェミッタを形成する。ベース領域30はマスク開口
40内で上面22へと延びる。ェミツタ−ベースのpn
接合の内縁はサィリスタのターン・オンライン46を形
成する。ェミッタの閉口47はマスク38の閉口42に
相当する。次いで別のエッチング工程が本体に対して行
なわれる。
Emitter region 35 has been removed from within mask closure 40 . The portion of emitter 35 that remains forms the first or main emitter of the thyristor. Base region 30 extends within mask opening 40 to top surface 22 . emitter-based pn
The inner edge of the junction forms the thyristor turn-line 46. Emitter closure 47 corresponds to mask 38 closure 42 . Another etching step is then performed on the body.

このエッチング工程はベース領域3川こ深いエッチング
部48を生じ、これは第4図に示した様に上面22から
延びる。エッチング部48は実質的に環状であり、電圧
降伏領域32の上に横たわるベース領域の中央部を包囲
する。エッチング部48を作るため、二酸化シリコンの
様な適当なエッチング剤不浸透性マスク層が最初に上面
22に成長されるか又は他のやり方で形成される。次い
で、エッチング部48の中に相当する環状の関口が一般
の写真平版及びエッチング技術によってこのマスク層に
形成される。表面22の露出された環状部分は次いでエ
ッチング溶液を受け、このエッチング溶液は半導体本体
はエッチングするが二酸化シリコンのマスクは侵食しな
い様な形式のものである。この最初の実施例に於いては
、ベース領域30の所定の深さまでエッチングが進行す
る様にせしめられる。それにより出来たエッチング部4
8はベース領域30へと深く切り込んだ閉じた環を形成
し、これはベースを第1ベース部分50と第2ベース部
分52とに分け、第1ベース部分5川ま本体の中央で領
域32の上に配置され、そして第2のベース部分52に
よって包囲され、この第2ベース部分52はエッチング
部48から外方向に延びている。これら2つのベース部
分は部分的に分離されているに過ぎず、ベース領域の除
去されなかった広く且つ比較的薄い接続部53によって
相互接続される。この接続部53が本発明のこの第1の
実施例の電流制御機構を与える。
This etching step results in a deep etch 48 in the base region 3, which extends from the top surface 22 as shown in FIG. Etched portion 48 is substantially annular and surrounds a central portion of the base region overlying voltage breakdown region 32 . To create etched portion 48, a suitable etchant-impermeable masking layer, such as silicon dioxide, is first grown or otherwise formed on top surface 22. Next, an annular gate corresponding to the etched portion 48 is formed in this mask layer by common photolithography and etching techniques. The exposed annular portion of surface 22 is then subjected to an etching solution that is of a type that etches the semiconductor body but does not attack the silicon dioxide mask. In this first embodiment, the etching is allowed to proceed to a predetermined depth in the base region 30. The resulting etched area 4
8 forms a closed ring cut deeply into the base region 30, which divides the base into a first base portion 50 and a second base portion 52, and the first base portion 5 forms a closed ring cut deeply into the base region 30, dividing the first base portion 5 into the region 32 in the center of the body. Overlying and surrounded by a second base portion 52 extending outwardly from etched portion 48 . These two base parts are only partially separated and are interconnected by a wide and relatively thin connection 53 that has not been removed in the base area. This connection 53 provides the current control mechanism for this first embodiment of the invention.

この接続部53はエッチングこれなかつたその隣援ベー
ス部分よりも相当に大きな抵抗率を有している。内側の
第1ベース部分50と第2ベース部分52との間のベー
ス領域の特定の抵抗値Rは次式で与えられる。R=碁1
n警告 但し、po は薄い接続部53のシート抵抗値であり、
mut及びrinは各々深いエッチング部の外側半径及
び内側半径である(第7図)。
This connection 53 has a significantly higher resistivity than its adjacent base portion which has not been etched. The specific resistance value R of the base region between the inner first base portion 50 and the second inner base portion 52 is given by the following equation. R = Go 1
nWarning However, po is the sheet resistance value of the thin connection part 53,
mut and rin are the outer and inner radii of the deep etch, respectively (FIG. 7).

Rの値はエッチング部の深さと、rout及びrinの
値とによって制御される。Rの値には広い余裕があり、
サィリスタを特定の回路要件に合う様にすることができ
る。接続部53の抵抗値Rの典型的な値は例えば500
0である。エッチング部48を形成するのに用いられた
マスク層を除去した後、アルミニウムの様な適当な導電
性金属の層が一段の手段によって上面22に被覆される
The value of R is controlled by the depth of the etched portion and the values of rout and rin. There is a wide margin for the value of R,
Thyristors can be tailored to specific circuit requirements. A typical value of the resistance value R of the connection portion 53 is, for example, 500.
It is 0. After removing the mask layer used to form etched portion 48, a layer of a suitable conductive metal, such as aluminum, is applied to top surface 22 by one step.

次いで第5図に示した様な金属化パターンを作るため、
一般の写真平版及びエッチング技術によってこの金属層
の1部が除去される。ターン・オンライン46より外側
で第1ェミッタ35と接触する金属がェミッタ電極55
を形成する。この電極55は開□47へと延びてベース
30に援触しそしてェミツタ接続ラインを与える。別の
金属電極58がターンオンライン46内に残され、これ
は第1ベース部分50を包囲する。電極58は第2ベー
ス部分52と接触してエッチング部48のまわりに延び
、サィリスタのゲート電極を形成する。第1ベース部分
50の上面に金属化領域59を残すことも所望される。
この電極59は、ここでは第1ベース電極と称すること
にするが、電圧降伏中に第1ベース部分501こ流れる
電流を更に均一に分配する様に働く。完成されたサィリ
ス夕は下面24に金属化電極62も備えており、これは
下部層26と接触してサィリスタのアノード電極を形成
する。このアノード電極62は上面の金属化と同時に添
着されてもよいし、別の時期に添着されてもよい。1対
の端子によってアノード及びカソード金属化部分への外
部接続が与えられる。
Then, to create a metallization pattern as shown in Figure 5,
A portion of this metal layer is removed by conventional photolithography and etching techniques. The metal that contacts the first emitter 35 outside the turn online 46 is the emitter electrode 55.
form. This electrode 55 extends into the opening 47 to touch the base 30 and provide an emitter connection line. Another metal electrode 58 remains within the turnline 46 and surrounds the first base portion 50. An electrode 58 extends around the etched portion 48 in contact with the second base portion 52 and forms the gate electrode of the thyristor. It is also desired to leave a metallized region 59 on the top surface of first base portion 50.
This electrode 59, herein referred to as the first base electrode, serves to more evenly distribute the current flowing through the first base portion 501 during voltage breakdown. The completed thyristor also includes a metallized electrode 62 on the bottom surface 24, which contacts the bottom layer 26 to form the anode electrode of the thyristor. This anode electrode 62 may be attached at the same time as the metallization of the upper surface, or may be attached at a different time. A pair of terminals provides external connections to the anode and cathode metallization.

端子64はアノード62に姿統されそして端子66はェ
ミツタ電極55によって第1ェミツタ35に鞍触する。
装置の4つの領域はこれら端子64と66との間に延び
ている。それにより出来たサィリスタは端子64と66
との間に流れる電流を制御するためのスイッチ装置とし
て働く。
Terminal 64 is connected to anode 62, and terminal 66 contacts first emitter 35 by means of emitter electrode 55.
Four regions of the device extend between these terminals 64 and 66. The resulting thyristor has terminals 64 and 66.
It acts as a switch device to control the current flowing between the

アノード端子64がカソード端子66に対して順方向バ
イアスされた山頂方向阻止モードにある時は、接合36
付近のキャリャ空乏によってわずかな漏れ電流が装置に
流れるに過ぎない。従って接合36は順方向阻止pn接
合として働く。小さな正の電圧をゲート電極58に与え
ると、非常に多数の電子が、ターン・オンライン46で
始つてェミッターベース接合を横切って流れる様にされ
る。それによって電子がベース30へと注入することに
よりサィリスタがオンに切換えられ(ターン・オンされ
)、大きな順方向電流を流すことができる。このオン切
換えはターン・オンライン46に沿って実質的に均一で
ある。なぜならば、包囲しているェミッタ35がいかな
る点に於いてもゲートから等しい最小の距離だけ離間さ
れているからである。この様なゲートトリガ式のオン切
換えは、比較的小さなゲート電流で、端子64,66間
の非常に大きな電流を制御できる様にする。良く知られ
た様に端子64及び66のバイアスを瞬間的に反転する
ことにより”頂方向の阻止状態が復帰される。又、この
サイリスタは、端子64と66との間の端子電圧を順方
向降伏電圧以上に上げることによっても阻止モードから
順方向導通モードへ切換えることができる。
When anode terminal 64 is in a forward biased crest blocking mode with respect to cathode terminal 66, junction 36
Only a small leakage current flows through the device due to nearby carrier depletion. Junction 36 therefore acts as a forward blocking pn junction. Applying a small positive voltage to gate electrode 58 causes a large number of electrons to flow across the emitter-base junction starting at turn-on-line 46. The thyristor is then turned on by injecting electrons into the base 30, allowing a large forward current to flow. This on-switching is substantially uniform along turn-line 46. This is because the surrounding emitters 35 are spaced an equal minimum distance from the gate at any point. Such gate-triggered switching allows very large currents to be controlled between terminals 64 and 66 with relatively small gate currents. As is well known, by momentarily reversing the bias on terminals 64 and 66, the ``top blocking condition'' is restored. It is also possible to switch from the blocking mode to the forward conduction mode by increasing the voltage above the breakdown voltage.

この順方向降伏オン切襖プロセスについて簡単に説明す
る。アノードの順方向バイアスが増加するにつれて、装
置に流れる漏れ電流が増加し始める。装置間の端子電圧
が順方向降伏電圧に達すると、漏れ電流が阻止pn接合
に電子なだれ降伏を生じさせる。この電子なだれ降伏は
ベース領域に非常に多数のキャリャを発生する。電子は
アノ−ド‘こ向って引っ張られそしてホールはベースを
通してヱミッタ接続部47へ向って通過する。ベースの
ホールの電流がェミッタ−ベース接合に於いてサィリス
夕をオンに切換える。電圧降伏によるオン切換えは外部
ゲート回路を必要としない。端子電圧を瞬間的に逆転し
た後に阻止モード‘こ復帰する。N‐基体28の抵抗率
の低い領域32は、順方向電圧降伏が開始する援合36
の降伏部分70を局所化する手段をなす。
This forward yield-on keratin process will be briefly explained. As the forward bias of the anode increases, the leakage current flowing through the device begins to increase. When the terminal voltage across the device reaches the forward breakdown voltage, leakage current causes avalanche breakdown in the blocking pn junction. This electron avalanche breakdown generates a large number of carriers in the base region. Electrons are drawn towards the anode and holes pass through the base towards emitter connection 47. The current in the hole in the base switches on the resistor at the emitter-base junction. Switching on by voltage breakdown does not require an external gate circuit. After momentarily reversing the terminal voltage, the blocking mode returns. The low resistivity region 32 of the N-substrate 28 provides a support 36 where forward voltage breakdown begins.
This serves as a means for localizing the yielding portion 70 of.

降伏は先ずこの部分70で生じる。なぜならば、隣接領
域28の領域32の強いドーピングが空乏層の中を減少
し、降伏電圧を下げるからである。接合36のその他の
部分に沿った高い降伏電圧は、この降伏部分70の外側
で初めに降伏が生じるのを防止する。この第1実施例の
サィリスタに於いては、順方向電圧降伏によってオン切
換がなされる時、端子64と66との間の電流は先ず接
続ベース部53に流れる。
Yielding occurs first in this portion 70. This is because the strong doping of region 32 of adjacent region 28 reduces in the depletion layer and lowers the breakdown voltage. The high breakdown voltage along the rest of junction 36 prevents breakdown from occurring outside of this breakdown region 70 initially. In this first embodiment of the thyristor, when switched on by forward voltage breakdown, the current between terminals 64 and 66 first flows through connection base portion 53.

これは大部分の接合36が阻止状態のま)でありそして
部分70しか導適状態でないからである。第7図の矢印
72はサィリスタに流れる初めの順方向電圧降伏電流を
示している。べ−ス30の接線部53は、エッチング部
48があるためにベース領域のその他の部分よりも著し
く大きなシート抵抗値を有している。それ故端子64と
66との間の初期電流はエッチングされた部分53の高
い抵抗率によって制限される。この部分53は降伏中ア
ノードとカソードとの間に直列抵抗を与え、これは接合
36に沿った局所的な燃焼を防止する。電流がこの降伏
領域70を経て第1ベース部分50へと流れる時には、
金属化領域59が電荷を更に均一に分配する様に助成す
る。電圧降伏の後にベース領域に流れる電流がサィリス
タの主電流通流部を順方向導適状態へと迅速に切換える
。それ故、端子64と66との間には実質的に自由に電
流が流れる。サィリスタがいったんオンになると、降伏
部分7川ま装置のその他の部分を通る抵抗路によってバ
イパスされる。本発明はサィリスタの電圧降伏領域の電
流制御を与える。
This is because most of the junction 36 is in the blocking state and only portion 70 is in the conducting state. Arrow 72 in FIG. 7 indicates the initial forward voltage breakdown current flowing through the thyristor. The tangential portion 53 of the base 30 has a significantly higher sheet resistance value than the rest of the base region due to the etched portion 48. The initial current between terminals 64 and 66 is therefore limited by the high resistivity of etched portion 53. This portion 53 provides a series resistance between the anode and cathode during breakdown, which prevents localized burning along junction 36. When current flows through this breakdown region 70 to the first base portion 50,
Metallized areas 59 help distribute the charge more evenly. The current flowing in the base region after voltage breakdown quickly switches the main current-carrying part of the thyristor into the forward-conducting state. Therefore, current flows substantially freely between terminals 64 and 66. Once the thyristor is turned on, it is bypassed by a resistance path through the yield section and other parts of the device. The present invention provides current control of the voltage breakdown region of the thyristor.

電圧降伏領域の電力消費は著しく減少される。エッチン
グ部48によって与えられる内蔵インピーダンスが、サ
ィリスタ装置に流れる順方向電圧降伏電流を著しく制限
する。エッチング部48の中及び深さを制御することに
よって、インピーダンスの大きさ、ひいては電流制限能
力の大きさの正確な制御が達成される。サィリスタのエ
ッチング部48より外側のゲートトリガ部分の性能は、
ベース領域の4・部分を部分的に分離することによって
影響を受けない。設計上の必要条件を受け容れる様にエ
ッチング部48の寸法及び深さを変えることができる。
Power consumption in the voltage breakdown region is significantly reduced. The built-in impedance provided by etched portion 48 significantly limits the forward voltage breakdown current flowing through the thyristor device. By controlling the depth and depth of the etch 48, precise control of the magnitude of the impedance and thus the current limiting capability is achieved. The performance of the gate trigger portion outside the etched portion 48 of the thyristor is as follows:
It is not affected by the partial separation of the 4 parts of the base area. The dimensions and depth of the etch 48 can be varied to accommodate design requirements.

例えば、比較的大きな降伏電流が予想される場合は、ベ
ース接続部53がオーミック加熱するという潜在的な問
題がある。余計な温度を補償するためには、エッチング
部48の深さを浅くして中を広げることによって接続部
53の容積を増大しなければならない。或いは又、エッ
チング部の全長を増加し、中央ベース部分50の直径を
大きくすることによって部分53を拡張することもでき
る。添付図面に示された様なエッチング部48の形状及
び寸法は解説のためのものに過ぎず、別の形状及び寸法
を使用することもできる。外部の電流制限回路インピー
ダンス素子を用いた本発明の別の実施例が第8図に示さ
れている。
For example, if a relatively large breakdown current is expected, there is a potential problem of ohmic heating of the base connection 53. In order to compensate for the extra temperature, the volume of the connecting portion 53 must be increased by making the etched portion 48 shallower and wider. Alternatively, portion 53 can be expanded by increasing the overall length of the etch and increasing the diameter of central base portion 50. The shape and dimensions of etched portion 48 as shown in the accompanying drawings are for illustrative purposes only, and other shapes and dimensions may be used. Another embodiment of the invention using an external current limiting circuit impedance element is shown in FIG.

この実施例を形成する方法は、最初の実施例について第
1図乃至3図に示したのと同じ製造工程で開始される。
交互の導電型の領域を少なくとも4つ有した半導体本体
20が用意される。この半導体本体は抵抗率の低い中央
に配置された領域32をN‐基体に有している。従って
、それに隣接したpn接合36は前記第1の実施例の局
所化された降伏部分70を備えている。上面のェミッタ
パターンは前記第1の実施例の場合と同じである。この
実施例ではエッチング部48を作る第2のエッチング工
程が若干長時間行なわれ、半導体本体を更に深くエッチ
ングする。それにより出来たエッチング部78はベース
領域30を経て第3領域28へと延び、ベース領域を各
々第1ベース部分80と第2ベース部分82とに分割し
且つそれらを完全に分離する。この別の実施例の電極は
中央の第1ベース部分801こ接触した第1ベース電極
59を備えている。
The method of forming this embodiment begins with the same manufacturing steps as illustrated in FIGS. 1-3 for the first embodiment.
A semiconductor body 20 is provided having at least four regions of alternating conductivity type. This semiconductor body has a centrally located region 32 of low resistivity in the N-substrate. Therefore, the pn junction 36 adjacent thereto is provided with the localized breakdown portion 70 of the first embodiment. The emitter pattern on the top surface is the same as in the first embodiment. In this embodiment, the second etching step creating etch 48 is performed for a slightly longer period of time, etching the semiconductor body even deeper. The resulting etch 78 extends through the base region 30 into the third region 28, dividing the base region into a first base portion 80 and a second base portion 82, respectively, and completely separating them. This alternative embodiment of the electrode includes a first base electrode 59 in contact with a central first base portion 801.

この第1ベース電極59は前記最初の実施例の場合と本
質的に同じである。前記最初の実施例の場合と同様に、
ベース電極58及びヱミッタ電極55も設けられている
。この実施例の電極の形成は、先ず半導体本体の上面2
2全体を金属化し、そして一般の写真平版及びエッチン
グ技術によってこの金属化層の選択された部分を除去し
て電極55,58及び59を残すことによって達成され
る。この別の実施例のサィリスタ装置の製造はゲート電
極58とベース電極59との間にインピーダンス素子を
接続するという追加工程を備えている。
This first base electrode 59 is essentially the same as in the first embodiment. As in the first embodiment,
A base electrode 58 and an emitter electrode 55 are also provided. The formation of the electrodes in this example begins with the upper surface 2 of the semiconductor body.
This is accomplished by metallizing the entirety of 2 and removing selected portions of this metallization layer by common photolithography and etching techniques, leaving electrodes 55, 58 and 59. Manufacturing the thyristor device of this alternative embodiment includes the additional step of connecting an impedance element between gate electrode 58 and base electrode 59.

第8図の実施例に於いて、この様なインピーダンスは1
つ或いはそれ以上の抵抗器86を備えているのが好まし
い。これら抵抗器86は、前記最初の実施例の接続部5
3と同様に分離されたべ−ス部分80と82とを相互接
続する様に働く。第8図の実施例は前記最初の実施例と
本質的に同様に働く。端子64と66との間の端子電圧
が順方向降伏電圧を越えた場合は、降伏部分70に於い
て順方向降伏が開始する。カソ−ドとアノ−ドとの間の
最初の電流路は抵抗器86を通る。これら抵抗器86は
接合36に於ける余計な電力消費を防止するレベルまで
初期降伏電流を減少する。装置のその他の部分はその後
ベース領域に流れる降伏電流によってオンに切換えられ
る。前記最初の実施例の場合と同様に、いったんサィリ
スタが完全にオンにされると、抵抗器86の付加インピ
ーダンスは回路から実際上除去される。ベース部分80
より外側の接合36の大面城は端子間に流れる電流に対
して本質的に開路を与える。通常のゲートトリガ式のオ
ン切換えの下でのサィリスタの性能は抵抗器86によっ
て影響を受けない。本発明のこの外部回路素子による実
施は、前記最初の実施例の部分エッチングよりも大きな
抵抗値を与えることができる。又、エッチングの深さを
正確に制御するという困難さも排除される。外部ィンピ
−ダンス素子を有した更に別の実施例が第9図に示され
ている。
In the embodiment of FIG. 8, such an impedance is 1
Preferably, one or more resistors 86 are included. These resistors 86 correspond to the connections 5 of the first embodiment.
3 serves to interconnect separated base portions 80 and 82. The embodiment of FIG. 8 operates essentially the same as the first embodiment described above. If the terminal voltage between terminals 64 and 66 exceeds the forward breakdown voltage, forward breakdown begins at breakdown section 70. The first current path between the cathode and anode is through resistor 86. These resistors 86 reduce the initial breakdown current to a level that prevents unnecessary power dissipation in junction 36. The rest of the device is then switched on by the breakdown current flowing in the base region. As with the first embodiment, once the thyristor is fully turned on, the additional impedance of resistor 86 is effectively removed from the circuit. base part 80
The large faces of the more outer junctions 36 essentially provide an open circuit for current flowing between the terminals. The performance of the thyristor under normal gate-triggered switching is not affected by resistor 86. This external circuit element implementation of the invention can provide greater resistance than the partial etching of the first embodiment. Also, the difficulty of accurately controlling the depth of the etch is eliminated. A further embodiment with external impedance elements is shown in FIG.

この実施例は第8図の実施例と厳密に同じ半導体本体を
有し且つその製造方法も厳密にそれと同じである。エッ
チング部78はベース領域30を第3領域28へと延び
、ベース領域を第1ベース部分80と第2べ−ス部分8
2とに各々分割し且つこれら部分を完全に分離する。ベ
ース部分80‘こは第1のベース電極59が設けられる
。第9図の実施例では、ゲート電極58とベース領域5
9との間に譲導性の素子90が接続される。この誘導性
の素子9川ま2つのベース部分を相互接続し、別の形式
の電流制限手段を降伏領域に与える。第9図の実施例の
作動は第8図の実施例の作動と厳密に同じである。
This embodiment has exactly the same semiconductor body as the embodiment of FIG. 8, and its manufacturing method is also exactly the same. Etched portion 78 extends base region 30 to third region 28 and connects the base region to first base portion 80 and second base portion 8.
2 and completely separate these parts. A first base electrode 59 is provided on the base portion 80'. In the embodiment of FIG. 9, the gate electrode 58 and the base region 5
A conductive element 90 is connected between 9 and 9. The base portions of the two inductive elements are interconnected to provide another type of current limiting means in the breakdown region. The operation of the embodiment of FIG. 9 is exactly the same as that of the embodiment of FIG.

端子64と66との間の端子電圧がサィリスタの順方向
降伏電圧を越えた時、接合36の降伏部分70に於いて
順方向降伏が開始する。端子間の順方向電圧降伏の電流
は誘導性の素子90に流れる。譲導性の素子9川ま電流
勾配が大きい時の初めのオン切換え中に電流制限手段と
して働く。かくて、降伏領域70の余計な電力消費が回
避される。前記した実施例の場合と同様に、その後ベー
ス領域に流れる電流が、装置のその他の部分をオンに切
換え、誘導性の素子90を実際上回路から除去する。通
常のゲートトリガ式のオン切換えは影響を受けない。第
9図の実施例は、外部回路素子を使用せずには容易に実
現できない形式の電流制限インピーダンスを与える。
Forward breakdown begins at breakdown portion 70 of junction 36 when the terminal voltage between terminals 64 and 66 exceeds the forward breakdown voltage of the thyristor. The forward voltage breakdown current between the terminals flows through the inductive element 90. The conductive element 9 acts as a current limiting means during initial turn-on when the current gradient is large. Thus, extra power consumption in breakdown region 70 is avoided. As in the previous embodiment, the current flowing into the base region then switches on the rest of the device, effectively removing inductive element 90 from the circuit. Normal gate-triggered on-switching is not affected. The embodiment of FIG. 9 provides a type of current limiting impedance that cannot be easily achieved without the use of external circuit elements.

その他の外部インピーダンス素子を、単独で、或いは組
合わせて、使用することもできる。かくて、サィリスタ
は特定の回路条件に合う様にすることができる。本発明
によるサィリスタの更に別の実施例が第10図に示され
ている。
Other external impedance elements may also be used alone or in combination. Thus, the thyristor can be tailored to specific circuit conditions. A further embodiment of a thyristor according to the invention is shown in FIG.

この実施例に於いては、本発明の内蔵インピーダンス特
徴が増中ゲートサィリスタに適用されている。第10図
のサィリスタを形成する方法に於いては、第1マスク3
8の、円40内の、更に別の環状部分が除去されずに残
される。その後のエッチング工程に於いて、ェミッタ領
域が上面22上で第1ェミッタ35と、別の増中段ェミ
ッタ94とに分割される。前記最初の実施例の場合と同
様に、深いエッチング工程によってエッチング部48が
作られ、これはベース領域30を第1ベース部分50と
第2ベース部分52とに各々分割しそしてこれら部分を
部分的に分離する。両ヱミッ夕35及び94は第2ベー
ス部分52と接触したま)である。金属化の工程に於い
て、カソード電極55、ベース電極58及び第1ベース
電極59が前記した様に作られる。上面22には増中ゲ
ート電極96も作られ、これは増中段ェミッタ94及び
ベース30の第2部分52と接触する。最初の実施例の
場合と同様に、アノード及びカソード電極62及び55
が設けられる。ゲートトリガによって第10図のサィリ
スタをオンに切換えるには、正のゲート領流が電極58
に供給される。
In this embodiment, the built-in impedance feature of the present invention is applied to a multi-gate thyristor. In the method of forming the thyristor shown in FIG.
8, yet another annular portion within circle 40 is left unremoved. In a subsequent etching step, the emitter region is divided on the top surface 22 into a first emitter 35 and another enhancement stage emitter 94. As in the first embodiment, a deep etching process creates etches 48 which divide the base region 30 into a first base part 50 and a second base part 52, respectively, and partially separate these parts. Separate into Both emitters 35 and 94 remain in contact with the second base portion 52). In the metallization process, cathode electrode 55, base electrode 58 and first base electrode 59 are formed as described above. An intensifying gate electrode 96 is also formed on the top surface 22, which contacts the intensifying stage emitter 94 and the second portion 52 of the base 30. As in the first embodiment, the anode and cathode electrodes 62 and 55
is provided. To turn on the thyristor of FIG. 10 by a gate trigger, the positive gate current is applied to electrode 58.
supplied to

アノードがカソ−ド‘こ対して順方向バイアスされた状
態では、電子が増中段ェミッ夕94から流れ出してベー
スを横切り、増中段をオンに切換える。その結果、増中
段の電極96が正となり、第1ェミッ夕92とベースと
の間の接合に於いて主サイリスタをオンに切換える。ア
ノードとカソードとの間の端子電圧がサィリスタの降伏
電圧を越えた場合には、接合36の降伏部分701こ於
いて電子なだれ降伏が開始する。この降伏部分7川ま第
1ベース部分50‘こ隣接し且つベースのその他の部分
から部分的に分離されているので、接続ベース部分53
を通る抵抗性の電流路が与えられる。接続ベース部分5
3の高い抵抗率は初期降伏電流を制限する手段として働
く。前記した実施例の場合と同様に、サィリスタの残り
部分はベースに流れる電流によってその後オンに切換え
られ、インピーダンス53を実際上回路から除去する。
第10図の実施例は、本発明を増中ゲートサィリスタ形
態に容易に適用できることを示している。この内蔵イン
ピーダンスがサイリスタのゲ−トトリガ部分の機能を低
下することはない。第8図及び9図に示した本発明の外
部回路素子による実施例に第10図の増中段を設けるこ
ともできるということが容易に明らかであろう。本発明
の更に別の実施例が第11図に示されている。
With the anode forward biased relative to the cathode, electrons flow out of the booster emitter 94 and across the base, turning the booster on. As a result, the electrode 96 of the booster stage becomes positive, switching on the main thyristor at the junction between the first emitter 92 and the base. If the terminal voltage between the anode and cathode exceeds the breakdown voltage of the thyristor, avalanche breakdown begins at breakdown portion 701 of junction 36. Since this yielding portion 7 is adjacent to the first base portion 50' and is partially separated from the rest of the base, the connecting base portion 53
A resistive current path is provided through . Connection base part 5
The high resistivity of 3 acts as a means to limit the initial breakdown current. As in the previous embodiment, the remainder of the thyristor is then switched on by the current flowing in the base, effectively removing impedance 53 from the circuit.
The example of FIG. 10 shows that the present invention can be easily applied to multi-gate thyristor configurations. This built-in impedance does not degrade the functionality of the gate trigger portion of the thyristor. It will be readily apparent that the external circuit element embodiment of the invention shown in FIGS. 8 and 9 can also be provided with the multiplication stage of FIG. A further embodiment of the invention is shown in FIG.

この実施例では、第2図乃至第4図に示した様に交互の
導電型の領域を少なくとも4つ有した半導体本体が使用
される。最初に述べた実施例の場合と同様に、この半導
体本体は中央に配置された初期降伏領域32を備え、こ
れはpn接合36の局所化降伏部分70を形成する。最
初に述べた実施例の第2図及び3図に等価な第1のマス
キング及びエッチング工程に於いては、N十ェミッタ領
域がエッチングされて、第1のェミッタ100を作る。
In this embodiment, a semiconductor body is used having at least four regions of alternating conductivity type as shown in FIGS. 2-4. As in the first mentioned embodiment, this semiconductor body is provided with a centrally located initial breakdown region 32, which forms a localized breakdown section 70 of the pn junction 36. In a first masking and etching step equivalent to FIGS. 2 and 3 of the first described embodiment, the N0 emitter region is etched to create the first emitter 100.

円いターンオンライン102内では、ベース領域30の
露出部分が上面22へと延びている。.最初の実施例の
第4図に等価な第2のエッチング工程によって環状のエ
ッチング部106が与えられ、これは上面からベース領
域30へと延びる。このエッチング部106はベースを
第1ベース部分108と第2ベース部分110とに分割
し、これら部分は部分的に分離され、そして第1ベース
部分108は本体の中央に配置され、第2ベース部分1
10はエッチング部106から半径方向外側へ延びる。
これら2つのベース部分は接続部分112によって結合
され、この接続部分112はベースに抵抗率の高い領域
を与える。最初に述べた実施例の場合と同様に、第1ベ
ース部分は接合36の降伏部分7川こ隣接して配置され
、そして第1ェミッタ100は第2ベース部分11川こ
接触している。ェミッタ電極114及びゲート電極11
6を形成する金属化が一般のやり方で行なわれる。
Within the circular turn-line 102, the exposed portion of the base region 30 extends to the top surface 22. .. A second etching step, equivalent to FIG. 4 of the first embodiment, provides an annular etching 106, which extends from the top surface into the base region 30. This etching 106 divides the base into a first base part 108 and a second base part 110, which parts are partially separated, and the first base part 108 is located in the center of the body and the second base part 1
10 extends radially outward from the etched portion 106 .
These two base parts are joined by a connecting part 112, which provides a region of high resistivity at the base. As in the first described embodiment, the first base portion is located adjacent the yielding portion of the joint 36, and the first emitter 100 is in contact with the second base portion 11. Emitter electrode 114 and gate electrode 11
The metallization forming 6 is carried out in a conventional manner.

第I1図の実施例では、ゲート電極116が第1ベース
部分108に接触して上面22に配置される。前記した
様に、アノード接点62が下面24に設けられる。アノ
ード端子64及びカソード端子118は各々外部回路接
続を行なえる様にする。作動に際して、第11図の実施
例はア/一ド端子64がカソード端子118に対して順
万向バイアスされた時にオンに切換えることができる。
又、正のゲート電流をゲート電極116に供給すること
によってゲートトリガ作動が達成される。このゲート電
流はターン・オンライン102で始めてェミッタ−ベー
ス接合に沿ってオンに切換えさせる。端子64と118
との間の端子電圧が順万向降伏電圧を越えた時に電圧降
伏によるオン切換えが生じる。この順方向の降伏は接合
36の降伏部分70で開始される。前記した実施例の場
合と同様に、降伏の際のアノード端子とカソード端子と
の間の初期電流路はべ−ス領域301こ合体された電流
制限抵抗112を通る。この接続部分112によって与
えられる抵抗性インピーダンスは初期降伏電流を減少す
る様に働き、それにより局所化降伏領域に於ける余計な
電力消費を防止する。
In the embodiment of FIG. 11, a gate electrode 116 is disposed on top surface 22 in contact with first base portion 108. In the embodiment of FIG. As previously discussed, an anode contact 62 is provided on the lower surface 24. Anode terminal 64 and cathode terminal 118 each allow external circuit connections to be made. In operation, the embodiment of FIG. 11 can be turned on when the cathode terminal 64 is biased forward with respect to the cathode terminal 118.
Gate triggered operation is also achieved by supplying a positive gate current to the gate electrode 116. This gate current is switched on along the emitter-base junction starting at turn-on-line 102. terminals 64 and 118
On-switching occurs due to voltage breakdown when the terminal voltage between the two terminals exceeds the forward breakdown voltage. This forward breakdown begins at yield portion 70 of junction 36. As in the previous embodiment, the initial current path between the anode and cathode terminals during breakdown is through the current limiting resistor 112 that is integrated with the base region 301. The resistive impedance provided by this connection 112 serves to reduce the initial breakdown current, thereby preventing extra power dissipation in the localized breakdown region.

当業者に良く知られた様に、インピーダンス112は、
外部抵抗素子、外部誘導素子又はその他の外部インピー
ダンス素子の形態で、外部回路として実施することもで
きる。この場合はエッチング部106はベースを完全に
別々の部分108及び11川こ分割する深さにされそし
てこのエッチング部の外側に別の金属化電極が設けられ
るだけである。第8図及び9図の実施例の場合と同様に
、次いで外部回路素子がこれら2つのベース部分間に設
置される。第11図の実施例は電圧降伏中だけでなくゲ
ート回路にも付加的なインピーダンスを与える。
As is well known to those skilled in the art, impedance 112 is
It can also be implemented as an external circuit in the form of external resistive elements, external inductive elements or other external impedance elements. In this case, the etching 106 is deep enough to completely divide the base into separate parts 108 and 11, and only another metallized electrode is provided outside this etching. As in the embodiment of FIGS. 8 and 9, external circuitry is then placed between these two base portions. The embodiment of FIG. 11 provides additional impedance to the gate circuit as well as during voltage breakdown.

この様にして、この実施例は比較的大きなトリガゲート
電圧が得られる場合だけ望ましいに過ぎない。本発明に
よるサィリス夕の更に別の実施例が第12図に示されて
いる。
Thus, this embodiment is only desirable if relatively large trigger gate voltages are available. Yet another embodiment of a sirensor according to the invention is shown in FIG.

この実施例は第1図乃至7図に示した第1の実施例と本
質的に同じサィリスタ構造をしており且つ製造方法もそ
れと本質的に同じである。唯一の相違点は、中央に配置
された第1ベース部分501こ接触して上面22へと延
びた付加的なN+領域を含むという点である。このN+
領域は上面22へと延びた第2ェミッタ125を形成し
、そしてこの領域は前記最初の実施例について述べた製
造工程中に容易に作られる。第12図の実施例の装置を
形成するために、第2図に示したマスク層38は、電圧
降伏領域32を中心にその上に配置される付加的な円形
マスク部分を含む様に変更される。その次のエッチング
工程に於いてェミツ夕領域がエッチングされる時に、こ
の第2ェミツタ125が第1ヱミツタ35から分離して
形成される。深いエッチング部48が形成された後、第
2ェミッタ125は第1べ−ス部分50と接触したま)
にされる。そして前記最初の実施例の金属化工程を用い
て第12図の実施例の装置が形成される。中央に配置さ
れた第1ベース電極126は前記最初の実施例の電極5
9と等価であるが、第1ベース部分50及び第2ェミッ
タ125に接触している。電極126は前記最初の実施
例の電極59と同様の電流分配機能を果たす。第12図
の実施例のサィリス外ま電圧降伏領域に4層のサィリス
タ構造を与えるものである。
This embodiment has essentially the same thyristor structure and manufacturing method as the first embodiment shown in FIGS. 1-7. The only difference is that it includes an additional N+ region extending to the top surface 22 in contact with the centrally located first base portion 501. This N+
The region forms the second emitter 125 extending to the top surface 22 and is easily produced during the manufacturing process described for the first embodiment above. To form the embodiment device of FIG. 12, the mask layer 38 shown in FIG. 2 is modified to include an additional circular mask portion centered over the voltage breakdown region 32. Ru. When the emitter region is etched in the next etching step, the second emitter 125 is formed separately from the first emitter 35. After the deep etching 48 is formed, the second emitter 125 remains in contact with the first base portion 50).
be made into The device of the embodiment of FIG. 12 is then formed using the metallization process of the first embodiment. The first base electrode 126 located in the center is the electrode 5 of the first embodiment.
9, but in contact with the first base portion 50 and the second emitter 125. Electrode 126 performs a current distribution function similar to electrode 59 in the first embodiment. A four-layer thyristor structure is provided in the voltage breakdown region outside the thyristor of the embodiment shown in FIG.

初期電圧降伏中の第2ェミッ夕125の重要性が第12
図に示されている。前記最初の実施例の場合と同様に、
サィリスタは端子64と66との間の端子電圧を順方向
降伏電圧以上に上げることによって阻止モードから順方
向導適状態へと切換えることができる。端子電圧が順方
向降伏電圧を越えると、阻止pn接合36の局所化降伏
部分70を横切って電流が流れ始める。正のホール電流
の経路が矢印127で一般的に示されている。第2ヱミ
ッタ125と第1ベース部分50との間に延びたpn接
合128は初期電圧降伏電流が著しく増加した時に順方
向バイアスされる様になる。これは矢印130で示され
た様に接合128を横切る電子を誘起する。その結果、
局所化されたサィリスタ作用が生じ、降伏領域を通る瞬
間的な低抵抗電流路を作る。第2ェミッ夕125からキ
ャリャを注入することによって降伏接合70間の電圧降
下が相当に減少され、局所的な燃焼のおそれを少なくす
る。第2ェミッ夕125が存在することによって降伏中
に生じる導電率の改善はほんの瞬間的である。
The importance of the second emitter 125 during the initial voltage breakdown is the 12th
As shown in the figure. As in the first embodiment,
The thyristor can be switched from a blocking mode to a forward conducting state by raising the terminal voltage between terminals 64 and 66 above the forward breakdown voltage. When the terminal voltage exceeds the forward breakdown voltage, current begins to flow across the localized breakdown portion 70 of the blocking pn junction 36. The path of positive Hall current is generally indicated by arrow 127. The pn junction 128 extending between the second emitter 125 and the first base portion 50 becomes forward biased when the initial voltage breakdown current increases significantly. This induces electrons to cross junction 128 as indicated by arrow 130. the result,
Localized thyristor action occurs, creating an instantaneous low resistance current path through the breakdown region. By injecting carriers from the second emitter 125, the voltage drop across the breakdown junction 70 is significantly reduced, reducing the risk of local combustion. The conductivity improvement that occurs during breakdown due to the presence of the second emitter 125 is only momentary.

降伏が開始した直後に、降伏電流は上記した電流制限手
段によって制限される。この電流制限手段は第12図の
実施例ではベース領域の接続部分53の高い抵抗である
。前記した最初の実施例の場合と同様に、装置の主電流
遠流部は結局はベース領域30に流れる正のホール電流
によってオンに切換えられられる。第2ェミッタ125
により生じる函圧降加の瞬間的な減少は、接合部の局所
的な燃焼のおそれを更に減少する様に意図される。然し
てこの接合部の局所的な燃焼のおそれは本発明の電流制
限手段の存在によって既に相当に減少されている。本発
明の更に別の実施例が第13図に示されている。
Immediately after breakdown begins, the breakdown current is limited by the current limiting means described above. In the embodiment of FIG. 12, this current limiting means is a high resistance in the connection portion 53 of the base region. As in the first embodiment described above, the main current distal part of the device is eventually switched on by the positive Hall current flowing in the base region 30. 2nd emitter 125
The instantaneous reduction in box pressure drop caused by this is intended to further reduce the risk of local combustion of the joint. However, the risk of local combustion of this joint is already considerably reduced by the presence of the current limiting means of the invention. A further embodiment of the invention is shown in FIG.

この実施例は第8図に示した実施例と本質的に同じであ
るが、第12図の実施例の第2ェミッタ125及び第1
ベース電極126も備えている。第13図の実施例の装
置の製造は、付加的なN十ェミッタが第1ベース部分8
0と接触したま)に残されること以外は、第8図の実施
例の装置の製造と本質的に同じであることが容易に明ら
かであろう。第13図の実施例の装置の作動は第8図の
実施例と本質的に同じである。
This embodiment is essentially the same as the embodiment shown in FIG. 8, except that the second emitter 125 and the first emitter of the embodiment of FIG.
A base electrode 126 is also provided. The manufacture of the apparatus of the embodiment of FIG.
It will be readily apparent that the fabrication of the device is essentially the same as that of the embodiment of FIG. The operation of the apparatus of the FIG. 13 embodiment is essentially the same as the FIG. 8 embodiment.

作動の唯一の相違点は、初期電圧降伏中に、第12図の
実施例について説明した瞬間的なサイリスタ作用が行な
われる時に生じる。その結果、降伏部分7川こ沿った電
圧降下が瞬間的に減少され、これは接合部の局所的な燃
焼のおそれを更に減少する様に働く。第13図の実施例
は、第8図の場合の様に抵抗器である外部インピーダン
ス素子86を有して示されているが、第9図に示した様
な誘導性インピーダンス素子を設けることもできる。本
発明の更に別の実施例が第14図に示されている。
The only difference in operation occurs during the initial voltage breakdown when the instantaneous thyristor action described for the embodiment of FIG. 12 takes place. As a result, the voltage drop along the breakdown zone 7 is instantaneously reduced, which serves to further reduce the risk of local combustion of the joint. Although the embodiment of FIG. 13 is shown with an external impedance element 86 which is a resistor as in FIG. 8, an inductive impedance element as shown in FIG. 9 may also be provided. can. A further embodiment of the invention is shown in FIG.

この実施例は第10図に示した実施例と本質的に同じで
あるが、第12図の実施例の第2ェミッタ125及び第
1ベース電極126も備えている。第14図の実施例の
装置の製造は、付加的なN十ェミッタが第1ベース部分
50と接触したま)に残される以外は、第10図の実施
例の装置の製造と本質的に同じである。第14図の実施
例の装置の作動は第10図の実施例と本質的に同じであ
る。
This embodiment is essentially the same as the embodiment shown in FIG. 10, but also includes the second emitter 125 and first base electrode 126 of the embodiment of FIG. The fabrication of the device of the embodiment of FIG. 14 is essentially the same as that of the device of the embodiment of FIG. 10, except that an additional N emitter is left in contact with the first base portion 50. It is. The operation of the apparatus of the embodiment of FIG. 14 is essentially the same as the embodiment of FIG.

作動の唯一の相違点は、初期電圧降伏中、第12図の実
施例について述べた瞬間的なサィリス夕作用が行なわれ
る時に生じる。その結果、降伏部分70に沿った電圧降
下が瞬間的に減少され、これは接合部の局所的な燃焼の
おそれを更に減少する様に働く。本発明の更に別の実施
例が第15図に示されている。
The only difference in operation occurs during the initial voltage breakdown when the instantaneous silencing action described for the embodiment of FIG. 12 takes place. As a result, the voltage drop along the breakdown portion 70 is momentarily reduced, which serves to further reduce the risk of local combustion of the joint. A further embodiment of the invention is shown in FIG.

この実施例は第11図に示した実施例と本質的に同じで
あるが、第12図の実施例の第2ェミッタ125も備え
ている。電極132は上面22に配置されたゲート電極
として働き、これは第1ベース部分108及び第2ェミ
ッタ125と接触する。このゲート電極132は第11
図の実施例のゲート電極116と丁度同様に働く。第1
5図の実施例の装置の製造は、付加的なN十ェミツタが
第1ベース部分108と接触したま)残される以外は、
第11図の実施例の装置の製造と本質的に同じである。
第15図の実施例の装置の作動は第11図の実施例と本
質的に同じである。
This embodiment is essentially the same as the embodiment shown in FIG. 11, but also includes the second emitter 125 of the embodiment of FIG. Electrode 132 serves as a gate electrode located on top surface 22 , which is in contact with first base portion 108 and second emitter 125 . This gate electrode 132
It works just like the gate electrode 116 of the illustrated embodiment. 1st
The fabrication of the device of the embodiment of FIG.
The fabrication of the device of the embodiment of FIG. 11 is essentially the same.
The operation of the apparatus of the embodiment of FIG. 15 is essentially the same as the embodiment of FIG.

作動の唯一の相違点は、初期電圧降伏中に、第12図の
実施例について述べた瞬間的なサィリスタ作用が行なわ
れる時に生じる。その結果、降伏部分70に沿った電圧
降下に瞬間的な減少が生じ、これは接合部の局所的な燃
焼のおそれを更に少なくする様に働く。本発明は、電圧
降伏領域の実効電力消費を効果的に制御するサィリスタ
装置を提供する。サィリスタ装置の半導体本体に対して
行なわれる多数の簡単な工程によって、サィリス夕に流
れる順方向電圧降伏電流が効果的に制限される。半導体
本体のベース領域を分割することにより、降伏領域に隣
接したベースの部分を、装置の主電流通流部にあるベー
スのその他の部分から分離する様に働く。次いでこれら
の分離されたベース部分間に電流制限手段が設けられる
。初期順方向電圧降伏電流は降伏領域を経てベース領域
へ入る様に束縛されそして装置の主部分へと遠流しなけ
ればならないので、降伏電流はこの電流制限手段を通流
することになる。前記した実施例の各々に於いては、ベ
ース領域に部分的に延びたエッチング部を用いるか又は
ベース領域を完全に貫通して延びたエッチング部を用い
るかに拘りなく、電流制限ィンピ−ダンスは初期降伏中
ア/一ド及びカソードと直列になる。オンに切換った後
は、もはや電流が電圧降伏領域を通る様に束縛もされな
いので、電流制限手段は初期電圧降伏以外の全ての作動
中はバイパスされる。それ故、他のサィリスタ性能パラ
メータを不所望に低下せずに、電圧降伏電流の効果的な
減少が与えられる。初期降伏電流のレベルか、又は電流
匂配かのいずれかを制御する実施例が与えられる。従っ
て、電圧降伏によるサィリス夕のオン切換え中にサィリ
ス夕の故障に対して効果的な保護が与えられる。本発明
の範囲内で更に別の実施例が考えられる。
The only difference in operation occurs when, during the initial voltage breakdown, the instantaneous thyristor action described for the embodiment of FIG. 12 takes place. As a result, there is an instantaneous reduction in the voltage drop along the breakdown section 70, which serves to further reduce the risk of local combustion of the joint. The present invention provides a thyristor device that effectively controls the effective power consumption in the voltage breakdown region. A number of simple steps carried out on the semiconductor body of the thyristor device effectively limit the forward voltage breakdown current flowing through the thyristor device. Splitting the base region of the semiconductor body serves to separate the portion of the base adjacent to the breakdown region from the other portion of the base that is in the main current carrying portion of the device. Current limiting means are then provided between these separated base portions. Since the initial forward voltage breakdown current is constrained to pass through the breakdown region into the base region and must flow far into the main portion of the device, the breakdown current will flow through this current limiting means. In each of the embodiments described above, whether using an etch that extends partially into the base region or completely through the base region, the current limiting impedance is During initial breakdown it becomes in series with the a/d and cathode. After switching on, the current limiting means is bypassed during all operations other than initial voltage breakdown, as current is no longer constrained to pass through the voltage breakdown region. Therefore, an effective reduction in voltage breakdown current is provided without undesirably degrading other thyristor performance parameters. Embodiments are provided that control either the level of initial breakdown current or the current distribution. Effective protection is therefore provided against failure of the sirensor during switching on of the sirens due to voltage breakdown. Further embodiments are possible within the scope of the invention.

例えば、色々な外部インピーダンス素子を設置すること
ができる。抵抗性インピーダンス及び誘導性インピーダ
ンスの結合体を使用することもできる。内部の接続ベー
ス部分と外部のインピーダンスとの両方を1つのサィリ
スタに使用することができる。外部のインピーダンスは
必ずしもワイヤマウントする必要がなく、深さエッチン
グ部を橋絡するりングの形態にすることもできる。電圧
降伏領域に隣接した部分を分離する様にベース部分を分
割するのに別の手段を設けることもできる。この様な別
の技術の1つが米国特許第404721y号に開示され
ており、これは横方向の電流を効果的に制御する逆の導
通型の深い領域をベース領域に形成することに関する。
For example, various external impedance elements can be installed. A combination of resistive and inductive impedances can also be used. Both an internal connection base part and an external impedance can be used in one thyristor. The external impedance need not necessarily be wire mounted, but could also be in the form of a ring bridging the depth etch. Other means may be provided to divide the base portion to isolate portions adjacent the voltage breakdown region. One such alternative technique is disclosed in US Pat. No. 4,047,21y, which involves forming deep regions of opposite conduction type in the base region that effectively control lateral current.

又、本発明はェミッ夕形状が半径方向でないものにも適
用することができる。この場合は、介在インピーダンス
を設置できる様にするため、初期電圧降伏領域をサィリ
スタのその他の部分から分離する様にベースを分割する
ことが必要とされるだけである。初めからベース領域を
別々の部分に作り、深くエッチングする必要性を排除す
ることができる。以上に述べたどの実施例にも付加的な
増中段を設けることができる。かくて、順方向の降伏電
圧を越える時に装置に流れる電流を制御する手段を備え
たサィリスタが提供される。
Further, the present invention can also be applied to those in which the emitter shape is not radial. In this case, it is only necessary to split the base so as to separate the initial voltage breakdown region from the rest of the thyristor in order to be able to install an intervening impedance. The base region can be made in separate parts from the beginning, eliminating the need for deep etching. Any of the embodiments described above may be provided with additional multiplication stages. Thus, a thyristor is provided with means for controlling the current flowing through the device when the forward breakdown voltage is exceeded.

更に、本発明は、電圧降伏中の電力消費を制御する電流
制御インピーダンスを備えたサィリス夕装置を形成する
方法も提供する。本発明によるサィリスタは相当な大電
力でも適用出来る。順方向に電圧降伏が起った時には9
KQ以上の大きさの抵抗が与えられなければならないが
、この程度の抵抗を半導体製造技術で、例えば40ミク
ロンPーベースから35ミクロンをエッチングする等の
技術で作る事は実際上不可能である。又、本発明にとっ
て必要とする高い制御抵抗を製造工程で得る事も出来な
いが、本発明によれば巧みに電流制限作用を達成出来る
のである。
Additionally, the present invention provides a method of forming a silencing device with a current controlled impedance that controls power consumption during voltage breakdown. The thyristor according to the invention can be applied even with considerably high power. 9 when voltage breakdown occurs in the forward direction
A resistance greater than KQ must be provided, but it is practically impossible to create a resistance of this magnitude using semiconductor manufacturing technology, such as etching 35 microns from a 40 micron P-base. Further, although it is not possible to obtain the high control resistance required by the present invention through the manufacturing process, the present invention allows the current limiting effect to be skillfully achieved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図乃至5図は本発明によりサィリスタを形成する方
法を示した部分断面斜視図、第6図は第5図のサィリス
タの部分上面図、第7図は第6図のサィリスタの7一7
線に沿った断面図、第8図は本発明によるサィリスタの
別の実施例を示した第7図と同様の断面図、第9図は本
発明によるサィリスタの別の実施例を示した第7図と同
様の断面図、第10図は本発明によるサィリスタの別の
実施例を示した第7図と同様の断面図、、第11図は本
発明によるサィリスタの別の実施例を示した第7図と同
様の断面図、第12図は本発明によるサィリスタの別の
実施例を示した第7図と同様の断面図、第13図は本発
明によるサィリスタの別の実施例を示した第7図と同様
の断面図、第14図は本発明によるサィリスタの別の実
施例を示した第7図と同様の断面図、そして第15図は
本発明によるサィリスタの別の実施例を示した第7図と
同様の断面図である。 20…・・・半導体本体、22・・・・・・上面、24
・・・・・・下面、26・・・・・・P導電型の下層、
28・・・・・・N導電型の中間層、30・・・・・・
P導電型の上層、32・・…・局所化領域、35・・・
・・・付加的な層(ェミッタ領域)、36・・・・・・
pn接合、38・・・・・・マスク、40,42……関
口、46・・・・・・ターン・オンライン、48…・・
・エッチング部、50・・・・・・第1ベース部分、5
2・・・…第2ベース部分、53・・・・・・ベース領
域の接続部分、55・・・・・・ェミッタ電極、58・
・・・・・ゲ−ト電極、59・・・・・・第1ベース電
極、62・・・・・・アノード、64,66・・・・・
・端子、86・・・・・・抵抗器。 斤76/‘ンG2 (763 ‘ンG夕 ‘ンG5 ‘ンG 6 万767 ‘′G6 (ンG 9 (ン○^○ ‘ン6// 斤JG ^2 打7G′3 斤70/4 〆′○′5
1 to 5 are partial cross-sectional perspective views showing a method of forming a thyristor according to the present invention, FIG. 6 is a partial top view of the thyristor of FIG. 5, and FIG. 7 is a 7-7 of the thyristor of FIG. 6.
8 is a sectional view similar to FIG. 7 showing another embodiment of the thyristor according to the invention; FIG. 9 is a sectional view along the line, FIG. 10 is a sectional view similar to FIG. 7 showing another embodiment of the thyristor according to the invention, and FIG. 11 is a sectional view similar to FIG. 7 showing another embodiment of the thyristor according to the invention. 7 is a sectional view similar to FIG. 7, FIG. 12 is a sectional view similar to FIG. 7 showing another embodiment of the thyristor according to the present invention, and FIG. 13 is a sectional view similar to FIG. 7 showing another embodiment of the thyristor according to the present invention. 7 is a sectional view similar to FIG. 7, FIG. 14 is a sectional view similar to FIG. 7 showing another embodiment of the thyristor according to the invention, and FIG. 15 is a sectional view similar to FIG. 15 showing another embodiment of the thyristor according to the invention. FIG. 7 is a cross-sectional view similar to FIG. 7; 20...Semiconductor body, 22...Top surface, 24
... lower surface, 26 ... lower layer of P conductivity type,
28... N conductivity type intermediate layer, 30...
Upper layer of P conductivity type, 32... Localized region, 35...
...additional layer (emitter region), 36...
pn junction, 38... mask, 40, 42... Sekiguchi, 46... turn online, 48...
・Etched part, 50...First base part, 5
2...Second base portion, 53...Base region connection portion, 55...Emitter electrode, 58...
...Gate electrode, 59...First base electrode, 62...Anode, 64, 66...
・Terminal, 86...Resistor. Catty 76/'nG2 (763 'nG evening'nG5 'nG 60,767''G6 (nG 9 (n○^○ 'n6// catty JG ^2 stroke 7G'3 catty 70/4 〆′○′5

Claims (1)

【特許請求の範囲】 1 1対の端子間の電流を制御し、そしてこれら端子間
の端子電圧が降伏電圧を越えた時にゲート電極及びゲー
ト電流に基づき阻止モードから順方向導通状態へと切換
わるサイリスタ装置に於いて、上記端子間に延びる交互
の導電型の領域を少なくとも4つ有した半導体本体を具
備し、この半導体本体は上記端子の1方と接触する第1
のエミツタを有するエミツタ領域と、このエミツタ領域
に隣接したベース領域と、上記ベース領域とこのベース
領域に隣接した第3領域との間の境界を形成する阻止p
n接合と、この阻止pn接合の降伏部分を局所化するた
めの上記半導体本体の手段とを備え、上記降伏部分は上
記端子電圧が上記降伏電圧を越えた時に順方向の降伏を
開始する部分であり、上記ベース領域は上記阻止pn接
合の上記降伏部分に隣接して配置された第1ベース部分
と、上記第1エミツタと接触する第2ベース部分を備え
、上記ゲート電極は上記第2ベース部分に配置され、該
ゲート電極と上記エミツタ領域間の上記第2ベース部分
を流れるゲート電流用のオン切換チヤンネルを形成し、
そして更に上記第1、第2ベース部分間のベース領域に
於ける電流を制限し且つ上記第1ベース部分と第2ベー
ス部分との間に上記チヤンネル領域の抵抗よりも大きい
インピーダンスを与えるような外部電流制限手段が接続
されている事を特徴とするサイリスタ装置。 2 サイリスタ装置に流れる順方向電圧降伏電流を制限
する方法であつて、上記サイリスタ装置は1対の端子間
に延びた交互の導電型の領域を少なくとも4つ有する半
導体本体を備えた形式のものであり、この半導体本体は
上記端子の1方に接触する第1エミツタを有するエミツ
タ領域と、このエミツタ領域に隣接したベース領域と、
上記ベース領域とこのベース領域に隣接した第3の領域
との間の境界を形成する阻止pn接合と、この阻止pn
接合の降伏部分を局所化するための上記半導体本体の手
段とを備え、この降伏部分は上記サイリスタ装置の上記
端子間の電圧が降伏電圧を越えた時に順方向の降状を開
始する部分である様な方法に於いて、上記ベース領域を
、上記阻止pn接合の上記降伏部分に隣接した第1ベー
ス部分と、少なくともそこから部分的に分離された第2
ベース部分とに分割し、この第2ベース部分は上記第1
エミツタに隣接し、そして上記第1ベース部分と第2ベ
ース部分とを接続する電流制限手段を作り、それにより
上記サイリスタ装置に流れる上記順方向電圧降伏電流を
制限する事を特徴とする方法。
[Claims] 1. The current between a pair of terminals is controlled, and when the terminal voltage between these terminals exceeds the breakdown voltage, the blocking mode is switched to the forward conduction state based on the gate electrode and the gate current. The thyristor device comprises a semiconductor body having at least four regions of alternating conductivity type extending between said terminals, said semiconductor body having a first region in contact with one of said terminals.
an emitter region having an emitter region, a base region adjacent to the emitter region, and a barrier p forming a boundary between the base region and a third region adjacent to the base region.
an n-junction and means in the semiconductor body for localizing a breakdown portion of the blocking pn junction, the breakdown portion being a portion that begins to breakdown in a forward direction when the terminal voltage exceeds the breakdown voltage. the base region includes a first base portion disposed adjacent to the breakdown portion of the blocking pn junction and a second base portion in contact with the first emitter; forming an on-switching channel for a gate current flowing through the second base portion between the gate electrode and the emitter region;
and an external device that limits current in the base region between the first and second base portions and provides an impedance between the first and second base portions that is greater than the resistance of the channel region. A thyristor device characterized in that a current limiting means is connected. 2. A method for limiting the forward voltage breakdown current flowing in a thyristor device, the thyristor device being of the type comprising a semiconductor body having at least four regions of alternating conductivity type extending between a pair of terminals. an emitter region having a first emitter in contact with one of the terminals; a base region adjacent to the emitter region;
a blocking pn junction forming a boundary between said base region and a third region adjacent said base region;
means in said semiconductor body for localizing a breakdown portion of the junction, said breakdown portion being a portion that begins to descend in a forward direction when the voltage across said terminals of said thyristor device exceeds a breakdown voltage; In a method, the base region includes a first base portion adjacent the breakdown portion of the blocking pn junction and a second base portion at least partially separated therefrom.
The second base part is divided into the first base part and the second base part.
A method characterized in that a current limiting means is created adjacent to the emitter and connecting the first base part and the second base part, thereby limiting the forward voltage breakdown current flowing through the thyristor device.
JP9249379A 1978-07-20 1979-07-20 Thyristor for controlling voltage breakdown current and method for limiting voltage breakdown current Expired JPS6040192B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92656478A 1978-07-20 1978-07-20
US926564 1978-07-20

Publications (2)

Publication Number Publication Date
JPS5515300A JPS5515300A (en) 1980-02-02
JPS6040192B2 true JPS6040192B2 (en) 1985-09-10

Family

ID=25453381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9249379A Expired JPS6040192B2 (en) 1978-07-20 1979-07-20 Thyristor for controlling voltage breakdown current and method for limiting voltage breakdown current

Country Status (4)

Country Link
JP (1) JPS6040192B2 (en)
CA (1) CA1114522A (en)
DE (1) DE2928685A1 (en)
SE (1) SE449538B (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4261000A (en) * 1980-05-23 1981-04-07 General Electric Company High voltage semiconductor device having an improved dv/dt capability
IE54111B1 (en) * 1982-03-11 1989-06-21 Westinghouse Electric Corp Laser treatment of thyristor to provide overvoltage self-protection
US4555845A (en) * 1982-10-13 1985-12-03 Westinghouse Electric Corp. Temperature stable self-protected thyristor and method of producing
US4514898A (en) * 1983-02-18 1985-05-07 Westinghouse Electric Corp. Method of making a self protected thyristor
US4516315A (en) * 1983-05-09 1985-05-14 Westinghouse Electric Corp. Method of making a self-protected thyristor
IT1212767B (en) * 1983-07-29 1989-11-30 Ates Componenti Elettron SEMICONDUCTOR OVERVOLTAGE SUPPRESSOR WITH PREDETINABLE IGNITION VOLTAGE WITH PRECISION.
CA1272811A (en) * 1985-04-24 1990-08-14 Hitachi, Ltd. Semiconductor device of overvoltage self-protection type

Also Published As

Publication number Publication date
DE2928685A1 (en) 1980-01-31
SE449538B (en) 1987-05-04
SE7906202L (en) 1980-01-21
CA1114522A (en) 1981-12-15
JPS5515300A (en) 1980-02-02

Similar Documents

Publication Publication Date Title
JP3413250B2 (en) Semiconductor device and manufacturing method thereof
US4314266A (en) Thyristor with voltage breakover current control separated from main emitter by current limit region
US5510634A (en) Insulated gate bipolar transistor
JPH0334347A (en) High-voltage power ic process
JPH0420265B2 (en)
US4060825A (en) High speed high power two terminal solid state switch fired by dV/dt
JPS6040192B2 (en) Thyristor for controlling voltage breakdown current and method for limiting voltage breakdown current
CN112768447A (en) Reverse conducting insulated gate bipolar transistor and manufacturing method thereof
US6066864A (en) Thyristor with integrated dU/dt protection
US5835985A (en) Reverse conducting gate-turnoff thyristor
US4352118A (en) Thyristor with segmented turn-on line for directing turn-on current
EP0129702B1 (en) Voltage breakover protected thyristor having field-containing layer in avalanche voltage breakover zone
JPH0220849Y2 (en)
US4176371A (en) Thyristor fired by overvoltage
JPS60263461A (en) Manufacture of high withstand voltage longitudinal transistor
EP0182400A1 (en) Method of manufacturing a bipolar transistor having emitter series resistors
JP4275763B2 (en) Power semiconductor device employing field plate and method of manufacturing the same
GB1573234A (en) Thyristors
JP2002094046A (en) Semiconductor device
JP2673694B2 (en) Thyristor
JP2547468B2 (en) Semiconductor device and manufacturing method thereof
JP2502793B2 (en) Overvoltage self-protected semiconductor device
JPS6123356A (en) Apparatus for preventing electrostatic breakdown of semiconductor device
JPS6362906B2 (en)
KR100486350B1 (en) Est & method of manufacturing thereof