JPS6040020Y2 - 増幅器回路 - Google Patents

増幅器回路

Info

Publication number
JPS6040020Y2
JPS6040020Y2 JP6183279U JP6183279U JPS6040020Y2 JP S6040020 Y2 JPS6040020 Y2 JP S6040020Y2 JP 6183279 U JP6183279 U JP 6183279U JP 6183279 U JP6183279 U JP 6183279U JP S6040020 Y2 JPS6040020 Y2 JP S6040020Y2
Authority
JP
Japan
Prior art keywords
amplifier
transistor
emitter
resistor
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6183279U
Other languages
English (en)
Other versions
JPS55162419U (ja
Inventor
ウエイン・エドワ−ド・ケルソ−
Original Assignee
テクトロニクス・インコ−ポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テクトロニクス・インコ−ポレイテツド filed Critical テクトロニクス・インコ−ポレイテツド
Priority to JP6183279U priority Critical patent/JPS6040020Y2/ja
Publication of JPS55162419U publication Critical patent/JPS55162419U/ja
Application granted granted Critical
Publication of JPS6040020Y2 publication Critical patent/JPS6040020Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は増幅器回路に関し、特に高速オシロスコープの
水平軸回路に用いて最適な増幅器回路に関する。
゛広帯域且つ高速掃引オシロスコープの必要性及びその
需要は、高速エレトロニクス機器の発達に伴い増大し、
現在では、1目盛当りlnsの掃引速度を有するオシロ
スコープがかなり低廉な価格で市販されるに至っている
このような高速掃引信号増幅に好適な増幅器回路の一つ
に、本出願人の出願に係る特公和50−1975に開示
された回路(特に第5図)がある。
この回路は、PNP及びNPNトランジスタの組合せと
制御可能な電流源によって、入力掃引信号を数ナノ秒で
直線的に数lOボルトに増幅することができる。
第1図は、上述の従来の増幅器回路の基本回路図である
第1図に於て、掃引信号は、入力端子10及び11、即
ち一対のエッタ結合トランジスタ12.13の夫々のベ
ースに印加される。
このトランジスタ12.13のエミッタは、結合抵抗器
14を介して接続し、更に夫々抵抗器15,16を介し
て正電圧源に接続している。
一方、トランジスタ12,13のコレクタは、帰還抵抗
器21.22を夫々有する高利得増幅器17.18の夫
々の入力端子に接続している。
増幅器17.18の入力端子は仮想接地され、入力端子
電圧は一定に保たれている(即ち、接地電圧)ので、ト
ランジスタ12.13からの差動コレクタ電流は総て、
帰還抵抗器21.22を流れる。
したがって、出力端子19.20にはブツシュ・プル掃
引信号が生じ、この掃引信号は、例えば、オシロスコー
プの陰極線管の水平偏向板に印加される。
この増幅器回路の電圧利得は、低周波では略抵抗器21
(又は22)の帰還抵抗値をエミッタ結合抵抗器14の
抵抗値1/2で除した値で決定される。
ところで、第1図の増幅器回路の欠点は、高周波での電
圧利得の低下である。
これは、使用されている回路素子、特に帰還抵抗器21
,22、に並列した容量成分が存在するためである。
尚、高周波応答は、エミッタ結合抵抗器14を並列に、
複雑なりアクティブ補償回路網を設けることで改良され
得る。
しかし、抵抗器14の抵抗値は通常2以上のステップに
切換える必要があるので、上記の補償回路網は非常に複
雑となり実用的でない。
したがって、本考案の目的は、簡単な構成で高周波応答
を改良した増幅器回路を提供するものである。
以下、第2,3図を参照して本考案を詳細に説明する。
第2図は、本考案に基づく基本的な増幅器回路の回路図
であり、例えばオシロスコープの水平軸回路に用いるブ
ツシュ・プル型として示しであるが、本考案の増幅器回
路はシングルエンド型でも差支えないことに留意された
い。
本考案の増幅器回路と第1図の従来例との相違点の第1
は、トランジスタ12,13のコレクタと帰還増幅器1
7.18の入力端子間の信号路に夫々結合抵抗器25.
26を挿入したことである。
第2は、抵抗器25.26各々の両端に生じた信号電圧
を夫々エミッタ・ホロワ・トランジスタ27.28で増
幅することである。
トランジスタ27.28のエミッタに生じた交流信号成
分は、夫々結合コンデンサ29.30を介して増幅器1
7.18の入力端子に印加される。
第2図の増幅器回路は対称的なので、以下簡単のため、
上半分の回路を中心にして説明する。
第2図の回路の動作は次の通りである。
一対の差動トランジスタ12.13は、ブツシュ・プル
のコレクタ電流、即ちトランジスタ12には増加或いは
立上り極性の電流が、トランジスタ13には減少或いは
立上り極性の電流が生ずる。
尚、入力端子10.11に印加される掃引信号の極性は
予め決められている。
抵抗器25.26の抵抗値は抵抗器31.32の抵抗値
よりも非常に小さいので、信号電流の大部分は抵抗器2
5.26を流れる。
出力端子19.20のブツシュ・プル出力信号は、第1
図の従来例で言及した如く、低周波では抵抗器14及び
帰還抵抗器21.22の抵抗値で決定される。
したがって、直流及び低周波での電圧利得VCLは次の
第(1)式で表わされる。
R21・冊(1) V c L ’!本?xJ会 ここで、R1,はエミッタ結合抵抗器14の抵抗値であ
り、R21は帰還抵抗器21の抵抗値である。
この場合、結合抵抗器14の抵抗値は、抵抗器15の抵
抗値に比べ非常に小さいと仮定しているが、この仮定が
当てはまらない特別の場合には、抵抗器15の抵抗値を
考慮する必要がある。
尚、抵抗器31.32は、その抵抗値が抵抗器25.2
6のそれより充分大きいので低周波応答には実質上影響
しない。
第2図の増幅器回路の高周波電圧利得は、帰還コンデン
サ23によって減少するが、高周波応答はトランジスタ
27、コンデンサ29、抵抗器25から成る交流増幅器
によって効果的に改善される。
増幅器17は、例えばエミッタを直接接地したエミッタ
接地トランジスタ入力段を含む高利得増幅器であって、
極く僅かの入力変化は大きな出力変化となり現われ、帰
還回路を介して負帰還され、前記入力の変化を打消す。
よって、その入力端は所謂仮想接地であって、実質的に
一定電圧に保たれているとみなせる。
そこで、トランジスタ12からのコレクタ信号電流が結
合抵抗器25は流れると、その左端電位、即ちエミッタ
ホロワ・トランジスタ27のベース電圧は、信号電流に
対応する電圧降下分だけ変化する。
トランジスタ27.28は、相互に逆極性の関係にある
ので、抵抗器25.26の両端に生じた逆極性の電圧降
下に一層速かに応答することに留意されたい。
トランジスタ27のエミッタに生ずる交流成分は、結合
コンデンサ29を介して増幅器17の入力端に印加され
る。
第2図の増幅器回路の高周波電圧利得は、トランジスタ
27のベースでの電圧利得に、結合コンデンサ29、増
幅器17、及び帰還コンデンサ23から成る演算増幅器
の電圧利得を掛けたものである。
高周波では、抵抗よりも容量の方が影響が大きいので、
第2図の増幅器回路の高周波電圧利得VGHは路次の第
(2)式で表わすことができる。
25C29 ■・・′″幅kxら °−−−−−(2)
ここで、R25は抵抗器25の抵抗値であり、C23,
C29は夫々コンデンサ23.29の容量である。
第(1)及び(2)式を比較することによって、第2図
の増幅回路は、次の第(3)式を満足すれば、広帯域に
亘って一定の電圧利得を有することが判る。
R2,・C23=R25・C9・・・・・・(3)この
第(3)式を成立させるためには、帰還コンデンサ23
.24は可変コンデンサであることが望ましい。
上述の説明から、直列接続抵抗器25,26、エミッタ
・ホロワ・トランジスタ27,28、及び結合コンデン
サ29.30を付加することにより、第1図に示す従来
の増幅器回路の直流及び低周波動作に影響を与えること
なく、高周波応答を大幅に改善できることが判る。
エミッタ・ホロワ・トランジスタ27.28は、他の高
入力インピーダンス、例えばFET (電界効果型トラ
ンジスタ)ソース・ホロワ等の利得1の増幅器で置換す
ることもできるが、エミッタ・ホロワ増幅器は、周波数
応答性が特に良好なので、最適といえる。
第3図は第2図に示した本考案に係る増幅器回路を用い
たオシロスコープの水平軸増幅器回路の回路図である。
以下、第2図の基本回路と第3図の回路との相違点及び
それらの目的を説明する。
新に加えたエミッタ結合抵抗器14は、スイッチ33を
選択的に閉じることにより抵抗器14と並列接続され、
第3図の増幅回路の電圧利得を適当な値、例えば、w倍
に増大させるものである。
第(1)及び(2)式から判る様に、これにより低周波
と高周波の利得は共に変えることが可能である。
ベース接地トランジスタ34.35は、抵抗器36.3
7に一定の定常電流を流すと共にトランジスタ12.1
3のコレクタ電圧を一定に維持するためのものである。
抵抗器3B、39、及びダイオード40から成る分圧器
は、トランジスタ34.35のベース・バイアス電圧供
給用である。
特にダイオード40はこのバイアス回路の温度補償用で
ある。
抵抗器41〜44及びダイオード45.46は、抵抗器
25.26と共に、第3図の回路をオーバ・ドライブか
ら保護するリミッタ回路を構成する。
即ち、抵抗器42を通る電流が増加し、抵抗器41及び
25を通る電流が、ダイオード45での電圧降下を正に
する程度に減少すると、ダイオード45は導通しトラン
ジスタ34のコレクタ信号電流の一部分をトランジスタ
35のコレクタ信号電流と逆極性の関係で増幅器18の
入力端子に側流する。
したがって、出力電圧を制限することとなる。
スイッチ47は、増幅器回路のダイナミック・レンジを
制限するものであり、ビーム・ファインダ(オシロスコ
ープの陰極管の管面外に偏向されたトレースを管面内に
戻し観測できるようにする)用のスイッチである。
結合コンデンサ29゜30と夫々直列接続している低抵
抗器48.49は、高速時オーバシュートを抑えるもの
であり、このようなオーバシュートは大振幅の出力電圧
及びトランジスタ12.13のエミッタの漂遊容量から
生ずる寄生帰還に基づく。
以上の説明から明らかな如く、本考案の増幅器回路は、
エミッタ接地トランジスタ入力段及び演算増幅器型の負
帰還増幅出力段間を結合抵抗器と結合コンデンサを含む
交流増幅器との並列結合回路で結合することを重要な特
徴としている。
その結果、直流を含む低周波信号に対してはエミッタ接
地トランジスタのエミッタ抵抗値と出力段の帰還抵抗値
で決まる電圧利得を有し、高周波信号に対しては更に略
結合コンデンサと帰還回路のコンデンサの比に応じて高
周波特性を持ち上げ(増強)できるので、広帯域にわた
り安定した信号増幅が可能である。
この高周波増強の割合は入力段のエミッタ抵抗値に実質
的に無関係であるので、斯るエミッタ抵抗値を複数の値
に切換えて異なる増幅度を得る広帯域増幅器に用いる、
例えばオシロスコープの水平軸回路に特に好適である。
しかし、本考案は、他の目的にも使用可能なことは当然
であり、また本考案の実施例の変形及び変更は当業者に
とって自明である。
【図面の簡単な説明】
第1図は従来の増幅器回路の一例を示す回路図、第2図
は本考案に係る増幅器回路の基本回路図、第3図は本考
案に係る増幅器回路をオシロスコープの水平軸回路に用
いた場合の回路図である。 12.13・・・・・・エミッタ接地トランジスタ、1
7.18・・・・・・高利得増幅器、21,22,23
゜24・・・・・・帰還インピーダンス、25.26・
・・・・・結合抵抗器、27.28・・・・・・エミッ
タ・ホロワ トランジスタ、29.30・・・・・・結
合コンデンサ。

Claims (2)

    【実用新案登録請求の範囲】
  1. (1)エミッタ接地トランジスタと、入出力端子間に接
    続した負帰還インピーダンスを有する高利得増幅器と、
    該増幅器の入力端及び上記エミッタ接地トランジスタの
    コレクタ間に接続した結合抵抗器と、上記エミッタ結合
    トランジスタのコレクタに入力端を接続し出力を結合コ
    ンデンサを介して上記増幅器の入力端へ供給する同相増
    幅器とを具える増幅器回路。
  2. (2)上記エミッタ接地トランジスタのエミッタ抵抗を
    複数の異なる値に切換えるようにした特許請求の範囲第
    1項記載の増幅器回路。
JP6183279U 1979-05-11 1979-05-11 増幅器回路 Expired JPS6040020Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6183279U JPS6040020Y2 (ja) 1979-05-11 1979-05-11 増幅器回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6183279U JPS6040020Y2 (ja) 1979-05-11 1979-05-11 増幅器回路

Publications (2)

Publication Number Publication Date
JPS55162419U JPS55162419U (ja) 1980-11-21
JPS6040020Y2 true JPS6040020Y2 (ja) 1985-12-02

Family

ID=29295802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6183279U Expired JPS6040020Y2 (ja) 1979-05-11 1979-05-11 増幅器回路

Country Status (1)

Country Link
JP (1) JPS6040020Y2 (ja)

Also Published As

Publication number Publication date
JPS55162419U (ja) 1980-11-21

Similar Documents

Publication Publication Date Title
US3497824A (en) Differential amplifier
JPS5838969B2 (ja) 直結増幅制限回路
JPH03150908A (ja) 直流結合トランスインピーダンス型増幅器
US4296383A (en) Balancing amplifier
US4468628A (en) Differential amplifier with high common-mode rejection
KR0148324B1 (ko) 가변 이득 증폭 회로
US4406990A (en) Direct coupled DC amplification circuit
JPH0550163B2 (ja)
US4774478A (en) Feedback amplifier compensation circuitry
US5389894A (en) Power amplifier having high output voltage swing and high output drive current
US5469106A (en) Voltage controlled amplifier which reduces differential gain
US4425551A (en) Differential amplifier stage having bias compensating means
US4728902A (en) Stabilized cascode amplifier
JPS6333727B2 (ja)
US6268769B1 (en) Operational amplifier
US4013973A (en) Amplifier arrangement
JPS6040020Y2 (ja) 増幅器回路
US4167708A (en) Transistor amplifier
US4453134A (en) High voltage operational amplifier
JP3080488B2 (ja) 差動増幅器
JPS6011913A (ja) 電流源回路
KR100209473B1 (ko) 광대역 증폭 회로
JPS6123852Y2 (ja)
US4047118A (en) Transistor amplifier circuit
JPH0113453Y2 (ja)