JPS6038945A - 全波整流回路 - Google Patents
全波整流回路Info
- Publication number
- JPS6038945A JPS6038945A JP58147188A JP14718883A JPS6038945A JP S6038945 A JPS6038945 A JP S6038945A JP 58147188 A JP58147188 A JP 58147188A JP 14718883 A JP14718883 A JP 14718883A JP S6038945 A JPS6038945 A JP S6038945A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- amplifier
- reference voltage
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はディジタル中継伝送装置のタイミング抽出回路
における、ピークスライス出力発生のための全波整流回
路に関するものである。
における、ピークスライス出力発生のための全波整流回
路に関するものである。
従来技術と問題点
ディジタル伝送路における中継器においては、入力信号
から抽出されたタイミング信号によって入力波形を識別
して波形再生を行う。第１図はこのような場合に用いら
れるタイミング抽出回路の一例を示し、バイポーラ波形
を用いたＰＣＭ方式の中継器におけるタイミング抽出部
を示したものであって、１は等化増幅器、２はピーク検
出形ＡＧＣ回路、３は非線形増幅器（全波整流回路）、
４はタイミング抽出フィルタ、５はリミッタ増幅器、６
は基準電圧源である。
から抽出されたタイミング信号によって入力波形を識別
して波形再生を行う。第１図はこのような場合に用いら
れるタイミング抽出回路の一例を示し、バイポーラ波形
を用いたＰＣＭ方式の中継器におけるタイミング抽出部
を示したものであって、１は等化増幅器、２はピーク検
出形ＡＧＣ回路、３は非線形増幅器（全波整流回路）、
４はタイミング抽出フィルタ、５はリミッタ増幅器、６
は基準電圧源である。
第１図において、増幅器１は入力信号Ｓ、を増幅して出
力Ｓ２を発生するが、ＡＧＣ回路２は出力Ｓ２と基準電
圧源６０基準亀圧ｒ８とを比較して誤差電圧に応じた制
御信号を発生して増幅器１に供給するので、増幅器１は
その出力Ｓ２のヒーク振幅が基準電圧源６のｔ圧ｒ８に
等しくなるように利得を制御され、従って出力Ｓ２は一
定゛振幅となる。入力信号Ｓ□は１１”、“０”ｚ−１
”の３値レベルを有する、クロツクに同期した信号であ
るが、伝送路を伝搬する間に波形が鈍るとともに振幅が
減衰している。波形の鈍化、振幅の減衰の程度は、伝送
路の長さやインピーダンスによって異なる。等化増幅器
１はこのような入力信号Ｓ、を増幅して、出力端の信号
Ｓ２の振幅が、入力信号の大小に拘らず一定になるよう
にする。
力Ｓ２を発生するが、ＡＧＣ回路２は出力Ｓ２と基準電
圧源６０基準亀圧ｒ８とを比較して誤差電圧に応じた制
御信号を発生して増幅器１に供給するので、増幅器１は
その出力Ｓ２のヒーク振幅が基準電圧源６のｔ圧ｒ８に
等しくなるように利得を制御され、従って出力Ｓ２は一
定゛振幅となる。入力信号Ｓ□は１１”、“０”ｚ−１
”の３値レベルを有する、クロツクに同期した信号であ
るが、伝送路を伝搬する間に波形が鈍るとともに振幅が
減衰している。波形の鈍化、振幅の減衰の程度は、伝送
路の長さやインピーダンスによって異なる。等化増幅器
１はこのような入力信号Ｓ、を増幅して、出力端の信号
Ｓ２の振幅が、入力信号の大小に拘らず一定になるよう
にする。
非線形増幅器５は基準電圧源６の基準電圧によって、増
幅器１の出力Ｓ、をその±５０％の振幅レベルでスライ
スして、スライス波形の出力Ｓ３を発生する。このスラ
イス波形の出力Ｓ、は、クロック周波数を中心周波数と
する狭帯域フィルタからなるタイミング抽出フィルタ４
に加えられて、正弦波信号Ｓ４を取シ出される。リミッ
タ増幅器５は、タイミング抽出フィルタ４の出力正弦波
ｓ４を増幅整形して、矩形波からなる再生クロック信号
Ｓ。を発生する。
幅器１の出力Ｓ、をその±５０％の振幅レベルでスライ
スして、スライス波形の出力Ｓ３を発生する。このスラ
イス波形の出力Ｓ、は、クロック周波数を中心周波数と
する狭帯域フィルタからなるタイミング抽出フィルタ４
に加えられて、正弦波信号Ｓ４を取シ出される。リミッ
タ増幅器５は、タイミング抽出フィルタ４の出力正弦波
ｓ４を増幅整形して、矩形波からなる再生クロック信号
Ｓ。を発生する。
第２図は第１図に示された従来回路における非線形増幅
器の動作を説明している。同図においてＡは非線形増幅
器の特性を示し、図示のように折れ線管性からなってい
る。非線形増幅器における基準電圧Ｖ８は折れ線管性Ａ
のカットオフよシ大きい値に選ばれておシ、従って増幅
器３の出力は入力信号Ｓ２を振幅レベルＬでスライスし
たものとなる。本例においては、Ｌは入力信号Ｓ、に対
して５０チ振幅に選はれる。なお第２図においては入力
信号Ｓ、の正側におけるスライス動作のみを説明してい
るが、負側のスライスも同様の方法によって行われ、正
負のスライス出方が合成されて非線形増幅器の出力にス
ライスされた全波整流波形を生じる。
器の動作を説明している。同図においてＡは非線形増幅
器の特性を示し、図示のように折れ線管性からなってい
る。非線形増幅器における基準電圧Ｖ８は折れ線管性Ａ
のカットオフよシ大きい値に選ばれておシ、従って増幅
器３の出力は入力信号Ｓ２を振幅レベルＬでスライスし
たものとなる。本例においては、Ｌは入力信号Ｓ、に対
して５０チ振幅に選はれる。なお第２図においては入力
信号Ｓ、の正側におけるスライス動作のみを説明してい
るが、負側のスライスも同様の方法によって行われ、正
負のスライス出方が合成されて非線形増幅器の出力にス
ライスされた全波整流波形を生じる。
このように従来のタイミング抽出回路においては、信号
波形のスライスを非線形増幅器の人出方性性によって行
っている。すなわち出方が飽和し始める入力信号レベル
を、等化波形のスライスポイントに設定して増幅を行う
ことによってスライスを行っているが、非線形増幅器の
入出力飽和特性は、増幅器に用いられている能動素子（
トランジスタ）の特性に依存するので、素子の特性ばら
つきによってスライス出力レベルが変動する。そしてス
ライス出力レベルが変動すると出力信号Ｓ３のパルス幅
、振幅等が変化し、従ってタイミング抽出フィルタ４の
出力信号レベルが変動して、リミッタ増幅器５に広いダ
イナミックレンジが要求されるようになシ、またジッタ
が発生ずる蝉の問題を生じる。とれらの問題は、回路が
個別部品で構成されている場合には、各部の調整を行う
仁とによって面倒ではあるが解決することもできる。
波形のスライスを非線形増幅器の人出方性性によって行
っている。すなわち出方が飽和し始める入力信号レベル
を、等化波形のスライスポイントに設定して増幅を行う
ことによってスライスを行っているが、非線形増幅器の
入出力飽和特性は、増幅器に用いられている能動素子（
トランジスタ）の特性に依存するので、素子の特性ばら
つきによってスライス出力レベルが変動する。そしてス
ライス出力レベルが変動すると出力信号Ｓ３のパルス幅
、振幅等が変化し、従ってタイミング抽出フィルタ４の
出力信号レベルが変動して、リミッタ増幅器５に広いダ
イナミックレンジが要求されるようになシ、またジッタ
が発生ずる蝉の問題を生じる。とれらの問題は、回路が
個別部品で構成されている場合には、各部の調整を行う
仁とによって面倒ではあるが解決することもできる。
しかしながら回路がＬＳＩ化されている場合は、このよ
うな方法も適用することができない。
うな方法も適用することができない。
発明の目的
本発明はこのような従来技術の問題点を解決しようとす
るものであって、その目的は、入力信号を正および負方
向に所定のスライスレベルでスライスして出力を発生す
る全波整流回路において、素子のはらつきの影響による
特性変動を少くすることができ、従ってスライス出力レ
ベルの変動を少くすることができる回路形式を提供する
ことにある。
るものであって、その目的は、入力信号を正および負方
向に所定のスライスレベルでスライスして出力を発生す
る全波整流回路において、素子のはらつきの影響による
特性変動を少くすることができ、従ってスライス出力レ
ベルの変動を少くすることができる回路形式を提供する
ことにある。
発明の実施例
第３図は本発す」の全波整流回路の一実施例を示してい
る。同図において、ＯＰ、、ＯＰ２は増幅器、ＣＭＰｌ
、 ＣＭＰｚは比較器、Ｗ、 、 ＳＦ、 、 ＳＦ
、はスイッチ、ＩＮＶ、 、 ＩＮＶ、はインバータ、
ＮＯＲはノア回路、ＲＩ＋Ｒ２は抵抗である。
る。同図において、ＯＰ、、ＯＰ２は増幅器、ＣＭＰｌ
、 ＣＭＰｚは比較器、Ｗ、 、 ＳＦ、 、 ＳＦ
、はスイッチ、ＩＮＶ、 、 ＩＮＶ、はインバータ、
ＮＯＲはノア回路、ＲＩ＋Ｒ２は抵抗である。
また第４図は第３図の回路における各部信号を示したも
のであｊｌ’ 、ｓ２は全波整流回路に対する入力信号
、５２′は増幅器ｏｐ、の出力信号、５３は全波整流回
路の出力信号をそれぞれ示し、５８ｇ５Ｂ□、ｓ８３は
それぞれスイッチＳＩＦ／、 、 ＳＦ、 、 ｓＦｓ
に対する制御信号を示している。
のであｊｌ’ 、ｓ２は全波整流回路に対する入力信号
、５２′は増幅器ｏｐ、の出力信号、５３は全波整流回
路の出力信号をそれぞれ示し、５８ｇ５Ｂ□、ｓ８３は
それぞれスイッチＳＩＦ／、 、 ＳＦ、 、 ｓＦｓ
に対する制御信号を示している。
入力信号Ｓ２は増１１’ｉ”’７．器ｏｐ、で反転増幅
され、例えば第４図に示すように２．５ｒを中心として
極性反転されて出力信号８２′を生じる。比較器ｃｙｐ
、は入力信号Ｓ２を基準電圧Ｖｒａ７例えば３．１Ｖと
比較し、信号Ｓ２が基準電圧Ｖｒｔｆよシ大きくなると
出方信号ＳＳ＋ を発生する。スイッチＳｒＦ’、とこ
れをインバータＩＮＦ、によって反転した信号とによっ
て開き、信号Ｓ！を増幅器ｏｐ、に入力する。一方、比
較器ＣＭＰ、は信号５．１を基準電圧Ｖｒｔｆと比較し
て、信号５ｊが基準電圧Ｖｒｅｆよシ大きくなると出力
信号５８２を発生する。スイッチＳＦ、は信号Ｓ８２
とこれをインバータＩＮ Ｆ、によって反転した信号と
によ、って捌き、信号５２１ を増幅器ｏｐ、に入力す
る。また比較器ＣＭＰ、 、 ＣＭＰ、の出力はノア回
路ＮＯＨに加えられて信号５８ｇを生じる。信号Ｓ８３
は信号Ｓ９１．５８２のいずれか一方でもハイレベルの
とき生じ、スイッチ５ＦＢは信号５８８ とこれをイン
バータＩＮ Ｖｓ によって反転した信号とによって閉
じ、それ以外のときは開いて基準電圧Ｖｒａｆを増幅器
ＯＰ、に入力する。
され、例えば第４図に示すように２．５ｒを中心として
極性反転されて出力信号８２′を生じる。比較器ｃｙｐ
、は入力信号Ｓ２を基準電圧Ｖｒａ７例えば３．１Ｖと
比較し、信号Ｓ２が基準電圧Ｖｒｔｆよシ大きくなると
出方信号ＳＳ＋ を発生する。スイッチＳｒＦ’、とこ
れをインバータＩＮＦ、によって反転した信号とによっ
て開き、信号Ｓ！を増幅器ｏｐ、に入力する。一方、比
較器ＣＭＰ、は信号５．１を基準電圧Ｖｒｔｆと比較し
て、信号５ｊが基準電圧Ｖｒｅｆよシ大きくなると出力
信号５８２を発生する。スイッチＳＦ、は信号Ｓ８２
とこれをインバータＩＮ Ｆ、によって反転した信号と
によ、って捌き、信号５２１ を増幅器ｏｐ、に入力す
る。また比較器ＣＭＰ、 、 ＣＭＰ、の出力はノア回
路ＮＯＨに加えられて信号５８ｇを生じる。信号Ｓ８３
は信号Ｓ９１．５８２のいずれか一方でもハイレベルの
とき生じ、スイッチ５ＦＢは信号５８８ とこれをイン
バータＩＮ Ｖｓ によって反転した信号とによって閉
じ、それ以外のときは開いて基準電圧Ｖｒａｆを増幅器
ＯＰ、に入力する。
増幅器ｏｐ、はとのようにして生じた入力信号兆を増幅
して、出力信号Ｓ３を発生する。
して、出力信号Ｓ３を発生する。
いま第３図において抵抗Ｒ１＋ ４の抵抗値の比を１：
５に選んだ場合、増幅器ＯＰ、の利得は６倍である。従
って増幅器ｏｐ、の出力電圧Ｖａｕｔは次のようになる
。
５に選んだ場合、増幅器ＯＰ、の利得は６倍である。従
って増幅器ｏｐ、の出力電圧Ｖａｕｔは次のようになる
。
Ｐｏｕｔ ＝ ６．５− （５，５−Ｅｘ） ｘ ６
（１）スイッチＳＦ、が開いているときは信号Ｓｘは５
．１ｒ一定であシ、従って出力電圧Ｖｏｕｔは２．１ｒ
一定となる。またスイッチＳＶ’、 、 ＳＦ、が開い
ているときは信号Ｓｘは信号ｓ２またはｓ２′であって
、増幅器□Ｐ２は（１）式の関係によってリニアに増幅
して出方電圧Ｖｏ ｕｔを生じる。第４図において一信
号ｓ３はこのようにして生じた増幅器□Ｐ２の出力信号
を示し、入力信号Ｓ、がスライスレベル３．１ｒよシ大
きいときおよび１．９Ｖよシ小さいとき、これに対応し
てピーク値３，３Ｖの敷流波形を生じ、それ以外のとき
出力レベルが２．１ｒ一定となることが示されている。
（１）スイッチＳＦ、が開いているときは信号Ｓｘは５
．１ｒ一定であシ、従って出力電圧Ｖｏｕｔは２．１ｒ
一定となる。またスイッチＳＶ’、 、 ＳＦ、が開い
ているときは信号Ｓｘは信号ｓ２またはｓ２′であって
、増幅器□Ｐ２は（１）式の関係によってリニアに増幅
して出方電圧Ｖｏ ｕｔを生じる。第４図において一信
号ｓ３はこのようにして生じた増幅器□Ｐ２の出力信号
を示し、入力信号Ｓ、がスライスレベル３．１ｒよシ大
きいときおよび１．９Ｖよシ小さいとき、これに対応し
てピーク値３，３Ｖの敷流波形を生じ、それ以外のとき
出力レベルが２．１ｒ一定となることが示されている。
発明の詳細
な説明したように本発明の全波整流回路によれば、入力
信号が基準電圧を超えたとき開いて入力信号を通過させ
る第１のスイッチ手段と、入力信号を反転増幅した出力
基準電圧を超えたとき開いて入力信号を通過させる第２
のスイッチ手段と、第１および第２のスイッチ手段がい
ずれも閉じているとき開いて基準電圧を通過させる第３
のスイッチ手段を有し、第１．第２および第３のスイッ
チ手段の出方を加算して出方を発生するようにしたので
、素子の特性の変動によってスライス出力レベルが変化
することがなくスライス出力を安定に取出すことができ
る。
信号が基準電圧を超えたとき開いて入力信号を通過させ
る第１のスイッチ手段と、入力信号を反転増幅した出力
基準電圧を超えたとき開いて入力信号を通過させる第２
のスイッチ手段と、第１および第２のスイッチ手段がい
ずれも閉じているとき開いて基準電圧を通過させる第３
のスイッチ手段を有し、第１．第２および第３のスイッ
チ手段の出方を加算して出方を発生するようにしたので
、素子の特性の変動によってスライス出力レベルが変化
することがなくスライス出力を安定に取出すことができ
る。
第１図はタイミング抽出回絡め構成例を示す図、第２図
は第１図に示されたタイミング抽出回路における各部信
号を示す図、第３図は本発明の全波整流回路の一実施例
の構成を示す図、第４図は第６図に示された全波整流回
路における各部信号を示す図である。 １・・・等化増幅器、２・・・ピーク検出形ＡＧＣ回路
、３・・・非線形増幅器、４・・・タイミング抽出フィ
ルタ、５・・・リミッタ増幅器、６・・・基準電圧源、
ｏｐｌ、 ｏｐ２・・・増幅器、ＣＭＰ、 、ＣＭＰ２
・・・比較器、Ｗｌ、 ＳＦ、 、 ＳＨＥ。 ・・・スイッチ、ＩＮＶ、 、 ＩＮＶ、・・・インバ
ータ、ＮｏＲ・・・ノア回路、Ｒ□、Ｒ３・・・抵抗。 特許出願人 ｎ±通株式会社（外１り 代理人弁理士玉蟲久五部（外１名）
は第１図に示されたタイミング抽出回路における各部信
号を示す図、第３図は本発明の全波整流回路の一実施例
の構成を示す図、第４図は第６図に示された全波整流回
路における各部信号を示す図である。 １・・・等化増幅器、２・・・ピーク検出形ＡＧＣ回路
、３・・・非線形増幅器、４・・・タイミング抽出フィ
ルタ、５・・・リミッタ増幅器、６・・・基準電圧源、
ｏｐｌ、 ｏｐ２・・・増幅器、ＣＭＰ、 、ＣＭＰ２
・・・比較器、Ｗｌ、 ＳＦ、 、 ＳＨＥ。 ・・・スイッチ、ＩＮＶ、 、 ＩＮＶ、・・・インバ
ータ、ＮｏＲ・・・ノア回路、Ｒ□、Ｒ３・・・抵抗。 特許出願人 ｎ±通株式会社（外１り 代理人弁理士玉蟲久五部（外１名）
Claims (1)
- 【特許請求の範囲】 入力信号を正および負方向に所定のスライスレベルでス
ライスして出力を発生する全波整流回路において、入力
信号を反転増幅する反転増幅器と、入力信号が基準電圧
を超えたとき開いて入力信号を通過させる第１のスイッ
チ手段と、前記反転増幅器の出力が基準電圧を超えたと
き開いて該反転増幅器の出力を通過させる第２のスイッ
チ手段と。 該第１および第２のスイッチ手段がいずれも閉じている
とき開いて基準電圧を通過させる第６のスイッチ手段と
、該第１．第２および第３のスイッチ手段の出力を加算
して出力する手段とを具えたことを特徴とする全波整流
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58147188A JPS6038945A (ja) | 1983-08-11 | 1983-08-11 | 全波整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58147188A JPS6038945A (ja) | 1983-08-11 | 1983-08-11 | 全波整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6038945A true JPS6038945A (ja) | 1985-02-28 |
| JPH0220186B2 JPH0220186B2 (ja) | 1990-05-08 |
Family
ID=15424552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58147188A Granted JPS6038945A (ja) | 1983-08-11 | 1983-08-11 | 全波整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6038945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0567952A (ja) * | 1990-12-20 | 1993-03-19 | Sanyo Electric Co Ltd | 波形検出回路 |
-
1983
- 1983-08-11 JP JP58147188A patent/JPS6038945A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0567952A (ja) * | 1990-12-20 | 1993-03-19 | Sanyo Electric Co Ltd | 波形検出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0220186B2 (ja) | 1990-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556685B1 (en) | Companding noise reduction system with simultaneous encode and decode | |
| US4433256A (en) | Limiter with dynamic hysteresis | |
| JP3741899B2 (ja) | データのデューティサイクルを補正するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路 | |
| US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
| US5412346A (en) | Variable gain voltage signal amplifier | |
| US5917369A (en) | Pulse width modulator with automatic gain control over-voltage modulator and limiter | |
| EP2802074B1 (en) | Amplifier circuit and amplification method | |
| US6237107B1 (en) | Dynamic slew rate control output buffer | |
| US4862020A (en) | Electronic delay control circuit having pulse width maintenance | |
| US6531931B1 (en) | Circuit and method for equalization of signals received over a communication system transmission line | |
| CA2071264C (en) | Regulated delay line | |
| JPS6038945A (ja) | 全波整流回路 | |
| EP0921635B1 (en) | Power amplifier device | |
| JP3623624B2 (ja) | ヒステリシスコンパレータ | |
| JPS58146114A (ja) | レベルコントロ−ル回路 | |
| FR2423089A1 (fr) | Circuit limiteur de bruit eliminant la distorsion aux amplitudes elevees | |
| JP3079522B2 (ja) | 論理回路 | |
| JPS59181719A (ja) | オフセツト補償回路 | |
| US6297756B1 (en) | Analog-to-digital conversion device | |
| JP2624338B2 (ja) | 自動デューテイ調整回路 | |
| JPS595740A (ja) | 波形整形回路 | |
| JP2661219B2 (ja) | パルス検出回路 | |
| US3581111A (en) | Adaptive integrator for digital signals | |
| JPS60250749A (ja) | パルス幅調整回路 | |
| JPS61189015A (ja) | 直流再生回路 |