JPS6035871A - Optical reader - Google Patents

Optical reader

Info

Publication number
JPS6035871A
JPS6035871A JP58143651A JP14365183A JPS6035871A JP S6035871 A JPS6035871 A JP S6035871A JP 58143651 A JP58143651 A JP 58143651A JP 14365183 A JP14365183 A JP 14365183A JP S6035871 A JPS6035871 A JP S6035871A
Authority
JP
Japan
Prior art keywords
electrode
thyristor
phototransistor
light
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58143651A
Other languages
Japanese (ja)
Other versions
JPH056386B2 (en
Inventor
Kazufumi Yamaguchi
山口 和文
Takahiko Murata
隆彦 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58143651A priority Critical patent/JPS6035871A/en
Publication of JPS6035871A publication Critical patent/JPS6035871A/en
Publication of JPH056386B2 publication Critical patent/JPH056386B2/ja
Granted legal-status Critical Current

Links

Abstract

PURPOSE:To attain highly reliable, high-speed and highly accurate reading by shielding the whole thyrister array by a light shielding film. CONSTITUTION:Light is irradiated only on phototransistors out of elements arranged on an image sensor chip and an Al film 28 is adhered to the surface of the thyristor through a shielding resin film or an insulating film to prevent the surface of the thyristor from the irradiation of light. Since one thyristor has a sufficient signal holding function and a shift register can be constituted by arranging one thyristor on each stage, the number of elements of a scanning part can be reduced.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は情報を光学的に高精度で読み取る光学的読取装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an optical reading device that optically reads information with high precision.

(従来例の構成とその問題点) 従来の光学的読取装置としては、まず、シリコンピッコ
ン、 MOSターケ9ットビノコン等が挙ケることがで
きる。これらは順次読み出しのためのアクセス機能ラミ
子ビームの偏向によって行っているため、容易かつ高解
像度で行える長所があるが、全固体化でないため、小型
化、低消費電力化等に難点がある。
(Constitution of Conventional Example and its Problems) Examples of conventional optical reading devices include a silicon picocon, a MOS tarque 9tvinocon, and the like. These processes are performed by deflecting access function laminate beams for sequential readout, so they have the advantage of being easy to perform with high resolution, but because they are not all-solid-state, they have drawbacks such as miniaturization and low power consumption.

一方、全固体化光学的読取装置としてはCCDイメージ
センサ、 MOSイメージセンサが挙げられる。
On the other hand, examples of all-solid-state optical reading devices include CCD image sensors and MOS image sensors.

光検知のためのフォトダイオードアレイと順次読み取り
のだめの走査回路からなる。CCDイメージセンサの走
査回路はCCDであり、MOSイメージセンサの走査回
路はMOSシフトレジスタである。これらはいずれもM
O8集積回路技術をベースとしたもので、動作は5i−
8i02の界面で起こる。受光素子であるため、透明々
材料でパッケージする必要があシ、また、受光面積の大
きな素子では・ぐッケーノのサイズも大きくなる。表面
状態に敏感なMOSデバイスを前記のように制限された
材料で低コストで完全な封止金することは難しい。特に
、密着形読取方式における長尺の大形読取素子の封止は
難しい。
It consists of a photodiode array for light detection and a scanning circuit for sequential reading. The scanning circuit of a CCD image sensor is a CCD, and the scanning circuit of a MOS image sensor is a MOS shift register. Both of these are M
It is based on O8 integrated circuit technology and operates in 5i-
This occurs at the 8i02 interface. Since it is a light-receiving element, it needs to be packaged with a transparent material, and if the element has a large light-receiving area, the size of the guccano will also be large. It is difficult to completely encapsulate a MOS device that is sensitive to surface conditions at a low cost using the limited materials described above. In particular, it is difficult to seal a long and large reading element in a contact type reading method.

(発明の目的) 本発明はセンサ部と走査部を同一チップ」二に形成し、
かつ前記のMOSイメージセンサ、 CCDイメージセ
ンサの菓1f点全除去し、高信頼性で高速、高精度で読
み取ることのできるイメージセンサを提供することを目
的とする。
(Object of the invention) The present invention forms a sensor section and a scanning section on the same chip,
Another object of the present invention is to provide an image sensor that completely eliminates the defects of the MOS image sensor and CCD image sensor and can read with high reliability, high speed, and high accuracy.

(発明の構成) 本発明の光学的読取装置は、光検知用のフォトトランジ
スタアレイ(フォトダイオードアレイ)およびサイリス
タの縦続接続から々るシフトレジスタ、シフトレジスタ
の各段の状態を検知して電流モードで検知用フォトトラ
ンジスタをアクセスするトランジスタアレイ、サイリス
タアレイ全体を遮光するための遮光膜等から々ること全
特徴とする。以上のような構成のため、本イメージセン
サはバイポーラ集積回路技術で製作できる。サイリスタ
は1個で信号の保持機能があり、各段1個でシフトし・
リスクを構成することができるため、走査部の素子数を
極めて少々くできる。一方、サイリスタは光に敏感であ
シ、照射光でトリガされて誤動作をするため、完全な光
遮蔽が必要である。
(Structure of the Invention) The optical reading device of the present invention detects the state of a shift register and each stage of the shift register from a phototransistor array (photodiode array) for light detection and a cascade connection of thyristors, All features include a transistor array for accessing the detection phototransistor, a light-shielding film for shielding the entire thyristor array, etc. Because of the above configuration, this image sensor can be manufactured using bipolar integrated circuit technology. One thyristor has a signal holding function, and one thyristor in each stage shifts and
Since the risk can be configured, the number of elements in the scanning section can be extremely reduced. On the other hand, thyristors are sensitive to light and malfunction when triggered by irradiated light, so complete light shielding is required.

光醇蔽膜はフォトリソ技術によって、サイリスタ領域に
のみ不透明膜を付着させることは容易であるO (実施例の説明) 以下本発明の一実施例について、図面を参照しながら説
明する。
It is easy to apply an opaque film only to the thyristor region by photolithography. (Description of Embodiment) An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明の一実施例におけるイメージセンサの回
路図である。第1図において、11 。
FIG. 1 is a circuit diagram of an image sensor in one embodiment of the present invention. In FIG. 1, 11.

1□ 113 .14はフォトトランジスタであり、S
iチップ上に一定の間隔で所望の数だけ設ける。
1□ 113. 14 is a phototransistor, S
A desired number of chips are provided on the i-chip at regular intervals.

21 122 123 +24はサイリスタであり、各
段間の結合トランジスタ31 *3z + 33 + 
34と共にシフトレジスタの機能を果す。41942p
43 #44はサイリスタの導通状態を検知して、夫々
のコレクタに接続したフォトトランジスタを読取状態に
するための結合トランジスタである。
21 122 123 +24 is a thyristor, and a coupling transistor 31 *3z + 33 + between each stage
Together with 34, it functions as a shift register. 41942p
43 #44 is a coupling transistor for detecting the conduction state of the thyristor and setting the phototransistor connected to each collector to a reading state.

5はスタート信漫の入力を初段のサイリスタのダ(5) −)K伝達する入力結合トランジスタである。6は最後
段に接続したサイリスクでちシ、トランジスタ7と共に
イメージセンサチップ間の縦続接続を容易にする機能を
果す。81 182 $83 +84p85はサイリス
タのアノードに接続した負荷抵抗である。抵抗91 +
92 +93 j94 +95は抵抗101,10□ 
+103p1041105と共に、サイリスタのトリが
感度を調節する機能を果す。同一段のサイリスタのカソ
ード、段間結合トランジスタのエミッタ、フォトトラン
ジスタとの結合トランジスタのエミッタは共通に接続し
、奇数段の共通接続点、偶数段の共通接続点は夫々シフ
ト用のクロックφおよび1に接続する0各フオトトラン
ジスタのコレクタは共通に接続して出力端子11とする
。12は出力負荷抵抗である。以上のように構成された
本実施例のイメージセンサについて、以下その動作を説
明する。
Reference numeral 5 denotes an input coupling transistor that transmits the input of the start signal to the first stage thyristor. Reference numeral 6 denotes a silicon risk connected at the last stage, which, together with transistor 7, functions to facilitate the cascade connection between the image sensor chips. 81 182 $83 +84p85 is a load resistor connected to the anode of the thyristor. Resistance 91 +
92 +93 j94 +95 is resistance 101, 10□
Together with +103p1041105, the thyristor bird functions to adjust the sensitivity. The cathodes of the thyristors in the same stage, the emitters of the interstage coupling transistors, and the emitters of the coupling transistors with the phototransistor are commonly connected, and the common connection points of the odd-numbered stages and the common connection points of the even-numbered stages are connected to the shift clocks φ and 1, respectively. The collectors of the phototransistors connected to the output terminal 11 are connected in common to form an output terminal 11. 12 is an output load resistance. The operation of the image sensor of this embodiment configured as described above will be described below.

本サイリスクはNケゝ−ト形であシ、アノードに比べて
負の電圧をケ9−ト電極に加えることによってトリがさ
れる。まず、S■端子にHレベルのi4(6) ルスが入力されるとトランジスタ5のコレクタ電流が流
れ、サイリスタ21のケ゛−ト電極はLレベル(アクテ
ィブ)になり、この状態でサイリスクのカソードがLレ
ベルになるとこのサイリスタは導通状態になシ、その後
ケゝ−ト電圧がHレベル(非アクティブ)になっても導
通状態は保持される。この状態ではペース−エミッタの
共通接続によりフォトトランジスタとの結合用トランジ
スタ41 も導通状態になシ、フォトトランジスタ11
に電流を流して、その光電変換信号を出力端子11に出
力する。同様に次段との結合トランジスタ3I も導通
状態で第2段のサイリスタはLレベルに々るが、第2段
のサイリスタ22のカソード(■に接続)はHレベルで
あるため、サイリスタ22は非導通状態を保つ。次のク
ロック状態(φ−H、?;=L )では、サイリスタ2
2のダートはLレベルであるので、サイリスタ22のカ
ソード電圧がLレベルに転移(、d=L)したとき、第
2段のサイリスタが導通状態になる。これによって、前
記のよりにフォトトランジスタ12の光電変換信号が読
み取られる。また、このクロック状態では先の第1段サ
イリスタの状態は導通から非導通へ転移する。このよう
にして、サイリスタの導通状態が順次、左から右へシフ
トする。これに伴々っでフォ))ランリスクの光電変換
信号が第1図において左のフォトトランジスタから順に
右へ出力ラインへ出力される。第1図の回路では信号は
V。C(例えば5V)ffi零点とし、そのポラリティ
は負である。Vcc’に零点とした信号が使いにくい場
合には、イメージセンサの電源を負電圧源とすればよい
。ポラリティは負であるが0電圧を零点とした信号が得
られる。
The silica is of the N-gate type and is truncated by applying a negative voltage to the gate electrode compared to the anode. First, when the H level i4(6) pulse is input to the S terminal, the collector current of the transistor 5 flows, the gate electrode of the thyristor 21 goes to the L level (active), and in this state, the cathode of the thyristor When the thyristor reaches the L level, the thyristor becomes conductive, and the conductive state is maintained even after the gate voltage becomes the H level (inactive). In this state, the transistor 41 for coupling with the phototransistor is also not conductive due to the common connection between the pace and the emitter, and the phototransistor 11
A current is caused to flow through the terminal, and the photoelectric conversion signal is outputted to the output terminal 11. Similarly, the coupling transistor 3I with the next stage is also in a conductive state, and the second stage thyristor is at the L level, but the cathode (connected to ■) of the second stage thyristor 22 is at the H level, so the thyristor 22 is in a non-conductive state. Maintain continuity. In the next clock state (φ-H, ?;=L), thyristor 2
Since dart No. 2 is at the L level, when the cathode voltage of the thyristor 22 transitions to the L level (d=L), the second stage thyristor becomes conductive. As a result, the photoelectric conversion signal of the phototransistor 12 is read as described above. Also, in this clock state, the state of the first stage thyristor changes from conductive to non-conductive. In this way, the conduction states of the thyristors are sequentially shifted from left to right. Along with this, the photoelectric conversion signal of the run risk is outputted from the left phototransistor to the output line in order from the left phototransistor to the right in FIG. In the circuit of Figure 1, the signal is V. C (for example, 5V) is the ffi zero point, and its polarity is negative. If it is difficult to use a signal with the zero point at Vcc', the image sensor power source may be a negative voltage source. Although the polarity is negative, a signal whose zero point is 0 voltage can be obtained.

第2図は本イメージセンサの種々の駆動iPルスおよび
読み取シ出力信号のタイミング図である。
FIG. 2 is a timing diagram of various driving IP pulses and reading output signals of the present image sensor.

スタートノヤルスの周期がフォトトランジスタの電荷蓄
積モードにおける積分時間である。
The period of the start signal is the integration time of the phototransistor in the charge accumulation mode.

本イメージセンサは標準的なバイポーラICプロセス(
エビタキシャルゾレーナ法)で容易に製作することがで
きる。サイリスタ1個でシフトレジスタの一段を構成す
ることができ、更に段間の結合トランジスタをサイリス
タと同一の分離領域に形成できる。従って、読み取シの
ための走査回路を極めて小さい面積上に形成可能となり
、フォトトランジスタの受光面積を解像度で決まる限界
まで大きくすることができる。また、すべてのフォトト
ランジスタのコレクタは共通に接続するため、同一の分
離領域に形成でき、バイポーラICの素子分離に伴なう
欠点を最小限に抑えることができる。
This image sensor uses a standard bipolar IC process (
It can be easily manufactured using the ebitaxial solena method. A single thyristor can constitute one stage of a shift register, and furthermore, a coupling transistor between stages can be formed in the same isolation region as the thyristor. Therefore, the scanning circuit for reading can be formed on an extremely small area, and the light receiving area of the phototransistor can be increased to the limit determined by the resolution. Furthermore, since the collectors of all phototransistors are connected in common, they can be formed in the same isolation region, and the drawbacks associated with element isolation of bipolar ICs can be minimized.

第3図は本発明の第2の実施例におけるイメージセンサ
の回路図である。第3図において、131+132 、
133 1134はフォトトランジスタであり、Siチ
ッゾ上に一定の間隔で所望の数だけ設ける。141 1
142 +143 e144はサイリスタでアシ、各段
間の結合トランジスタ151 。
FIG. 3 is a circuit diagram of an image sensor according to a second embodiment of the present invention. In Figure 3, 131+132,
133 and 1134 are phototransistors, and a desired number of phototransistors are provided at regular intervals on the Si chip. 141 1
142 +143 e144 is a thyristor, and a coupling transistor 151 between each stage.

15□ 、153.154と共にシフトレジスタの機能
を果す。各サイリスタの各アノードに負荷抵抗161 
.162 .163 y164およびスイッチ用PNP
 )ランリスク171 p 172 + 17s *1
74全接続する。このスイッチ用トランジスタ(9) はそのコレクタをフォトトランジスタに接続し、サイリ
スタの導通または非導通状態によってフォトトラン・ゾ
スタ全読取状態または積分状態にする作用を果す。18
はスタート信号の入力を初段のサイリスタ14−、のケ
9−トに伝達する入力結合トランジスタである。19は
最終段に接続したサイリスタであり、トランジスタ20
と共にイメージセンサチップ間の縦続接続を容易にする
機能を果す。抵抗211 #212 *21s 121
4 1215は抵抗221 1222 +223 12
24 1225と共に、サイリスタのトリガ感度を調節
する機能を果す。同一段のサイリスタのカソード、段間
結合トランジスタのエミッタは共通に接続し、奇数段の
共通接続点、偶数段の共通接続点は夫々、シフト用のク
ロックφおよび■に接続する。各フォトトランジスタの
エミッタは共通に接続して出力端子23とする。24は
出力負荷抵抗である。
It functions as a shift register together with 15□ and 153 and 154. Load resistor 161 on each anode of each thyristor
.. 162. 163 y164 and PNP for switch
) Run risk 171 p 172 + 17s *1
74 all connected. This switching transistor (9) has its collector connected to the phototransistor, and has the effect of placing the phototransistor in the full reading state or in the integrating state depending on the conduction or non-conduction state of the thyristor. 18
is an input coupling transistor that transmits the input of the start signal to the first-stage thyristors 14- and 9-. 19 is a thyristor connected to the final stage, and transistor 20
It also functions to facilitate cascade connections between image sensor chips. Resistor 211 #212 *21s 121
4 1215 is resistance 221 1222 +223 12
Together with 24 1225, it functions to adjust the trigger sensitivity of the thyristor. The cathodes of the thyristors in the same stage and the emitters of the interstage coupling transistors are connected in common, and the common connection point of the odd-numbered stages and the common connection point of the even-numbered stages are connected to the shift clocks φ and 2, respectively. The emitters of each phototransistor are commonly connected to form an output terminal 23. 24 is an output load resistance.

本実施例の動作は第1の実施例の動作と基本的には同一
であるため、詳しい動作説明は省略する。
Since the operation of this embodiment is basically the same as that of the first embodiment, a detailed explanation of the operation will be omitted.

サイリスタの導通または非導通の状態を新たに設(10
) け7’cPNP)ランリスクで検知し、導通状態の場合
にフォトトランジスタを読取状態に、非導通状態には積
分状態にする作用をする。このように、PNP )ラン
リスクによるバッファスイッチを設けることによって大
振幅の出力信号が得られる。また、グランドレベルを基
準とした信号が得られることも本実施例の特徴である。
New setting of conducting or non-conducting state of thyristor (10
) 7'cPNP) It is detected by the run risk, and when it is in a conductive state, it puts the phototransistor in a reading state, and when it is in a non-conducting state, it puts it in an integrating state. In this way, by providing a buffer switch with a PNP run risk, a large amplitude output signal can be obtained. Another feature of this embodiment is that a signal based on the ground level can be obtained.

第4図はイメージセンサチップ上の素子配置の概略図で
ある。25はフォトトランジスタアレイ、26はサイリ
スタ、結合トランジスタを単位とするアレイ、27はチ
ップ間接続用パッドである。
FIG. 4 is a schematic diagram of the arrangement of elements on the image sensor chip. 25 is a phototransistor array, 26 is an array having thyristors and coupling transistors as units, and 27 is an interchip connection pad.

また、28は光遮蔽用の膜である。サイリスタは照射光
に敏感であり、これに伴う誤動作を防止するために、フ
ォトトランジスタ上にのみ光が照射され、サイリスタ上
に光が照射されないようにすることが大切である。この
目的のために、サイリスタ上に遮光用の樹脂膜、または
絶縁膜を介してAt膜を付ける。この工程はフォトリソ
技術によって容易に達成できる。
Further, 28 is a film for light shielding. Thyristors are sensitive to irradiated light, and in order to prevent malfunctions associated with this, it is important to irradiate only the phototransistor with light and not irradiate the thyristor with light. For this purpose, an At film is attached on the thyristor via a light-shielding resin film or an insulating film. This step can be easily accomplished by photolithography.

前記の実施例では光検知用のセンサとして、フォトトラ
ンジスタを用いたが、光を受けて電流を発生させる素子
であれば、何でもこの目的のために使用できる。例えば
フォトダイオード、光導電膜等も用いることができる。
Although a phototransistor was used as the light detection sensor in the above embodiment, any element that receives light and generates a current can be used for this purpose. For example, a photodiode, a photoconductive film, etc. can also be used.

(発明の効果) 以上の説明から明らかなように、本発明は光検知用のセ
ンサアレイとこれを順次アクセスするだめのサイリスタ
アレイ、サイリスタアレイにシフト機能を付与する結合
トランジスタ、各サイリスタの導通状態をフォトトラン
ジスタ(フォトダイオード)に伝達する結合トランジス
タおよびサイリスタへの光照射を防止する遮蔽膜等から
なり、走査部に必要な素子数を大幅に低減でき、バイポ
ーラプロセスであるにもかかわらず高密度、多ビットの
イメージセンサの製作が可能になる。また、バイポーラ
プロセスであるため、表面領域を用いるMOS又はCC
Dイメージセンサより信頼性が高いという特徴がある。
(Effects of the Invention) As is clear from the above description, the present invention provides a sensor array for photodetection, a thyristor array for sequentially accessing the sensor array, a coupling transistor for imparting a shift function to the thyristor array, and a conduction state of each thyristor. It consists of a coupling transistor that transmits light to a phototransistor (photodiode) and a shielding film that prevents light from irradiating the thyristor.The number of elements required for the scanning section can be significantly reduced, allowing for high density despite being a bipolar process. , it becomes possible to manufacture multi-bit image sensors. Also, since it is a bipolar process, MOS or CC using the surface area
It is characterized by higher reliability than the D image sensor.

電源も1電源で動作し、全サイリスク中で導通状態にち
るのは読取中の1ビツトのみで、このサイリスタのみ電
力消費し、オフ状態にあるその他のサイリスタは電力消
費しないので、消費電力も極めて小さいという特徴を持
つ。
The power supply also operates with a single power supply, and only the one bit that is being read is in a conductive state among all the thyristors, and only this thyristor consumes power, while the other thyristors that are in the off state do not consume power, so the power consumption is extremely low. It has the characteristic of being small.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例におけるイメージセンサの回
路図、第2図は種々の駆動・+)レスおよび読み取シ出
力信号のタイミング図、第3図は本発明の第2の実施例
におけるイメージセンサの回路図、第4図はイメージセ
ンサチップ上の素子配置の概略図である。 11 112 913 114 e13t *13z 
#133 + 134・・・フォトトランジスタ、21
 。 2□ * 2a * 24 .14t p 142 +
 143 +144・・・サイリスタ、3t +32 
t3a +34 +41 .42 +43 14.11
51 1152 +153.154・・・結合トランジ
スタ、5,18・・・入力結合トランジスタ、6.19
・・・最終段のサイリスタ、7.20・・・最終段の結
合トランジスタ、81982 $83 +84 e8s
 +161 m162 j163p164・・・負荷抵
抗、9! 、9□ 、93 。 94 *9S 1101 m102 5lOa 110
4 1(13) 1 05 e 21t + 212 + 213 # 
214 m215 *22+ 1222 1223 .
224 1225・・・ダート抵抗、11.23・・・
映像信号出力端子、12.24・・・出力負荷抵抗、1
71 。 172 *17a 1174 ・・・スイッチ用PNP
 )ランリスク、25・・・フォトトランジスタアレイ
、26・・・サイリスタと結合トランジスタのプレイ、
27・・・チップ間接続用の・ぐラド、28・・・光遮
蔽膜(14)
FIG. 1 is a circuit diagram of an image sensor according to an embodiment of the present invention, FIG. 2 is a timing diagram of various drive/+)less and read output signals, and FIG. 3 is a circuit diagram of an image sensor according to a second embodiment of the present invention. The circuit diagram of the image sensor, FIG. 4, is a schematic diagram of the arrangement of elements on the image sensor chip. 11 112 913 114 e13t *13z
#133 + 134...Phototransistor, 21
. 2□ * 2a * 24. 14t p 142 +
143 +144...thyristor, 3t +32
t3a +34 +41. 42 +43 14.11
51 1152 +153.154...Coupling transistor, 5,18...Input coupling transistor, 6.19
...Thyristor at the final stage, 7.20...Coupling transistor at the final stage, 81982 $83 +84 e8s
+161 m162 j163p164...Load resistance, 9! , 9□ , 93. 94 *9S 1101 m102 5lOa 110
4 1 (13) 1 05 e 21t + 212 + 213 #
214 m215 *22+ 1222 1223.
224 1225...Dirt resistance, 11.23...
Video signal output terminal, 12.24... Output load resistance, 1
71. 172 *17a 1174 ... PNP for switch
) run risk, 25... phototransistor array, 26... thyristor and coupled transistor play,
27...Grad for inter-chip connection, 28...Light shielding film (14)

Claims (3)

【特許請求の範囲】[Claims] (1)光検知用のフォトトランジスタまたはフォトダイ
オードとサイリスクを結合トランジスタで縦続接続して
構成したシフトレジスタから成る走査部、前記サイリス
タの各段の状態を検知して検知用フォトトランジスタま
たはフォトダイオードをアクセスする駆動用トランジス
タアレイを備え、サイリスタアレイ全体を遮光膜で遮光
したことを特徴とする光学的読取装置
(1) A scanning section consisting of a shift register configured by cascading a phototransistor or photodiode for light detection and a thyristor with a coupling transistor, and detecting the state of each stage of the thyristor to detect a phototransistor or photodiode for detection. An optical reading device comprising a driving transistor array to be accessed and having the entire thyristor array shielded from light by a light shielding film.
(2)各サイリスタのP形ゲート電極およびカソード電
極に夫々、ペース電極およびエミッタ電極を接続し、コ
レクタ電極を次段サイリスタのN形ダート電極に接続し
て結合用NPN )ランリスクを構成し、結合用トラン
ジスタのペース電極およびエミッタ電極に夫々、ペース
電極およびエミッタ電極を接続し、コレクタ電極をフォ
トトランジスタのエミッタまたはフォトダイオードのカ
ソードに接続して駆動用NPN )ランリスクを構成し
たことを特徴とする特許請求の範囲(1)項記載の光学
的読取装置
(2) Connect a pace electrode and an emitter electrode to the P-type gate electrode and cathode electrode of each thyristor, respectively, and connect the collector electrode to the N-type dart electrode of the next-stage thyristor to form a coupling NPN run risk; A driving NPN run risk is formed by connecting a pace electrode and an emitter electrode to the pace electrode and emitter electrode of the coupling transistor, respectively, and connecting the collector electrode to the emitter of the phototransistor or the cathode of the photodiode. An optical reading device according to claim (1)
(3) 各サイリスタのP形ケ゛−ト電極およびカソー
ド電極に夫々、ペース電極およびエミッタ電極を接続し
、コレクタ電極を次段サイリスタのN形r−)電極に接
続して結合用NPN )ランリスクを構成し、サイリス
タのアノード電極と正側電源の間に負荷抵抗を接続し、
正側電源にエミッタ電極、アノード電極にペース電極を
接続し、コレクタ電極をフォトトランジスタのコレクタ
またはフォトダイオードのアノードに接続して駆動用P
NP )ランリスクを構成したことを特徴とする特許請
求の範囲第(1)項記載の光学的読取装置。
(3) Connect the pace electrode and emitter electrode to the P-type gate electrode and cathode electrode of each thyristor, respectively, and connect the collector electrode to the N-type r-) electrode of the next stage thyristor to create a coupling NPN (run risk) , connect a load resistor between the thyristor anode electrode and the positive power supply,
The emitter electrode is connected to the positive power supply, the pace electrode is connected to the anode electrode, and the collector electrode is connected to the collector of the phototransistor or the anode of the photodiode.
NP) The optical reading device according to claim 1, characterized in that it has a run risk.
JP58143651A 1983-08-08 1983-08-08 Optical reader Granted JPS6035871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58143651A JPS6035871A (en) 1983-08-08 1983-08-08 Optical reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58143651A JPS6035871A (en) 1983-08-08 1983-08-08 Optical reader

Publications (2)

Publication Number Publication Date
JPS6035871A true JPS6035871A (en) 1985-02-23
JPH056386B2 JPH056386B2 (en) 1993-01-26

Family

ID=15343741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58143651A Granted JPS6035871A (en) 1983-08-08 1983-08-08 Optical reader

Country Status (1)

Country Link
JP (1) JPS6035871A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198256A (en) * 1986-02-26 1987-09-01 Matsushita Electric Ind Co Ltd Image sensor
EP0234909A2 (en) * 1986-02-26 1987-09-02 Matsushita Electric Industrial Co., Ltd. Image sensor
JPH01276974A (en) * 1988-04-28 1989-11-07 Matsushita Electric Ind Co Ltd Image sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49119522A (en) * 1973-03-15 1974-11-15
JPS54127621A (en) * 1978-03-27 1979-10-03 Matsushita Electronics Corp Solid state pickup device
JPS574150A (en) * 1980-06-09 1982-01-09 Mitsubishi Electric Corp Outer plating process for semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49119522A (en) * 1973-03-15 1974-11-15
JPS54127621A (en) * 1978-03-27 1979-10-03 Matsushita Electronics Corp Solid state pickup device
JPS574150A (en) * 1980-06-09 1982-01-09 Mitsubishi Electric Corp Outer plating process for semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62198256A (en) * 1986-02-26 1987-09-01 Matsushita Electric Ind Co Ltd Image sensor
EP0234909A2 (en) * 1986-02-26 1987-09-02 Matsushita Electric Industrial Co., Ltd. Image sensor
JPH01276974A (en) * 1988-04-28 1989-11-07 Matsushita Electric Ind Co Ltd Image sensor

Also Published As

Publication number Publication date
JPH056386B2 (en) 1993-01-26

Similar Documents

Publication Publication Date Title
US5151587A (en) Image sensor having an array of operative and dummy bipolar transistors and pairs of pixel selecting switches connected thereto
US7593048B2 (en) Method and apparatus for saturation detection and electronic shutter in a solid state image sensor
US4067046A (en) Solid state imaging device
JPS5884568A (en) Original reader
JPH0435106B2 (en)
JPH077677A (en) Photoelectric converter
JPH01122260A (en) Color line sensor
JPH04100383A (en) Solid-state image pickup device
JPS6035871A (en) Optical reader
US5028788A (en) X-ray sensor array
JPH0147051B2 (en)
JP3041582B2 (en) Linear image sensor IC
US5140395A (en) X-ray sensor arrays
JPS58195373A (en) Solid-state photoelectric converter
JPH0449152B2 (en)
JPS5845828B2 (en) Hand-made construction work
JPS6121891Y2 (en)
JPS62198257A (en) Color linear image sensor
KR0176749B1 (en) Flast image detecting circuit
JPS5869175A (en) Solid-state image sensor
JPS62198256A (en) Image sensor
JPS6091758A (en) Image sensor
Plummer et al. A low-light-level self-scanned MOS image sensor
JPH11284797A (en) Linear image sensor ic, ic mounting substrate and its manufacture
JPS6170877A (en) Solid-state image pickup element