JPS6035819A - 電圧／周波数変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

〔産業トの利用〕 本発明は電圧／′周波数変換器（Ｖ、／　Ｆ　７１ンバ
ータ）に係り、特にアノログ電圧入力信号に比例するデ
ィジクルパルス出力を供給でるだめの０Ｍ０８回路を利
用する新規な電荷平衡Ｖ／Ｆフンバータに関する。 〔従来技術と問題点〕 Ｖ／［］ンバータはよく知られているが、大まかに５っ
てそれは入力信号のレベルに比例する出力周波数を発イ
１］さ１」る。Ｖ／Ｆ］ンバータ１よＴＴＬ（劃ｒａｎ
ｓｉｓＬｏｒ−ｔｏ−ｔｒａｎｓｉｓｔｏｒ　ｌｏｇｉ
ｃ）　やＣＭ　ＯＳ　（ｃｏｎｐｌｅｍｅｎｔａｒｙ　
ｍｅｔａｌ　ｏｘｉｄｅ　５ｔｒｕｃｔｕｒｅ）を含む
各種の技術を用いて作られている。このような］ンバー
タにおいて電荷が平衡するということは、積分キャパシ
タの大きざが変換の正確さに影響しないので望ましいこ
とである。 従来のＶ　／　Ｆ　］ンバータのひとつの例は、オハイ
オ州Ｄ　Ｅｌンバスのリイ］ンティフィツク　コロンハ
スニより製造されＳ　Ｃ−６０Ｗａｔｔ／Ｗａｔｔｈｏ
ｕｒ−５− ５ｔａｎｄａｒｄと呼ばれる装置の集積部分であり、そ
れは入ツノ信号のパワーレベルに比例する周波数の出カ
バルス列を発生さけ゛る。この入力信号の電圧レベルＪ
３よび電流レベルは、入力信号の平均パワーレベルに比
例してパルス幅および振幅が変化する信号を生成するた
めに変調される。この変調された信号は積分器の入力に
与えられる。そしてまた、この入力には、水晶発振子を
参照する単安定マルチバイブレータからの出力信号にＪ
：り持続時間が制御されるゲートされた負の電流源信号
が与えられる。この電流源からのゲー１−された信号は
、積分器の入力において変調された信号に加えられる。 積分器からの出力はコンパレータの第１の入力に！５え
られ、このコンパレータの第２の入力は基準電圧源に接
続されている。この回路は２ａｉのパワー供給を必要と
する。このコンパレータの出力は人力信号のパワーレベ
ルに正確に比例する繰り返し割合の高いパルス列であっ
て、分配器の入力および水晶発振子を参照する単安定マ
ルチバイブレークの入力に与えられる。この分配器は所
望の割ｏ　−６− 合で分−１されたＡ−プン］レクタ出力段にドライブパ
ルスを与える。 従来の他のＶ　／　Ｆ−１ｌンバータとしては、カルフ
ォルニア州ホーソーンのテレダインコーポレーションに
より製造されＣいる８７００　ＧＯＭＳＡ／Ｄコンバー
タと呼ばれるものがある。このモノリシック集積回路本
手は、積分増幅器の出力の電荷平衡のため０Ｍ０８回路
を用いて△／Ｄ変換を行っている。この回路への入力信
号は積分増幅器の反転端子に句えられている。積分増幅
器の出力はコンパレータににつ“Ｃ内部クロックと制御
ロジックにより生成されるしきい値電圧に比較される。 内部クロックと制御ロジックにより生成され内部クロッ
クに結合されたコンパレータの出力は、増幅器出力の電
荷平衡を与えるため積分増幅器の反転入力に与えられる
基準電圧■ＩＩＥＦを切換えるのに使われるスイッチを
制御する。反転入力への基準電圧の適用は２極のパワー
供給を余儀なくする。内部クロックと制御［１シツクの
出力はデータカウンタに与えられ、この出力はバスを介
して出カラッヂに与えられる。これらの一段はあらかじ
め定められた時間間隔を越えて積分増幅器の出力を電荷
平衡さｌるのに必要なＶＲ［Ｆパルスの数を累算覆る。 しかし一方では、テレダイン回路は上述した電荷平衡技
術についていくつかの優れたものを持っているが、イれ
自身の欠点をも持っている。例えば、それはコンパレー
タ、スイッチ、内部クロックと制御ロジック、データカ
ウンタと出力ラッチ手段を分けることを要求する。その
出力は与えられた変換期間にもとづく２進語に制限され
る。イれゆえこの回路の出力は、回路の変換期間が所望
のサンプル期間に対応するような限られた数のものに適
用できるだ（Ｊである。それはまた２極のパワー供給を
必要どする。さらに、帰還パルスとデータの取得を制御
するクロックは内部にあるので、変換ＩＩ間を所定の利
用に最も適用するＪ：う変化させることができない。 〔発明の概要〕 本発明はアナログ入力信号に比例するディジタルパルス
出力を供給するため０Ｍ０８回路を用いた電荷平衡Ｖ　
／　１′：コンバータに関するもので、概略的に言えば
モの同波数が入力信号■１Ｎのレベルに比例する出力パ
ルス列を生じさせるものである。 ｖ１Ｎ４＠月は、出力端子と非反転入力端子の間に容量
を接続した油筒増幅器（オペアンプ）を備える積分増幅
器の非反転入力に与えられる。積分増幅器の出力はＤ型
フリツ１フ［１ツブの如きＣＭＯＳフリップフロップの
入力に与えられる。フリップ７０ツブの入力（慣例的に
Ｄ入力と称される）はあるしきい値を持っており、これ
を越えるときにクロック入力における次のクロックパル
スの立上り詩に出力は論理高になる。フリップ７０ツブ
のクロック入力には発振回路からのクロック信号が与え
られている。積分増幅器の出力が７リツプフロツブ入力
のしきい値を越えたときは、クロック信号の次の立上り
時にフリップフロップの出力（慣例的にはＱ出力と称さ
れる）からパルスが発せられる。このパルスは積分増幅
器の反転端子に帰還され、これにＪ：って増幅器出力は
「電荷平衡」させられる。帰還パルスは積分増幅器の反
転入力に与えられるので、１極のパワー供給だけが必要
とされる。 第１の実施例においてフリップフロップのＱ出力端子の
信号は、入力信号を平衡させるのに必要な電荷を表わづ
出力パルス列を発生させるための０ＭＯ８ＡＮ［）ゲー
トにおいて、クロック信号と結合させられる。 第２の実施例においてフリップフロップのＱ出力端子の
信号は、入力信号を平衡させるのに必要な電荷を表わす
出力パルス列を発生させるための０ＭＯ８ＯＲゲートに
おいてクロック信号と結合させられる。 本発明に係るＣＭＯＳフリップ７０ツブは４つの機能に
より構成される。すなわち、積分増幅器の出力のコンパ
レータとしての働きと、積分増幅器の反転入力に帰還パ
ルスを与える際のスイッチとしての働きと、クロックパ
ルスの次の立上り時にその入力に現れる信号と同じ状態
の出力信号を発生さ°Ｉるフリップ７０ツブ機能として
の働きと、アナログ電圧入力からティジタルパルス出力
を生成させるというＡ／Ｄコンバータどしての働きであ
る。それらのｅｌｆ　１＋１７のいくつかは以下におい
てより詳細に説明され〔いる。 とりわけ、ＣＭ　ＯＳフリップフロップのＤ入力段は、
本発明の回路において分離コンパレータを不必要なもの
にしている。ＣＭＯＳフリップ７０ツブのＤ入力段は、
電源線および接地線の間に接続された７対の「［１−を
備えている。ＦＥＴは極めて堅実な二＋ンパレータとし
て動作する。なぜなら、ＦＥＴの導／ｌｆ状態の変化は
その寿命が尽きるまではいつもちょうど同じ電圧値にお
いて発生するからである。Ｄ入力に現れる信号のレベル
がＣＭＯＳフリップフロップにおけるＦ［ＥＴの特別の
しきい値を横切るときは、ＦＦＴの出力は状態が変る。 上述のＪ：うに、ＩｊえられたＣＭＯＳフリップ７０ツ
ブの入力段のしきい値は、完全に正確でありかつ正確に
繰り返すことができる。ゆえに、ＣＭＯＳフリップ７０
ツブのＣＭＯ８入力段は優れた」ンパレータとして機能
する。 　１１− ざらに右利ｔｆことに、０ＭＯ８−ノリップフ［］ツブ
のＱ出力段は本発明の電荷平衡回路において分前スイッ
チの必要性をナクシている。ＣＭＯＳフリップフ１ｊツ
ブのＱ出力のｅｌｆ値はこのフリップフ［１ツブのＤ入
力段のＦＥＴの状態によって決定される。ＣＭ　ＯＳデ
バイスの出力段は直接に電源電圧と接地電位の間に接続
されでいるので、フリップフロップのＱ出力と電源電圧
との間（フリップフロップのＱ出力が゛高″′のとき）
又はフリップフ［１ツブ出力と接地との間（フリップフ
ロップのＱ出力が″低″のとき）には非常に小ざな電圧
降下があるだけである。ゆえに、フリップフロップのＱ
出力が″高″のとぎにはこのＱ出力の電圧値は電源電圧
と本質的に等しく、フリップフ［１ツブのＱ出力が“低
″のときにはこのＱ出力の電圧値は接地電位と木質的に
等しい。 本発明におＩ′Ｊる０Ｍ０８回路の使用はまた、１極の
パワー供給を必要とするだけであり、かつ広い範囲にわ
たって変化する供給電圧で機能させることができる。供
給電圧値において臨界というも　１２　− のがないので、ＣＭ　（’）３３は広い電圧供給範囲に
わたって効果的に動作さ１！゛ることができる。これは
ＴＴＩ−回路に対比さ口られることであるが、このＴ　
−Ｔ’　１回路を効果的に動作させるためには非常に狭
い範囲の電圧が供給されることを必要とする。 さらに、ＣＭＯ８回路Ｇ３Ｌりえられた機能を実行する
ためには１−　Ｔ　１回路よりはるかに少いパワーを消
費するだ（Ｊだという利点もある。 、　本発明の出力は種々のデータ取得回路に広い範囲で
応用されうるパルス列である。 〔実施例〕 第１図におい−（、人力信号ｖ１Ｎは符号１００で一般
的に示される本発明に係る回路の入力端子１０２に与え
られる。入力信号■、Ｎは抵抗１０６とキャパシタ１０
８により構成されるローパスフィルタ１０５を介して増
幅器１０４の非反転入力１０３に与えられる。

【コーパ
スフィルタ１０５は入力信号ｖＩＮの交流リップルを除
去し、増幅器１０４は入力信号ＶｒＨのゆるやかに変化
する直流成分のみを入力する９、交流リップルが大きく
ないならば、ローパスフィルタ１０５は取り除くことが
できる。 増幅器１０４は積分器をなしており、反転入力１１２と
出力１１４の間の帰還路にキャパシタ１１０を接続して
いる。増幅器１０４はどちらかと言えば低オフセットの
増幅器であって、カルフォルニア側力パーティノのイン
ターシル会社によって製造されているチョッパ安定増幅
器Ｎｏ、　Ｔ　Ｃ１７６５０のようなものである。しか
しながら、本発明においてはどのような低オフセツト増
幅器であってもよい。 増幅器１０４の出）ｊは０ＭＯ８Ｄ型フリップフロップ
のＤ入力に接続されている。Ｄ型フリップ７０ツブはそ
のクロック入力へのり１］ツク信号（フリップフロップ
の設計による）の立上りもしくは立下りのいずれかで、
Ｄ入力に現れている入力信号をそのＱ出力にそのまま出
力するという特徴がある。フリップ７目ツ１１１６は例
えばニュージャージ州サマービルのＲＣＡ会着により製
造されているＤ型フリップ７０ツブＣＤ４０１３より成
っＣいる。ＣＭ　ＯＳノリツブフロップのｊ内当な型の
ムのひあれば、Ｄ型フリツブフ［１ツブの機能を果Ｊも
のどり、て使うことができると考えるべきＣ・ある。例
えばｒＥ　Ｍ　ｏ　Ｓ　Ｊ　Ｋ型フリップフロップは、
ぞの１〈入力を反転させてＪ入力と反転したに入力を一
緒につなぐことにＪ、って用いることができる。 フリップ７０ツブ１１６のクロック入力には安定発振器
１１８からのタイミング信号が与えられる。本発明に係
る装置を正しく作用させるためには、安定発振器１１８
は正確な時間のり］］ツク信号を発生りるようにしな（
）ればならない。望ましくは安定発振器１１８は水晶発
振子で制御されるべきであり、本発明の好適４Ｔ実施例
においては、安定発振器１１Ｅ３には市販の発振周波数
が３２　、７６８　Ｋ　Ｈｚの水晶時Ｒ］が用いられる
。 第３図におい゛Ｃ，ＣＭＯＳフリップフロップ１１６は
入力段３０２と出力段３０４を有Ｊるものとして非常に
１ｍ単＜＝ｐ形Ｃ゛示されている。入力段　１５− ３０２は供給電圧Ｖ１１０ど接地電位ｖ８８の間に接続
された１対の１′［王により構成されている。第１図に
示された実施例におりる供給電圧ＶＲＥ１としてＶＤｏ
が与えられＣいることがわかる。入力段３０２は入力３
１０ど出力３１２を含んでいる。入力３１０に現れた信
号のレベルがＦＥＴ３０６゜３０８のしきい値を横切る
ときは、トランジスタ３０６．３０８は各々導通状態に
変化する。これによって出力３１２の電圧レベルが変化
さけられる。 与えられた０ＭＯ８Ｄ型フリップフロップにおけるこの
ＦＥＴ３０６，３０８のしきい値は非常に正確である。 このため、ＣＭＯ８人カ段３０２は優れたコンパレータ
として機能する。これに対しＴＴＬ回路はこの点では不
満足なものである。なぜなら、ＴＴＩ−の入力に現れる
しきい値はデバイスの状態変化のたびごとに比較的広い
範囲にわたって変化しがちだからである。 ノリツブフロップ１１６の出ツノ段３０４は供給電圧Ｖ
ＤＤど接地電位ｖＳＳの間に直接に接続された　１６− １対の電子スイッチに、Ｊこり構成される。出力段３０
４は入力３１４と出力３１６を含んでいる。 出力３１６の電圧レベルは゛高″もしくは゛低゛′のい
ずれかでよいが、このレベルは入力段３０２の出力３１
２の状態およびクロックパルス（第３図には示されてい
イｉい）の立上りで決定される。 出力段３０４１よ供給電圧Ｖ。、と接地電位ｖ８８間に
直接に接続されているので、出力３１６の電圧レベルは
木質的にＶ８８（このどき出力３１６は゛高°′である
）もしくはＶ。０（このどき出力３１６は゛′低″であ
る）のいずれかである。従って、０ＭＯ３の出力段３０
４は浸れたスイッチとして機能する。これに対し、ＴＴ
１回路の出力電圧は一般的に、デバイスの状態変化のた
びごとに比較的広い範囲にわたって変化する。 本発明に係るフリップ７０ツブ１１６はアナログ入力信
号をディジタル出力信号に変換するもので、Ａ／Ｄコン
バータどして動く。それはまた、積分増幅器１０４への
特別の量の帰還電荷の発生器どして働く。従って、Ｄ型
フリップ７０ツブ１１６はそのＤ入力において正確なし
ぎい伯の電圧を持だなＧ−１ればｔｉらず、かっＱ出力
の出力電圧値も精確でなりればならない。このため、本
発明に係る回路にＴＴＬＤ型フリラフリップフロップし
たので（、未回路の適切な動作をもたらすことができな
い。これに対し、本発明に係る回路に０ＭＯ８Ｄ型フリ
ップフロップを応用すると、これまでに説明した必要な
機能を全て果し、また分離−」ンパレータおよびスイッ
チの必要性をなく覆る。 フリップフ［−１ツブ１１６のＱ出力は積分増幅器１０
４の出ツノを電荷平衡ざＵるための帰還パルスを供給す
るため使われる。ノリツブ７０ツブ１１６のＱ出力は抵
抗１２０，１２２で構成される分圧器１１９を介して積
分増幅器１０４の反転入力１１２に接続されている。抵
抗１２２は可変であり、全出力に対応する最大入力を設
定Ｊるため回路の電荷平衡点を調節するのに使うことが
できる。 本発明の第１の実施例においては、フリップフ１〕ｌツ
Ｊ１１６の０出力はＣＭ　ＯＳ　Ａ　Ｎ　Ｄグー１〜１
２４の一方の人ノｌに６接続されている。八Ｎ。 ゲー１〜１２４はモデルＣＩ）　４０８１　ΔＮＤゲー
１゛・にュージャージ州り一ンービルのＲＣＡ会ネ］に
よって製造されている）のＪ：うな０ＭＯ８ＡＮＤゲー
トににり構成される。ＡＮＤゲー１−１２４の他方の入
力はインバータ１２Ｇを介して安定発振器１１８に接続
されている。ＡＮＤグー１〜１２４の出力は１／Ｎカウ
ンタ１２８に接続され、１／Ｎカウンタ１２８はアキコ
ムレータ１３０に接続される。ア１−ｔ　ｌｘレータ１
３０は例えばマイクロブロセッ→フにＪ、り構成しても
よい。 増幅器１０／ｌ、ノリップフ［ｌツブ１１６おｊ：びＡ
　Ｎ　＋）ゲー１−１２７Ｉｌ；を全て単一・ノ供給電
ＩＩＶＲ１＝ＦにＪ：っで動作ざＩｔられる。供給電圧
ＶＲ［［は例えば第２図に示１回路にＪ、り与えられる
。正電圧Ｖ、は電流制限抵抗２０２の一方の側に与えら
れる。抵抗２０２の他方の側は電圧レギュレータ２０４
に接続される。この実施例においては、レギュレータ２
０／Ｉはカルフォルニア州りンタクラ１９　− ているＩ　Ｍ　３２６−、５電圧レギユレータにより構
成される。しかしながら、本発明においては適当な電圧
レギュレータ２０４であればどのＪ：うなものでも用い
ることができる。キレパシタ２０６はレギュレータを安
定させかつ供給電圧ＶＲ［Ｆからの雑音を取り除くため
に、レギュレータ２０４と交叉するにうに設けられてい
る。 第４図を参照して動作を説明する。演算増幅器１０４の
非反転入力１０３に与えられる信号は、キャパシタ１１
０を充電し出ツノ１１４のレベルをＶ　以上に上げる。 ここでＶＴｌｌは前もって定めらＴｌ＋ れており、コンパレータの出力で状態が変化するフリッ
プ７０ツブ１１６のＤ入力におけるしきい値電圧である
。キャパシタ１１０の充電は第４図（Ｂ）のタイミング
図において信号Ａで示した最初の部分のようになってい
る。これに応じて、第４図（Ｃ）においで立下り端“Ｂ
″で示すように、フリップフロップ１１６のＤ入力にお
ける入力段３０２の出力３１２は低くなる。クロック人
力に　２０− 次のクロックパルスの立上り端Ｇ（第４図（Ａ））が届
くと、フリップフ【１ツブ１１６はその出力を論理高に
づる（第４図（Ｄ）の立上り端ＩＩ　ＣＩＩ　）。 フリップフロップ１１６のＱ出力の高い信号は帰還信号
として分圧器１１９を介して増幅器１０４の反転入力端
子１１２に転送される。また第４図（Ｂ）にｄ３いて記
号、　１１　Ｄ　ＩＴにより示された部分では、この帰
】９信号もしくはパルスはキャパシタ１１０の電荷をあ
らかじめ定められた酊だけ放出さける。フリップ７０ツ
ブ１１６は安定発振器１１８から発せられる各々のクロ
ックパルスの先頭のエッチで状態を変えるうるだ【プで
ある。整数（１またはそれ以上）のクロック周期のあい
だはフリップフロップ１１６のＱ出力は高のままであり
、既知の増加ｍｌにおいてキャパシタ１１０のパ電荷平
衡″をもたらす。 安定発振器１１８によりフリップ７０ツブ１１６をクロ
ックすることは、安定発振器１１８から増幅器１０４に
与えられる帰還パルスのパルス幅が正確になるというこ
とを保証する。結果として、各々の帰還パルスは増幅器
１０４の非反転入力１０３への電荷入力の量を正確なも
のにする。 十分な数のパルスが非反転入力１０３がら増幅器１０４
に受信され出力１１４がＶ□１１以下になったときには
、ＣＭＯＳフリップ７０ツブ１１６のＤ入力の入力段３
０２の出力３１２は論理低に状態を変える〈第４図（Ｃ
）に示す立上り端１１　Ｅ　ＩＩ　）。Ｄ入力に次のク
ロックパルスの立、Ｆり端）１（第４図（Ａ））が与え
られると、フリップフロップ１１６のＱ出力は論理低ど
なり（第４図（Ｄ）に示ず立下り端１１　Ｆ　Ｎ　）、
増幅器１０４への帰還パルスはなくなる。 その後、増幅器１０！Ｉの非反転入力端子１０３に与え
られる端子１０２への信号人力■１Ｎは、増幅器出力を
しきい値電圧Ｖ工１１以上の点に充電し、このサイクル
は継続される。この充電および放電の繰り返しにより、
増幅器１０４の出力１１４はｖｌｌｌの上下にわずかに
振動させられる。すでにわかるように、この比較的一定
したレベルに増幅器１０４の出力１１４を保つために要
求される増幅器１０４の非反転入力１０３にりえられた
帰還パルスの総量は、３１反転入力１０３に与えられた
電圧を示している。なぜ／ｆらば、帰還パルスは不りＪ
の点において入力を１１確に平衡ざゼているからである
。 第１の実施例において、ＡＮＤゲート１２４は入力電圧
に比例Ｊる割合でパルスが現れる出力パルス列を生成す
るために用いられる。ＡＮＤゲー１−１２４には安定発
振器１１８からの信号が与えられ、かつパルス列を生成
するための７リツプフ［１ツブ１１６の０出力に接続さ
れている。第１図（Ｆ）に示−ｄ　Ｊ、うに、フリップ
フ［コツプのＱ出力が高で安定発振器１１８が低のとき
は、いつでもＡＮＤゲー１−１２　／ｌの出力は論理高
になっている。 従って動作中【、１、−ノリップフ［１ツブ１１６が帰
還パルスを／ｌ成しているどきはいつでも、ＡＮＤゲー
ト１２４はイの出力からパルスを生成する。 結果として、ＡＮ　Ｄゲート１２４の出力は第１図に示
Ｊ回路１００の入力端子１０２の信号に比例づる割合の
パルスとなる。第４図（Ｅ）に示ず例　２３− において、２つの出力パルスは各３つのり［１ツクパル
ス（第４図（△））のあいだに生成され、入力ＶＴＮは
抵抗１２２により設定されたように全体の２／３′Ｃ−
ある。 第１の実施例においてインバータ１２６は、フリップフ
［１ツブ１１６をクロックづるクロックパルスのエッヂ
でＡＮＤゲート１２／Ｉの出力に巽常なパルスが現れな
いにうにしている。フリップフロップ１１６　Ｇ；１発
振器１１８からのクロックパルスの先頭のエッチでクロ
ックされるのに対し、ＡＮＤゲート１２４はこのクロッ
クパルスの後に続くエッヂで“満される″。このＡＮＤ
グー１〜１２／Ｉが、一方の入力を安定発振器１１８に
直結し他方の入力をフリップフ［］ツブ１１６のＱ出力
に接続したＯＲゲート１２５で置換されうろことは明ら
かである。第５図はこのように代替できる実施例の概要
図である。第６図（Ａ）〜（［）は第５図に承り実施例
のタイミング図である。 １／Ｎカウンタ１２８は第１の実施例ではＡＮＤゲート
１２４の出力に接続され、第２の実　２４− 施例Ｃｔｉｔ　ｏ　Ｒゲ・−１・１２５の出力に接続さ
れ、これによっ−Ｃパルス比は望まれるデータ比に減じ
られている。ぞの結ｒ＋！　１！ｆられる低周波パルス
列はパルスを処理Ｊ゛るア１−コｌいレータ１３０に与
えられる。 以上本発明につい゛Ｃ詳細に説明したが、他の多くの変
形あるいは■更す本発明の特許請求の範囲に含まれるも
のである。

【図面の簡単な説明】

第１図は本発明の一実施例に係るＶ／Ｆコンバータの概
要図、第２図は本発明に用いられる電力供給回路のｌＸ
ｌｌＰ図、第３図は本発明に用いられる０ＭＯ８Ｄ型ノ
リツブフロップの説明図、第４図は第１図に示−Ｊ　Ｖ
　／　Ｆ　：Ｌ１ンバータのタイミング図、第５図は本
発明の他の実施例の概要図、第６図は第５図に示す実施
例のタイミング図である。 １０４・・・増幅器、１０５１・・・ローパスフィルタ
、１１６・・・Ｄ型フリップフ目ツブ、１１９・・・分
圧器、３０２・・・Ｄ型スリップフ１］ツブの入力段、
３０４・・・ｒ）　ｆＩｌ’ｌフリツブフ［コツプの出
力段。 出願入代］！Ｉ’人　猪　股　清 手続ネ市正書（方式） 昭和５９年８月ｊ　日 特許庁長官　志賀　学　殿 １′Ｊ（件の表示 昭和５９年　特許願　第９１７１８号 ２　発明の名称 電圧／周波数変換器 ３　補正をする者 事件どの関係　特許出願人 リーンガモ、ウェス　ト　ン　、 イン］−ボレーテッド ４　代　理　人 昭　和　５９年　７　月　１１　日 （発送日　昭和５９年　７　月３１日）６　補正の対象 図面 ７　補正の内容 図面の浄書（内容に変更なし）

Claims (1)

1. 【特許請求の範囲】 １、　入力信号を受信する第１の入力と、高状態および
   低状態を持つ帰還信号を受信する第２の入力とを有し、
   この入力信号と帰還信号の差の積分の関数として第１の
   出力信号を発生する積分手段と、 高状態および低状態を持つクロック信号を発生する発振
   手段と、 前記第１の出力信号に応答する入力を有り−るど共に、
   前記クロック信号に応答するり１コツク入力を有し、前
   記帰還信号を発生づ−るＣＭＯＳフリツプフ１」ツブ手
   段と、 前記クロック信号に応答する第１の入力を有づると共に
   、前記帰還信号に応答する第２の入力を有し、前記クロ
   ック信号おＪ：び前記帰３ｖ信丹が同時に高状態になる
   ごとに出力パルスを発生ずる論理手段とを備えることを
   特徴とする電圧／周波数変換器。 ２、　前記ＣＭＯＳフリップフロップ手段は反転された
   帰還信号を生成し、前記論理手段の前記第２の入力はこ
   の反転された帰還信号に応答することを特徴とする特許
   請求の範囲第１項記載の電圧／周波数変換器。 ３、　＾７．記積分手段は、 前記入力信号を受信する第１の入力、前記帰還信号を受
   信する第２の入力および前記第１の出力信号を発生させ
   る出力を含む演算増幅手段と、前記演算増幅手段の前記
   出力および第２の人力の間に接続され、前記第１の出力
   信号および前記帰還信号に応答し、これにより充電され
   て現れた電荷の総量が継続的に平衡させられるキャパシ
   タとを備えることを特徴とする特許請求の範囲第１項も
   しくは第２項に記載の電圧／周波数変換器。 ４、　前記発振手段は水晶発振器を含むことを特徴とす
   る特許請求の範囲第１項乃至第３項のいずれかに記載の
   電圧／周波数変換器。 ５、　前記ＣＭ　ＯＳフリップフロップ手段は、前記第
   １の出力信号に応答するＦＥＴ入力手段を有し、この第
   １の出力信号がしきい値を越えるときに低状態においＣ
   前記第２の出力信号を発生させるＤ型フリップフロップ
   を協えていることを特徴とする１）訂請求の範囲第１項
   乃至第４項のいずれかに記載の電圧／周波数変換器。 ６、　前記ＣＭ　ＯＳフリップフロップ手段は、前記第
   ２の出力信号が前記低状態にありかつ前記クロック１５
   号の状態が変るどきに前記低状態において前記帰還信号
   を発生１”るための電子スイッチ手段を史に備えること
   を特徴とする特許請求の範囲第５項記載の電圧／周波数
   変換器。 ７、　前記論理手段ｌよ、前記クロック信号に応答覆る
   第１の入力、前記帰還信号に応答する第２の入力おＪ：
   び前記出力パルスを発生づるための出力を右覆るＡＮＤ
   ゲー１一手段を備えることを特徴とする特許請求の範囲
   第１項記載の電圧／周波数変換器。 ８、　前記論理：ｆ段Ｃ，Ｅ、前記り日ツク信号に応答
   づる入力および前ｉｉ＋’！　Ａ　Ｎ　Ｄゲートの前記
   第１の入力に接続される出力を有し、前記り［１ツク信
   Ｈ３を反転させるインバータ１段を更に備えることを特
   徴とする特許請求の範囲第７項記載の７１ｆ圧／周波数
   変換器。 ９、　前記論理手段は、前記クロック信号に応答づ′る
   第１の入力、前記反転された帰）９信号に応答づる第２
   の人力ａ３よび前記出力パルスを発生するだめの出力を
   有するＯＲゲート手段を備えることを特徴とする特許請
   求の範囲第５項記載の電圧／周波数変換器。 １０、前記論理手段によって４−成された出力パルスの
   あらかじめ選択された割合を累算するためのアキコムレ
   ータ手段を備え、累算された出力パルスの数が前記入力
   信号のパラメータを示すようにしたことを特徴とする特
   許請求の範囲第１項乃至第９項のいずれかに記載の電圧
   ／周波数変換器。