JPS6033743Y2 - コンバ−タ−回路 - Google Patents

Description

【考案の詳細な説明】 本考案コンバーター回路を構成するスイッチング素子の
耐圧オーバーの問題を解決し、入力電圧変動の全域に渡
りフラットな高効率変換を得ようとするものである。

ＤＣ−ＤＣコンバーター回路は電池等の直流電源を入力
電源するレギュレーターとして使用されることが多く、
その変換効率は重要な設計問題である。

ところがコンバーター回路を構成するスイッチング素子
にはこのスイッチング素子に加わる逆耐電圧と変換効率
は相反する事が要求され、また入力電圧変動の全域に渡
りフラットな高効率の変換性を得、しかもスイッチング
素子に加わる逆耐電圧を入力電圧変動の全域に渡り問題
のない回路を設計することは非常に困難である。

第１図は本件の出願前に周知のＤＣ−ＤＣコンバーター
回路を示し、Ｑｌ、Ｑ２はスイッチング用トランジスタ
、Ｃ１はトランジスタＱ２の逆バイアス用コンデンサ、
Ｃ２とＲ２はトランジスタＱ１Ｑ２のドライブ用カップ
リングコンデンサと抵抗、Ｒ□は起動用抵抗、Ｄ２．Ｄ
３は整流用ダイオード、Ｃ３゜Ｃ４は平滑用コンデンサ
、Ｔはトランス、ＶｉｏＩｉは入力電源の電圧と電流、
Ｖｏ□、ＶＯ２はそれぞれコンバーター回路の第１と第
２の出力電圧を示す。

この回路は周知のようにトランスＴの一次側の回路で発
振回路を構成して二次側の回路で整流して所望の電圧値
の直流を得るものである。

この回路の変換効率を向上させるためには入力電源の電
圧■を大きくし、そして電流１１を小さくすることであ
る。

このことによりトランスＴの一次巻線での銅損、及びト
ランジスタＱ２のコレクタ損失を小さくする事が可能と
なる。

しかし、電流りを小さくするために電圧■１を大きくす
れば、トランジスタＱ、、 Ｑ２に加わる電圧が大きく
なり、大きな逆耐電圧特性が必要となる。

特に逆耐電圧が比較的小さいペースエミッタ間電圧ＶＢ
Ｅ。

に対する保護が問題となる。一方、トランジスタＱ□？
Ｑ２がカットオフのとき、ベースエミッタ間に適当な
電圧が印加されていなければ、残留キャリヤーにより波
形のなまりが現われる。

いわゆる不飽和時間が発生し、トランジスタでのコレク
タ損失が増大して結果的にコンバーター自体の変換効率
を悪くする。

このようにトランジスタＱ工？ Ｑ３のペースエミッタ
間にかかるバイアスは効率上の問題から見ると、大きす
ぎても、小さすぎても悪影響があり、矛循する要求が課
せられる。

更に入力電圧■の±１５％程度の変動に対し、電圧変動
の全域に渡り高効率を得ることは非常に困難である。

ベースエミッタ間の逆耐圧ＶＢＥＣの対策として、第１
図に示すようにトランジスタＱ２とアース間にダイオー
ドＤ４を挿入する回路が考えられるがこの場合ダイオー
ドＤ４のパワーロスが大きい事、またダイオードＤ４の
大きな逆耐圧のためトランジスタＱ２のペースエミッタ
間に適当なバイア又電圧が印加されず、従ってコレクタ
損失が大きくなるので欠点がある。

本考案は以上のような諸問題を解決する回路であり、定
電圧素子を用いてコンバーター回路のスイッチング素子
の耐圧オーバーの改善を行い、且つ変換効率の向上を計
るものである。

また本考案の回路はトランジスタの物理的構造上、逆耐
電圧の小さいペースエミッタ間電圧ＶＢＥＯの規定値ヲ
確保し、入力電圧変動の全域に渡りフラットな高効率を
得ようとするものである。

本考案の回路は第２図に示すように、トランジスタＱ２
のベースとアース間に基準電圧素子をなすツェナーダイ
オードＤ２と、このり、に順方向電流が流れるのを阻止
するためのダイオードＤ１とを直列接続して挿入される
。

順方向電流が流れるとダイオードＱ２をスイッチング動
作できないからである。

その他の回路構成は第１図と同じであるから同一符号を
付して説明を省略する。

ここでトランジスタＱ２についてのみ説明を加えると仮
にトランジスタＱ２のペースエミッタ間のバイアス電圧
が一３ボルトに設定されているとすると、ダイオードＤ
４とツェナーダイオードＤ２の合計の電圧値（Ｄ１＋０
２）が−３ボルトｊこなるように選ぶ。

また入力電圧■が最低値（Ｖ ＋ｍｉｎ ）のときでも
トランジスタＱ２のペースエミッタ間に一３ボルトが加
わるように入力電圧■及びトランス巻線数を選ぶ。

このように回路設計することによりトランジスタＱ２の
ペースエミッタ間のバイアス電圧は入力電圧がどのよう
に変動した場合でも一３ボルトにクランプされ、従って
トランジスタＱ２のペースエミッタ間の逆耐電圧ＶＢＥ
Ｏを考えることなく入力電圧■、トランス巻線数等を決
定出来る。

また、スイッチング用トランジスタＱ２の動作がＯＮ状
態からＯＦＦ状態に切換わるとき、切換り動作スピード
が遅いと交換効率が著しく低下する。

従って、トランジスタＱ２がＯＮ状態からＯＦＦ状態に
切換わるときのスイッチングスピードを高めるためにト
ランジスタＱ２のエミッタからベース方向に逆バイアス
電流を流す必要があり、トランジスタのスイッチングス
ピードが最適となる逆バイアス電圧をツェナーダイオー
ドの如き基準電圧素子を用いて、スイッチング用トラン
ジスタのベース・エミッタ間のバイアスにほぼ等しい定
電圧を与えるダイオードと基準電圧素子の組合せからな
る定電圧回路を挿入することにより入力電圧の変動に対
しても常に理想的条件を確保することができることであ
る。

以上説明したように本考案によれば、スイッチング素子
の耐圧オーバーを解消し、入力電圧の変動の全域に亘リ
フラットな高効率変換特性を得ることができる。

なお、本考案の回路において、スイッチング用トランジ
スタは１段で構成してもよく、またＣタイプ、Ａタイプ
のいずれかのトランジスタでも使用可能である。

またトランジスタのペースエミッタ間のバイアス電圧を
クランプする素子及び回路は、ツェナーダイオードを２
個逆方向に直列接続した対称型ツェナーダイオードでも
、あるいは上記バイアス電圧を満足させるように適当個
数のダイオードを直列に積んだものでも置き換えて使用
することができる。

【図面の簡単な説明】

第１図は従来のコンバータ回路の回路図、第２図は本考
案の一実施例のコンバーター回路の回路図である。 Ｑｌ、Ｑ２はスイッチング用トランジスタ、Ｒ１゜Ｒ２
は抵抗、Ｃ１，Ｃ２はコンデンサ、Ｄ２．Ｄ３は整流用
ダイオード、Ｃ３，Ｃ１は平滑用コンデンサ、Ｔはトラ
ンジスタ、Ｄｌはダイオード、ＤＺはツェナーダイオー
ド。

Claims (1)

【実用新案登録請求の範囲】
1. トランスの一次側で発振回路を構成するスイッチング用
   トランジスタのベース・エミッタ間に、該トランジスタ
   のベース・エミッタ間のバイアス電圧にほぼ等しい定電
   圧を与える、基準電圧素子と該素子に流れる順方向電流
   を阻止するための素子との組合せからなる定電圧回路を
   挿入したことを特徴とするコンバーター回路。