JPS6033339B2 - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS6033339B2 JPS6033339B2 JP54013580A JP1358079A JPS6033339B2 JP S6033339 B2 JPS6033339 B2 JP S6033339B2 JP 54013580 A JP54013580 A JP 54013580A JP 1358079 A JP1358079 A JP 1358079A JP S6033339 B2 JPS6033339 B2 JP S6033339B2
- Authority
- JP
- Japan
- Prior art keywords
- solid
- imaging device
- state imaging
- electrode
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Color Television Image Signal Generators (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は固体撮像装置に関するもので、ＸＹ走査のため
の電界効果トランジスタあるいは電荷結合素子などから
なる固体撮像板と、Ｓｅを主体とする光導電体層を一体
化することにより特にカラー用に適した高感度な園体撮
像装置に関するものである。
の電界効果トランジスタあるいは電荷結合素子などから
なる固体撮像板と、Ｓｅを主体とする光導電体層を一体
化することにより特にカラー用に適した高感度な園体撮
像装置に関するものである。
従釆、ホトダィオードを光検知部とし、これをマトリッ
クス状に配置して、さらにＸＹ走査のための電界効果ト
ランジスタ（以後これをＦＥＴと呼ぶ）回路を粗合せた
ものを（例えば特公昭４５−３０７６８号公報）がある
が、この場合、ホトダィオードとＸＹ走査のためのＦＥ
Ｔは同一基板面に構成する必要があるため、単位面積あ
たりの光利用効率はたかだか１／３〜１′５となってい
た。
クス状に配置して、さらにＸＹ走査のための電界効果ト
ランジスタ（以後これをＦＥＴと呼ぶ）回路を粗合せた
ものを（例えば特公昭４５−３０７６８号公報）がある
が、この場合、ホトダィオードとＸＹ走査のためのＦＥ
Ｔは同一基板面に構成する必要があるため、単位面積あ
たりの光利用効率はたかだか１／３〜１′５となってい
た。
この欠点を除去すべ〈ホトダィオードの代りに光導電体
層に光感度をもたせ、光導電体層とＸＹ走査のＦＥＴを
絹合せた固体撮像装置（例えば特関昭４９−９１１１６
号公報）が提案されているが、この場合の光感度や残像
等の諸特性は光導電体層で決定されることになり、諸特
性のすぐれた光導電体層の開発と共に光導電体層に適し
た走査回路の開発が重要となる。一方、Ｓｅを主体とし
た光導電体は主に撮像管ターゲットへの応用が試みられ
ているが（例えば侍関昭４９−２４６１９号公報、特関
昭４８−５３６８６号公報）その光入射方向は透光性ガ
ラス基板側、すなわちＴｅが導入された側からであり、
光励起された走行キャリアは飛程の長い正孔である。
層に光感度をもたせ、光導電体層とＸＹ走査のＦＥＴを
絹合せた固体撮像装置（例えば特関昭４９−９１１１６
号公報）が提案されているが、この場合の光感度や残像
等の諸特性は光導電体層で決定されることになり、諸特
性のすぐれた光導電体層の開発と共に光導電体層に適し
た走査回路の開発が重要となる。一方、Ｓｅを主体とし
た光導電体は主に撮像管ターゲットへの応用が試みられ
ているが（例えば侍関昭４９−２４６１９号公報、特関
昭４８−５３６８６号公報）その光入射方向は透光性ガ
ラス基板側、すなわちＴｅが導入された側からであり、
光励起された走行キャリアは飛程の長い正孔である。
一方、逆方向すなわち光導電体側からの光入射の場合に
は光励起された走行キャリアは飛程の短かし、電子とな
るため、感度が低下したり暁付けが発生したりするとい
う問題点があった。本発明は上記のような欠点を除去す
べ〈なされたもので、Ｓｅを主体とする光導電体層に光
入射方向すなわち第二電極側界面にＴｅを含有させ、か
つ半導体基板としてｎ型を用い、この半導体基板のｐ型
領域と上記光導電体層を電気的に接続することにより、
光励起された走行キャリアが正孔となるよう構成したも
ので、カラー用に適した高感度でかつ焼付け等の少ない
固体撮像装置を提供するものである。
は光励起された走行キャリアは飛程の短かし、電子とな
るため、感度が低下したり暁付けが発生したりするとい
う問題点があった。本発明は上記のような欠点を除去す
べ〈なされたもので、Ｓｅを主体とする光導電体層に光
入射方向すなわち第二電極側界面にＴｅを含有させ、か
つ半導体基板としてｎ型を用い、この半導体基板のｐ型
領域と上記光導電体層を電気的に接続することにより、
光励起された走行キャリアが正孔となるよう構成したも
ので、カラー用に適した高感度でかつ焼付け等の少ない
固体撮像装置を提供するものである。
以下本発明を図面を用いて実施例とともに説明する。
第１図は本発明の固体撮像装置の一単位の断面構造であ
る。
る。
ｎ型半導体基板１上にＰ十領域２，３を設けてそれぞれ
ソース、ドレィンとし第一絶縁体層４を介してゲート電
極５を設けＦＥＴを形成する。ここでソース３は電極６
により隣接素子のドレィンと共通接続されており行選択
線となっている。またゲート電極５は隣接素子ＦＥＴの
ゲート電極と共通接続されており列選択線となっている
。７は第二絶縁体層で、その上にソース領域２と電気的
に結合した第一電極８が設けられている。
ソース、ドレィンとし第一絶縁体層４を介してゲート電
極５を設けＦＥＴを形成する。ここでソース３は電極６
により隣接素子のドレィンと共通接続されており行選択
線となっている。またゲート電極５は隣接素子ＦＥＴの
ゲート電極と共通接続されており列選択線となっている
。７は第二絶縁体層で、その上にソース領域２と電気的
に結合した第一電極８が設けられている。
９はＳｅを主体とした光導電体層で、その上に透光性の
第二電極１０が形成されている。
第二電極１０が形成されている。
１１は入射光である。
次にこの第１図の光情報読み込み動作を第２図、第３図
を用いて説明する。
を用いて説明する。
第２図は第１図の単位素子をＸＹ方向に各２個ずつ形成
した場合の回路構成を示している。１２から１７までは
ＦＥＴで１８は出力端子である。第３図はＸＹ走査回路
から印加されるパルスの時間変化を示したものである。
第２図に示したラインＹ，，Ｙ２，Ｘ・，Ｘ２に対応し
て記述してある。今、ラインＹ，に第３図に示したパル
スが印加されると時刻ＴｏにてＦＥＴ１４，１５はオン
となる。さらにＸｉにもパルスが印加されるので、ＦＥ
Ｔ１２がオンとなり負荷抵抗ＲＬを通して電源ＶＴより
Ｑ，．，Ｑ，．′が逆バイアススされる。ここでＱ，．
はソース２と半導体基板１とで形成されるダイオードで
、Ｑ，．′はＳｅを主体とした光導電体層のダイオード
である。次に時刻Ｔ，にてはＦＥＴ１２はオフとなりＦ
ＥＴ１３がオンとなる。従って時刻Ｔ，からＴ２の期間
は同様にＱ，２，Ｑ，２′が逆バイアスされる。以下同
様に時刻Ｔ２からＴ３の間にはＱａ， Ｑ２，′が、時
刻Ｔ３からＴ４の間にはＱ２２，Ｑ２２′が逆バイアス
される。一方、例えば第１図に示したようにダイオード
Ｑ，．′に光入射があるとダイオードＱ，．′及びＱ，
．のアノード電位は光量に応じて時刻ＴｏからＴ，にて
バイアスされた電位より低下する。この低下量は光量に
比例し、かつ１フィールド期間蓄積される。時亥巾４か
らＴ５の期間においては時亥９Ｔ。からＴ，の期間と同
様ＦＥＴ１２，１４がオンとなるから光量に比例して低
下した電荷分が電源Ｖ丁より負荷抵抗Ｒしを通して供給
される。従って出力端子１８には光量に比例した電位変
化が出力される。同様にして順次パルスを印加すること
によりＱ，２′とＱ，２，Ｑ２，′とＱ２，およびＱ２
２′とＱ２２の各絵素に対応した出力が時系列に取り出
すことが出来る。次に本発明の製造方法について述べる
。
した場合の回路構成を示している。１２から１７までは
ＦＥＴで１８は出力端子である。第３図はＸＹ走査回路
から印加されるパルスの時間変化を示したものである。
第２図に示したラインＹ，，Ｙ２，Ｘ・，Ｘ２に対応し
て記述してある。今、ラインＹ，に第３図に示したパル
スが印加されると時刻ＴｏにてＦＥＴ１４，１５はオン
となる。さらにＸｉにもパルスが印加されるので、ＦＥ
Ｔ１２がオンとなり負荷抵抗ＲＬを通して電源ＶＴより
Ｑ，．，Ｑ，．′が逆バイアススされる。ここでＱ，．
はソース２と半導体基板１とで形成されるダイオードで
、Ｑ，．′はＳｅを主体とした光導電体層のダイオード
である。次に時刻Ｔ，にてはＦＥＴ１２はオフとなりＦ
ＥＴ１３がオンとなる。従って時刻Ｔ，からＴ２の期間
は同様にＱ，２，Ｑ，２′が逆バイアスされる。以下同
様に時刻Ｔ２からＴ３の間にはＱａ， Ｑ２，′が、時
刻Ｔ３からＴ４の間にはＱ２２，Ｑ２２′が逆バイアス
される。一方、例えば第１図に示したようにダイオード
Ｑ，．′に光入射があるとダイオードＱ，．′及びＱ，
．のアノード電位は光量に応じて時刻ＴｏからＴ，にて
バイアスされた電位より低下する。この低下量は光量に
比例し、かつ１フィールド期間蓄積される。時亥巾４か
らＴ５の期間においては時亥９Ｔ。からＴ，の期間と同
様ＦＥＴ１２，１４がオンとなるから光量に比例して低
下した電荷分が電源Ｖ丁より負荷抵抗Ｒしを通して供給
される。従って出力端子１８には光量に比例した電位変
化が出力される。同様にして順次パルスを印加すること
によりＱ，２′とＱ，２，Ｑ２，′とＱ２，およびＱ２
２′とＱ２２の各絵素に対応した出力が時系列に取り出
すことが出来る。次に本発明の製造方法について述べる
。
ｎ型シリコン基板１にＢ＋等のアクセプターを拡散させ
ソース、ドレィン２，３を形成する。つづいて、第一絶
縁体層４であるゲート酸化膜を形成し、その上にポリシ
リコンよりなるゲート電極５を設置する。更にゲート電
極５を酸化物で絶縁した後、隣接絵素間のドレィンを接
続する電極６を形成し、その上に低融点ガラスよりなる
第２絶縁体層７を形成し、ソース領域２を除いて塑性流
動せしめて表面を滑らかとする。次にポＩＪシリコンあ
るいはモリブデン等により第一電極８を形成し、下地基
板が得られる。ここでｎ型Ｓｉ基板のかわりにｐ型Ｓｉ
基板を用いるならＳｅ中にて光励起された走行キャリア
は電子となるため、暁付の発生、残像の増加等が生じ通
さない。次に以上のようにして得られた下地基板上に１
０‐５〜１０‐汀ｏｎの真空中にてＳｅを蒸着して光導
電体層９が得られる。ここで非晶質Ｓｅの結晶化を防ぐ
ための徴量不純物を含有させることは局所的な階電流の
増加や寿命を伸ばすのに有効であり、そのような不純物
としてぷやＳｂ、Ｐ等がある。また感度増大と暁付けや
残像の改善のためには、第二電極側の界面にＴｅ濃度を
１０〜４０原子％含有させることが有効である。またＳ
ｅの賭電流を減少させるためと、上記Ｓｅ上に透明電極
１０を形成する際に結晶化を防ぐためにＳｅ上にＺｎＳ
、ＺｎＳｅ、ＣｄＳ等のＤ−Ｗ族化合分薄膜を形成する
と更に有効である。次に第二電極であるＳｎ０２やｌｎ
２０３等の透明電極１０をイオンプレーティング法やス
パッタ法より形成する。ここで、下地基板は結晶化が生
じないように充分な冷却を行なう必要がある。以上のよ
うにして本発明の固体撮像装置が得られる。第４図に本
発明の固体撮像装鷹の分光感度特性（曲線１）を光導電
体を用いない従釆のもの（曲線０）と比較して示した。
ソース、ドレィン２，３を形成する。つづいて、第一絶
縁体層４であるゲート酸化膜を形成し、その上にポリシ
リコンよりなるゲート電極５を設置する。更にゲート電
極５を酸化物で絶縁した後、隣接絵素間のドレィンを接
続する電極６を形成し、その上に低融点ガラスよりなる
第２絶縁体層７を形成し、ソース領域２を除いて塑性流
動せしめて表面を滑らかとする。次にポＩＪシリコンあ
るいはモリブデン等により第一電極８を形成し、下地基
板が得られる。ここでｎ型Ｓｉ基板のかわりにｐ型Ｓｉ
基板を用いるならＳｅ中にて光励起された走行キャリア
は電子となるため、暁付の発生、残像の増加等が生じ通
さない。次に以上のようにして得られた下地基板上に１
０‐５〜１０‐汀ｏｎの真空中にてＳｅを蒸着して光導
電体層９が得られる。ここで非晶質Ｓｅの結晶化を防ぐ
ための徴量不純物を含有させることは局所的な階電流の
増加や寿命を伸ばすのに有効であり、そのような不純物
としてぷやＳｂ、Ｐ等がある。また感度増大と暁付けや
残像の改善のためには、第二電極側の界面にＴｅ濃度を
１０〜４０原子％含有させることが有効である。またＳ
ｅの賭電流を減少させるためと、上記Ｓｅ上に透明電極
１０を形成する際に結晶化を防ぐためにＳｅ上にＺｎＳ
、ＺｎＳｅ、ＣｄＳ等のＤ−Ｗ族化合分薄膜を形成する
と更に有効である。次に第二電極であるＳｎ０２やｌｎ
２０３等の透明電極１０をイオンプレーティング法やス
パッタ法より形成する。ここで、下地基板は結晶化が生
じないように充分な冷却を行なう必要がある。以上のよ
うにして本発明の固体撮像装置が得られる。第４図に本
発明の固体撮像装鷹の分光感度特性（曲線１）を光導電
体を用いない従釆のもの（曲線０）と比較して示した。
約４５山肌に最大感度を有し長波長側において低下する
懐向を有する。一般に、カラー用固体撮像装置に用いる
場合には、赤、緑、青に分光し各絵素において電気信号
に変換するわけであるが、光源が長波長側で増加する鏡
向を有しているため、従来の団体撮像装置では赤、緑、
青の飽和照度（最大出力信号における照度）が大きくズ
レて実効的な撮像照度のダイナミックレンジが低下して
いた。一方、第４図に示したような分光感度特性を有す
る本発面を用いるなら、赤、緑、青の飽和照度がほぼ一
致するので撮像照度のダイナミックレンジが増大する。
また、従来入射光はホトダィオードのみの部分において
しか有効利用出来なかったが、本発明においてはＸＹア
ドレス用の電極部分の入射光等も有効利用出来るため第
４図に示したように、カラー用固体撮像装置で必要な可
視域の短波長側において、３〜５倍の高感度化が可能で
あり、小型で低照度特性のすぐれた固体撮像装置が得ら
れる。しかも本発明では光照射によって発生した走行キ
ャリアは飛程の長い正孔であるので、感度が低下したり
焼付けが起ったりしない。
懐向を有する。一般に、カラー用固体撮像装置に用いる
場合には、赤、緑、青に分光し各絵素において電気信号
に変換するわけであるが、光源が長波長側で増加する鏡
向を有しているため、従来の団体撮像装置では赤、緑、
青の飽和照度（最大出力信号における照度）が大きくズ
レて実効的な撮像照度のダイナミックレンジが低下して
いた。一方、第４図に示したような分光感度特性を有す
る本発面を用いるなら、赤、緑、青の飽和照度がほぼ一
致するので撮像照度のダイナミックレンジが増大する。
また、従来入射光はホトダィオードのみの部分において
しか有効利用出来なかったが、本発明においてはＸＹア
ドレス用の電極部分の入射光等も有効利用出来るため第
４図に示したように、カラー用固体撮像装置で必要な可
視域の短波長側において、３〜５倍の高感度化が可能で
あり、小型で低照度特性のすぐれた固体撮像装置が得ら
れる。しかも本発明では光照射によって発生した走行キ
ャリアは飛程の長い正孔であるので、感度が低下したり
焼付けが起ったりしない。
【図面の簡単な説明】
第１図は本発明の固体撮像装置の一単位の断面構造図、
第２図は上記単位素子を２行２列のマトリックス状に構
成した一実施回路構成図、第３図は第２図の一実施例の
駆動走査パルスのタイミング図、第４図は本発明の感度
特性を従来のものと比較した特性図である。 １……半導体基板、２，３……Ｐ十型領域、４，７・・
・・・・絶縁膜、５，６・・・・・・ゲート電極、８・
・・・・・第１電極、９・・・・・・光導電体、１０・
・・・・・第２電極。 第１図 第２図 第３図 第４図
第２図は上記単位素子を２行２列のマトリックス状に構
成した一実施回路構成図、第３図は第２図の一実施例の
駆動走査パルスのタイミング図、第４図は本発明の感度
特性を従来のものと比較した特性図である。 １……半導体基板、２，３……Ｐ十型領域、４，７・・
・・・・絶縁膜、５，６・・・・・・ゲート電極、８・
・・・・・第１電極、９・・・・・・光導電体、１０・
・・・・・第２電極。 第１図 第２図 第３図 第４図
Claims (1)
- １ ｎ型半導体基板にｐ型領域を有する単位絵素を複数
個形成し、前記ｐ型領域の少なくとも一部を除く前記半
導体基板上に絶縁膜を形成し、前記ｐ型領域上および前
記絶縁膜上に第１電極層を形成し、前記第１電極層上に
光導電体層を形成し、前記光導電体層上に第２電極層を
形成し、前記第２電極層と前記半導体基板とを接続して
なり、前記光導電体層はセレンを主体とするとともに、
前記第２電極との界面近傍にテルルを含有してなること
を特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54013580A JPS6033339B2 (ja) | 1979-02-08 | 1979-02-08 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54013580A JPS6033339B2 (ja) | 1979-02-08 | 1979-02-08 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55107383A JPS55107383A (en) | 1980-08-18 |
| JPS6033339B2 true JPS6033339B2 (ja) | 1985-08-02 |
Family
ID=11837102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54013580A Expired JPS6033339B2 (ja) | 1979-02-08 | 1979-02-08 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6033339B2 (ja) |
-
1979
- 1979-02-08 JP JP54013580A patent/JPS6033339B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55107383A (en) | 1980-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4862237A (en) | Solid state image sensor | |
| US4354104A (en) | Solid-state image pickup device | |
| US5926238A (en) | Image display device, semiconductor device and optical element | |
| JP2844733B2 (ja) | 光受感ドット信号増幅を伴う光受感装置 | |
| JPS5846070B2 (ja) | 固体撮像装置 | |
| US4148051A (en) | Solid-state imaging device | |
| JPS5831669A (ja) | 固体撮像装置 | |
| JPS6386973A (ja) | 露光ブロツキング素子をもつ感光ピクセル | |
| JPH0453149B2 (ja) | ||
| JPS58221562A (ja) | 原稿読取装置 | |
| US6252215B1 (en) | Hybrid sensor pixel architecture with gate line and drive line synchronization | |
| US6031248A (en) | Hybrid sensor pixel architecture | |
| US4789888A (en) | Solid-state image sensor | |
| US4394749A (en) | Photoelectric device and method of producing the same | |
| JPS5926154B2 (ja) | 固体撮像装置 | |
| JPS60254886A (ja) | 固体撮像装置 | |
| JPS59178769A (ja) | 固体撮像装置 | |
| JPS6033339B2 (ja) | 固体撮像装置 | |
| US6051827A (en) | Hybrid sensor pixel architecture with threshold response | |
| JPS6042666B2 (ja) | 固体撮像装置 | |
| Chikamura et al. | A 1/2-in. CCD image sensor overlaid with a hydrogenated amorphous silicon | |
| JP2790096B2 (ja) | 赤外線固体撮像素子の駆動方法及びその装置 | |
| JPS6048109B2 (ja) | 固体撮像装置の駆動方法 | |
| JPH02181470A (ja) | 固体撮像素子 | |
| JPS6333353B2 (ja) |