JPS6032437A - Coding system - Google Patents
Coding systemInfo
- Publication number
- JPS6032437A JPS6032437A JP14101783A JP14101783A JPS6032437A JP S6032437 A JPS6032437 A JP S6032437A JP 14101783 A JP14101783 A JP 14101783A JP 14101783 A JP14101783 A JP 14101783A JP S6032437 A JPS6032437 A JP S6032437A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- data
- given
- register
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/40—Conversion to or from variable length codes, e.g. Shannon-Fano code, Huffman code, Morse code
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は符号化復号化方式、特に符号語長が可変な場合
の高速解読に適する符号語構成法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to an encoding/decoding system, and particularly to a codeword construction method suitable for high-speed decoding when the codeword length is variable.
従来の可変長符号の解読法として標準的な方法（例えば
吹抜： 「ＦＡＸ−ＱＡ：のだめの画像の信号処理」、
日刊工業新聞社刊ｐｉ６７）が知られている。即ち、第
１図に示すような方法で、同図において（ａ）が符号語
（Ｔｒｅｅ）を示し、（ｂ）が解読回路の構成図を示す
。Ｂ（−０，１）の場合を例にとシ、その動作を説明す
る。Standard methods for decoding conventional variable-length codes (e.g., "FAX-QA: Nodame image signal processing",
Nikkan Kogyo Shimbunsha publication pi67) is known. That is, in the method shown in FIG. 1, (a) shows a code word (Tree), and (b) shows a block diagram of a decoding circuit. The operation will be explained using the case of B(-0, 1) as an example.
（１）（Ｓ＋受信データＯ）をアドレスとしてＸＯを読
出す。(1) Read XO using (S+received data O) as an address.
（２）ＸＯのＬＳＢがＯであるから（Ｘ十受信データ１
）をアドレスとしてＢ１を読出す。(2) Since the LSB of XO is O (X0 received data 1
) is used as the address to read B1.
（３）ＢｌのＬＳＢが１であるからＢ１を出力する。(3) Since the LSB of Bl is 1, B1 is output.
以上水したように、従来の可変長符号を解読するために
は、解読用のテーブルをくシ返し引く必要があった。こ
れが解読時の処理ネックとなり、高速化が困難であった
。As mentioned above, in order to decode conventional variable length codes, it was necessary to comb through the decoding table. This became a processing bottleneck during decoding, making it difficult to speed up the process.
このように、テーブルヲ＜シ返し索表する理由は、符号
語長が最後まで解読回路にわからないことである。The reason why the table is searched in this way is that the codeword length is not known to the decoding circuit until the end.
本発明の目的は、可変長符号語の解読を高速化するため
、解読テーブルの紫衣回数を減小することにある。SUMMARY OF THE INVENTION An object of the present invention is to reduce the number of times in a decoding table in order to speed up the decoding of variable length code words.
上記目的を達成するために、本発明は符号語の先頭の１
ないし数ビットに符号語長を示す情報を含ませ、解読回
路はそれによって得られたビット数だけ符号語をシフト
する手段と、シフト結果を上記の解読テーブルによシ解
読することを特徴とする。In order to achieve the above object, the present invention provides the first one of the codewords.
Information indicating the code word length is included in one or several bits, and the decoding circuit is characterized by having means for shifting the code word by the number of bits obtained thereby, and decoding the shift result using the above decoding table. .
本発明による符号語の一例を第２図に示す。即ち、各符
号語の先頭の２ピツ） （００，０１゜１０．１１）を
２進数Ｎとすると、符号語長は式１式％
（１）
上記第２図に示す符号語の復調部の構成を示すブロック
図である。An example of a code word according to the present invention is shown in FIG. That is, the first two bits of each code word) (00,01°10.11) is the binary number N, then the code word length is Equation 1% (1) FIG. 2 is a block diagram showing the configuration.
バッファメモリ１は、従来から周知のＰＩＦ’Ｑ等と同
等の機能を持ち、入力、出力間の速度の差を平滑化する
ものである。即ち、Ｘ・ＩＭＭｇ２３に入力信号のデー
タとクロックが与えられ、その信号をメモリに蓄積する
。また、エネーブル端子４に′１″の信号が与えられる
期間に、端子５にクロックを与えられると、端子６から
１ビツトずつ上記の蓄積されたデータを送出する。The buffer memory 1 has the same function as a conventionally known PIF'Q or the like, and smoothes the difference in speed between input and output. That is, the input signal data and clock are given to the X-IMMg 23, and the signals are stored in the memory. Furthermore, when a clock is applied to the terminal 5 during the period when the signal '1'' is applied to the enable terminal 4, the accumulated data is sent out from the terminal 6 one bit at a time.
上記の送出されたデータはシフトレジスタ７のデータ入
力端子８に入力される。シフトレジスタ７ば、エネーブ
ル端子９に１″の信号が与えられた期間に、端子１０に
クロックを与えられると、データを１ビツトずつシフト
させる。その結果のデータは、並列にラッチ１１に人力
される。The above sent data is input to the data input terminal 8 of the shift register 7. The shift register 7 shifts data one bit at a time when a clock is applied to the terminal 10 during the period when a 1'' signal is applied to the enable terminal 9.The resulting data is manually input to the latch 11 in parallel. Ru.
上記のラッチ１１は、端子１２にロード信号を与えられ
ると、上記の並列のデータを記［意する。When the latch 11 is given a load signal to the terminal 12, it records the parallel data.
その内容は、解読テーブル１９によシ解読され、その結
果は端子２０に出力される。The contents are decoded by the decoding table 19, and the result is output to the terminal 20.
同時に、上記のロード信号は、カウンタ１３のロード端
子１４に与えられ、シフトレジスタの下端の２ビツトの
データをインバータ１５で反転した値、ならびに１と０
の固定値を、ロードデータ入力端子１Ｇからを収り込丑
せる。例えばノフトレジスタの下端の２ピントの値が２
進数の１０とすると、カウンタ１３が取シ込んだ値は、
１０１０となる。下線を引いた値は固定値である。この
結果２の３乗の桁を出力する・’１１４子１７の値が°
Ｉ ＩＩとなるので、カウンタ１３のエネーブル端子も
１”となシ、カウント動作がＩＩ１始され、その値が１
ずつ増加する。クロックが６発与えられると、上記のカ
ウンタ値が” ｏｏｏｏ”となシェネープル端子がｕＯ
″となるので、カウント動作が停止する。At the same time, the above load signal is applied to the load terminal 14 of the counter 13, and the value obtained by inverting the lower end 2-bit data of the shift register by the inverter 15, as well as 1 and 0.
The fixed value can be stored from the load data input terminal 1G. For example, the value of the 2nd pin at the bottom of the noft register is 2
Assuming the base number to be 10, the value received by the counter 13 is
It becomes 1010. Underlined values are fixed values. As a result, the digit of 2 to the 3rd power is output ・The value of '114 child 17 is °
I II, so the enable terminal of the counter 13 also becomes 1'', the counting operation starts II1, and the value becomes 1.
Increase by increments. When six clocks are given, the above counter value becomes "oooo" and the Chene pull terminal becomes uO.
'', the counting operation stops.
この間、上記のエネーブル信号が６クロツクの期間“１
”なので、上記のバッファメモリ１やシフトレジスタ７
は６クロツク分のデータを送出し、シフトする。これに
より、下端の２ビツトのデータが２進数の”１０Ｍであ
る符号語長６の符号がすべてシフトされ、次の符号がシ
フトレジスタ７に入る。During this period, the above enable signal is “1” for a period of 6 clocks.
” Therefore, the above buffer memory 1 and shift register 7
sends and shifts data for 6 clocks. As a result, all the codes of code word length 6 whose lower end 2-bit data is "10M" in binary are shifted, and the next code is entered into the shift register 7.
なお、以下の変形も本発明の範囲に含まれることは明ら
かである−０
（ａ） 符号語の上位２ビツトと符号語長との関係は、
式（１）の他に、任意の式で結ばれてよい。It is clear that the following modifications are also included within the scope of the present invention.
In addition to equation (1), they may be connected using any other equation.
（ｂ） 符号は、第２図に示す、長さで単位の準可変長
符号の他に、Ｎ単位の準可変長符号や通常の可変長符号
を用いてもよい。(b) As for the code, in addition to the semi-variable length code shown in FIG. 2 whose length is a unit, a semi-variable length code whose length is a unit of N or a normal variable length code may be used.
本発明によれば、符号語長にかかわらず、解読テーブル
の索表回数が１となるので、処理の高速化が図れる。According to the present invention, the number of times the decoding table is looked up is 1 regardless of the codeword length, so processing speed can be increased.
第１図は従来の可変長符号解読方式の説明図、第２図は
本発明による符号語の一実施例、第３図は本発明の実施
例を示す解読回路のブロック図である。
１・・・バッファメモリ、２，８・・・データ入力端子
、３．５．１０・・・クロック入力端子、４，９．１８
・・・エネーブル入力端子、６・・・バッファメモリデ
ータ出力１喘子、７・・・シフトレジスタ、１１・・・
ラッチ、１２．１４・・・ロード信号入力端子、１３・
・・カウンタ、１５・・・インバータ、１６・・・ロー
ドデータ入力端子、１７・・・２の３乗桁出力端子、１
９・・・解読テ゛も１図
（ｂ、）
ｒ Ｚ 図
第 ３ 図FIG. 1 is an explanatory diagram of a conventional variable length code decoding system, FIG. 2 is an embodiment of a code word according to the present invention, and FIG. 3 is a block diagram of a decoding circuit showing an embodiment of the present invention. 1... Buffer memory, 2, 8... Data input terminal, 3.5.10... Clock input terminal, 4, 9.18
... Enable input terminal, 6... Buffer memory data output 1 terminal, 7... Shift register, 11...
Latch, 12.14...Load signal input terminal, 13.
...Counter, 15...Inverter, 16...Load data input terminal, 17...2 cubed digit output terminal, 1
9...Decoding data is also shown in Figure 1 (b,) r Z Figure Figure 3
Claims (1)
記の符号語のうちあらかじめ定められた位置に符号語長
を示す情報を含ませることを特徴とする符号化方式。A variable-length encoding system in which the codeword length is variable, characterized in that information indicating the codeword length is included in a predetermined position of the codeword.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14101783A JPS6032437A (en) | 1983-08-03 | 1983-08-03 | Coding system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14101783A JPS6032437A (en) | 1983-08-03 | 1983-08-03 | Coding system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6032437A true JPS6032437A (en) | 1985-02-19 |
Family
ID=15282255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14101783A Pending JPS6032437A (en) | 1983-08-03 | 1983-08-03 | Coding system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6032437A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61237520A (en) * | 1985-04-13 | 1986-10-22 | Canon Inc | Data processing method |
-
1983
- 1983-08-03 JP JP14101783A patent/JPS6032437A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61237520A (en) * | 1985-04-13 | 1986-10-22 | Canon Inc | Data processing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5150430A (en) | Lossless data compression circuit and method | |
| US4044347A (en) | Variable-length to fixed-length conversion of minimum-redundancy codes | |
| JP3249405B2 (en) | Error correction circuit and error correction method | |
| KR870008446A (en) | Binary data compression and extension processing unit | |
| JPS6032437A (en) | Coding system | |
| US4551706A (en) | Apparatus for decoding run-length encoded data | |
| US4914616A (en) | Coded incrementer having minimal carry propagation delay | |
| JP3190846B2 (en) | Asynchronous readout circuit of binary counter | |
| JPH0255987B2 (en) | ||
| JPS6134166B2 (en) | ||
| JP3014999B2 (en) | Huffman decoding device | |
| JPS60128722A (en) | Variable length encoding and decoding system | |
| JPH0149072B2 (en) | ||
| JPH0427754B2 (en) | ||
| JPH0377708B2 (en) | ||
| JPH039661B2 (en) | ||
| SU1536511A1 (en) | Device for decoding codes with minimum redundancy | |
| JPH01221918A (en) | Variable length code converter | |
| JPS5917456B2 (en) | Buffer memory write control method | |
| JPS60128721A (en) | Variable length encoding and decoding system | |
| JPH0456492B2 (en) | ||
| JPH0779247B2 (en) | Decode circuit | |
| JPH03198143A (en) | Bus interface device and read-modified-write control system | |
| JPS5829916B2 (en) | Weyl code decoding circuit | |
| JPH053185B2 (en) |