JPS603199B2 - デイジタル式タツチ応答テンポ発生装置 - Google Patents

Description

【発明の詳細な説明】 この発明は電子楽器たとえば電子オルガン用のテンポ発
生装直に係る。

オルガンを演奏中演奏者はテンポをいろいろ変えたいと
思うが、その場合に現在では必ずオルガンに附属してい
る自動伴奏装置やりズム装置が出す音楽上の出力で行う
ことになる。

標準型のりズムュニットは、選択可能な幾つか異なった
楽音上の出力信号または音声、たとえばバスドラム、シ
ンバル等を出すことができる。リズムユニットの出力信
号は、これも演奏者により選択されるワルツその他の予
め定めらた反復パターンで発生する。リズムユニットの
テンポとは、この所定のパターンの反復される周期また
は時間的間隔のことである。従釆は、演奏者は可変抵抗
回路の制御でテンポ調節を行っていた。

この可変抵抗回路の抵抗値を変えることによって出力信
号の電圧レベルが変り、電圧制御発振器の周波数を調節
する。発振器の出力はテンポ信号となり、リズムユニッ
トの反復度をコントロールする。この種タイプの装魔で
は、演奏者は、可変抵抗器ノブないしレバーの位置によ
ってテンポ出力を加減しなければならない。所望のテン
ポと可変抵抗器の／ブの動きとの間には時間的関係は入
り込む余地はないから、演奏者は、リズムユニットの発
する音に注意しなければならない。そして、その判断に
よって所望のテンポが出るまで抵抗器を調節することに
なる。これは大変な仕事であり、観客や周囲の他の演奏
者にとっても目障りなことである。さらに、演奏中に適
当な新しいテンポを選択することは猶更に困難な仕事で
ある。そのため可変抵抗器テンポ装置に対する改良が行
われたが、その１つは芝原正志の米国特許出願第球５４
０３号（米国特許第４０３３２２び号＝袴公昭５７一５
１１１８号）「自動リズム楽器用テンポ設定装置」の明
細書に詳細に述べられているタッチ応答装置である。

所望のテンポを選択するために演奏者は、所定のテンポ
で所定の数だけタッチプレートを叩く。二つの連続した
押盤の時間的間隔によってその時間的間隔に応じた大き
さのアナログ電圧レベルが出釆る。このアナログ電圧信
号は制御信号として電圧制御発振器に加えられる。この
発振器は、前記のアナログ入力信号の大きさに応じた間
隔でテンポ出力信号を発するが、その方法は前述の可変
抵抗器テンポ設定装置の場合と同じである。このタッチ
応答装置によって、演奏者の所望するテンポと設定装置
との間に時間的関係が出来上ることになる。しかし、前
記の電圧制御発振器は依然必要で、これにより前述の可
変抵抗装置におけると同じ方法で、アナログ電圧信号に
呼応するテンポ信号を発生しなければならない。本発明
は、従来のテンポ設定装置の欠点、不都合を解決したも
ので、概略すれば、演奏者が所定の数だけ連続してタッ
チプレーを叩くことによって所望のテンポを選択するこ
とができるようにしたディジタル装置を提供せんとする
もので、演奏者がタッチプレートを叩く度に押盤信号を
発し、これによって以後の論理回路の作動とモードをコ
ントロールするようにしたものである。

１つのモードで、押盤間の時間的間隔に相当する数値が
ディジタル回路に記憶され、他方、この回路にはクロッ
ク回路からタイミング信号を受けるようにした記憶装置
が設けられる。

テンポ発生回路は読みとられたサイクルの完了に応じて
テンポパルス信号を発する。同回路はさらに前記記憶回
路にリセット信号を与えて読みとられたサイクルを反復
する。テンポ発生器からの出力信号は、演奏者による１
つの押盤と次の押盤の時間的間隔の函数として一定の間
隔をあげて発せられる。この発明においては、演奏者は
、附属の自動伴奏装置またはリズムユニットが発生する
所定のパターンの出力信号に応じテンポをコントロール
できる。

演奏者は、所望のテンポで容量性のタッチプレートを叩
くか之にす早くふれる。これに応じてテンポ発生装層の
出力側に押盤と押盤の時間的間隔に相応した時間差でテ
ンポ信号が発生する。この時間差はリズムユニットの周
期をコントロールすることになる。タッチプレートを叩
く度にパルス信号が出て、テンポ発生装置の以後のディ
ジタル論理回路をコントロールする。最初の押盤パルス
信号によってアップダウン型すなわち可逆型カウント回
路がリセットされ、時制されたりセット回路は通電され
る。もし第２のパルスが押盤によって所定の時間内に発
生すると、前記の時制されたりセット回路は再び作動す
る。もし、第２のパルスが所定の時間内に受信されない
と、テンポ発生装置はリセットされるから、演奏者は再
度押盤を順序に従って反復しなければならない。第２の
パルス信号によって、可逆カウンタ回路は計算モードに
入り、論理回路を作動する。この論理制御回路はクロツ
ク回路からタイミング信号を発して可逆カウンタ回路を
系列化する。第３のパルスによってリセット回路は再び
スタートする。このパルス信号によって論理制御回路は
不作敷になり、その結果タイミング信号の可逆カウンタ
回路への送信はストップする。第３のパルスによって、
カウンタ回路によって生じたカウント数は記憶回路に記
憶され、可逆カウンタはカウントダウンされる。第４の
パルスによってリセット回路は不作動にされ、同時に、
論理制御回路を作動してタイミング信号を発し、可逆カ
ウンタ回路を系列化する。可逆カウンタ回路の前記カウ
ントダウンが終ると、テンポ発生回路に信号が発せられ
る。同テンポ発生回路は、信号を発して前記可逆カウン
タに、既に記憶回路に記憶された第２の押盤によるパル
スと第３の押盤によるパルスとの間にカウントされた数
と同数まで再びカウントさせる。さらに、テンポ発生回
路は論理制御回路を作動させてクロツク回路からカウン
タ回路にタイミング信号を送って、それを再びカウント
ダウンする。このタイミング信号の周波数は第２の押盤
パルスと第３の押盤パルスの時間的間隔の間にカウンタ
にカウントさせるためのタイミング信号の周波数と同じ
でも、またはその整数倍でもよい。テンポ発生回路は、
カウンタが零状態になる度に出力パルスを発生する。こ
のディジタル式タッチ応答システムには別個に発振器を
設ける必要はない。

出力信号パルス間の時間的間隔は、第２、第３押盤パル
スの時間的間隔中に可逆カゥンタを負荷するためのクロ
ック回路によりコントロールされる。この発明の目的は
、演奏者がタッチプレートを叩く間の時間的間隔に応じ
た時間的間隔でテンポ出力信号を発することのできるデ
ィジタル式タッチ応答テンポ発生装置を提供することで
あり、その他の目的は、以下の発明の詳細な説明で自ら
明らかとなるであろう。

第１図は、本発明に係るディジタル式タッチ応答テンポ
発生装置のブロック図であり、第２図は、本発明に係る
ディジタル式タッチ応答テンポ発生装置の好ましい実施
例の概略図である。

第１図において電子オルガンの如き楽器の演奏者が、リ
ズムユニットなどの回路のテンポをコントロールしよう
と思う場合には、タッチプレートを何度か叩く。２つの
任意の連続した押盤の時間的間隔が所望のリズムに相当
する。

この発明のテンポ発生装置は、出力パルス信号を発生す
るが、そこでは２つのパルスの時間差が所望のテンポの
函数になっている。テンポ発生装置は信号を出し続け、
リズムユニットまたはその他の伴奏用回路がリセットさ
れるまでそれらをコントロールすることになる。もし、
演奏者がテンポをコントロールしたいと思う場合には、
タッチ検知回路１０を反復して作動させるご このタッ
チ検知回路１０はタッチプレート１１、発振回路１２、
感知回路１３からなっている。

前記発振器１２の出力側は前記タッチプレート１１に接
続されている。不作動になると、タッチプレート１１は
発振器の出力信号をほとんどそのまま感知回路１３に伝
達する。この状態では感知回路１３の出力は作動一歩手
前の状態にある。演奏者がタッチプレート１１を叩くと
、発振器１２により発生された信号は減衰される。感知
回路１３は入力信号の変化を検知し、パルス出力を発生
する。感知回路１３からの押盤によるパルス出力信号に
よって、残る他の回路の作動状態や態様がコントロール
される。押盤によるパルスは、カウンタ・デコーダ回路
１４を含むディジタル記憶回路によって受信される。

このカウンタ・デコーダ回路１４は押盤によるパルス信
号を教え、附属の論理ゲートを介して受信した前記パル
スをすべての複数の作業信号に復号する。カウンタ・デ
コーダ回路１４によって受信された最初のパルスによっ
て、２進の可逆カウンタ１５をリセットする信号がライ
ンＬＩ上に発生する。押盤によるパルスはすべてライン
Ｌ２の時制リセット回路１６に信号として加えられる。
カウンタ・デコーダ回路１４は最初の押盤パルスが起る
と信号をラインＬ３に発してリセット回路１６を作動す
る。もし、次の押盤パルスがリセット回路１６に所定の
時間内に受信されないと、リセツト回路１６はラインＬ
４上に信号を発生してカウンタ・デコーダ回路１４をリ
セットする。感知回路１３からの第２の押盤パルスは、
カウンタ・デコーダ回路１４によって受信される。

同パルスはまたラインＬ２上のＩＪセット回路１６によ
っても受信されて時制回路を再スタートすると共に、同
回路がラインＬ４上にリセット信号を発生しないように
する。カウンタ・デコーダ回路１４は引続きラインＬ３
に信号を与えてリセット回路１６を作動する。カゥンタ
・デコーダ回路１４は次にラインＬ５に出力を出して可
逆カウンタ１５をカウントーァツプ状態にすると共に、
記憶回路１７をオン状態に維持する。カウンタ・デコー
ダ回路１４はラインＬ６に出力を与え、論理制御回路１
８をオンにする。

この制御回路１８はクロツク回路１９からラインＬ７上
で周波数ＦＩでクロッキンする入力を受信する。クロツ
キング信号はラインＬ８の可逆カウンタ１５のカウント
始動用の入力となる。かくて、可逆カウンタ１５はライ
ンＬ８上のクロツキングパルスを受信する度にカウント
アップし始めることになる。第３の押盤パルスが起ると
、カウンタ・デコーダ回路１４はラインＬ６上の信号を
消去して論理制御回路１８をオフにする。

以後はラインＬ７上のクロツキング信号は可逆カウンタ
１５のカウント入力となることはない。ラインＬ２上の
第３押盤パルスによってリセット回路１６のタイミング
回路は再スタートする。カウンタ・デコーダ回路１４は
さらにラインＬ５上に信号を発生し、これによって可逆
カウンタ１５はカウントダウンされる状態に置かれ、同
時に記憶回路１７は閉じられる。カウン外こより記憶さ
れた数値は記憶回路Ｔ７に記憶される。カウンタ・デコ
ーダ回路１４はラインＬ３に信号を引続き送りリセット
回路１６を通電状態にする。第４の押盤パルスを受信す
るや、カウンタ・デコーダ回路１４はラインＬ９に信号
を与える。

リセット回路１６も同機ラインＬ２上に第４の押盤パル
スを受信してリセツトタイミング回賂を再スタートする
。しかし、カウンタ・デコーダ回路１４は、それ以前の
押盤パルスの時のように、ラインＬ３によってリセット
回路１６を通電することはない。ラインＬ９の信号によ
って論理制御回路１８は開かれクロツキング信号Ｌ７は
ラインＬ８を通って可逆カウンター５のカウント入力と
なる。可逆カウンター５は零になるまでカウントダウン
される。完全にカウントダウンされて零になると、可逆
カウンタ１５はラインＬＩＯを介して信号をテンポ発生
装置２川こ送信する。他方、第４の押盤パルスが発生す
ると同時にカウンタ・デコーダー４にはラインＬＩ１を
介してテンポ発生装置２０を作動させる出力信号が発生
している。両ラインＬＩ０，ＬＩＩに信号が受信される
と初めてテンポ発生装置２川まラインＬ１２上に信号を
発生し、これにより論理制御回路１８のクロック回路１
９に対するラインＬ７側を閉じ、ラインＬ１３側を開い
てクロック回路１９からの周波数Ｆ２のクロツキング信
号を受信する。同時に、テンポ発生装置２川まラインＬ
１４上に信号を発生して可逆カゥンタ１５に、先に記憶
回路１７に記憶させた数値を再びロードさせる。このよ
うにして以後の作動に備えラインＬ１３のク。ッキング
信号によって可逆カウンタ１５は零までカウントダウン
される。また、テンポ発生装置２０は、可逆カウンター
５が零にカウントダウンされる度毎にラインＬ１５にパ
ルス出力信号を発生する。ラインＬ１５上のパルス出力
は、第２、第３の押盤パルスの時間的間隔に比例する間
隔で発生する。その比は、ラインＬ７とＬ１３上の信号
の周波数間の比に等しい。。すなわち、１を含むすべて
の比が任意に選べるということである。この結果、ライ
ンＬ１５上のパルス出力信号は、オルガンの他の通常の
回路の働きにもうまく適合できることになる。ラインＬ
１５上のパルス出力信号の発生と消滅はクロック回路１
９のコントロールを受ける。けだし、クロック回路１９
は第２、第３の押盤パルス間の時間的間隔にしたがって
可逆カウンタ１５のカウント数を決定するからである。
テンポ発生装置は、リセットされるまで所望のテンポに
応じた間隔でパルス出力信号を出し続ける【テンポ発生
装置をリセットするために演奏者はタッチプレート１１
を叩き、感知回路１３が第５番目のパルス信号を発生す
る。この第５のパルス信号はラインＬ２を経てリセット
回路１６により受信され、同回路はラインＬ４に出力を
与えてカウンタ・デコーダ回路１４をリセツトする。テ
ンポ発生装置はこのとき、演奏者が所望する次のテンポ
設定のため押盤信号を受信できるようになつている。第
２図はテンポ発生装置の好ましい回路図の１実施例であ
る。

演奏者が電子オルガンの如き電子楽器にとってある特定
のテンポが望ましいと考えると、スイッチ手段３０を何
度か叩く、すなわち作動させる。

この好ましい実施例においてスイッチ手段３０は容量性
タッチプレート３１でありコンデンサＣＩが設けられて
いる。しかし、スイッチ手段としてはこれに限定されず
従来のものが利用されてよい。スイッチ手段３０を構成
するタップの数は、所望のテンポ出力を出すのに必要な
だけ適宜選択すればよい。図示実施例では４個のタップ
とＩＪセット用に１つのタップを設けている。以上５個
のタップは夫々全く異なった作用を行うが、これについ
ては後述する。第２と第３の押盤の時間的間隔がテンポ
となって現われる。演奏者は、演奏に入る前でも演奏中
でも既にテンポ出力信号を出しているテンポ発生装置で
所望のテンポを選定することができる。

いずれの場合もスイッチ手段３０のタップ操作によって
行われる。すなわち、タッチプレ−ト３１を叩くことに
より大きなキヤパシタンス（ＣＩのキヤパシタンスより
総かに大きい）が発振器３２とフィィルタ３３の間に入
ることになり、これによって発振器３２からの信号的出
力の大きさは減衰される。

抵抗ＲＩと入力ネットワークキヤパシタンスからなるフ
ィル夕３３は、演奏者のタッチによる６０ヘルツ（商用
電源の周波数）の信号を排除する。フィル夕された信号
はピーク・ピーク検知器３４への入力信号となる。同検
知器３４はダイオードＤ１，Ｄ２、抵抗Ｒ２、コンデン
サＣ２，Ｃ３からなり、フィル夕されたＡＣ信号を整流
してＤＣ信号に変える。この整流された信号は、抵抗Ｒ
３，Ｒ４、コンデンサＣ４からなる微分器３５に伝達さ
れる。この微分器３５は、前述したタッチプレートの作
動により発生する大キャパシタンスによるＤＣ電圧変化
に応じてＤＣ電圧信号をパルス発生器３６に与える。こ
のパルス発生器３６はシュミットトリガー回路を有し、
同回路はタッチプレート３１を作動させる度にＶボルト
の出力パルスを発生する。シュミットトリガーの逆入力
部に対するＤＣ電圧は通常ＶＡで、これは分圧なわち抵
抗Ｒ３，Ｒ４によって決まる。

前述のようにタッチプレート操作による比隔的低いＤＣ
電圧レベルの信号を受けた場合、抵抗Ｒ３とＲ４の接合
部における電圧は低い電圧ＶＢになる。シュミットトリ
ガーのもう１つの入力部には通常ＶＣの電圧がかかって
おり、この値は前記ＶＡとＶＢの間である。前記逆入力
部の電圧がＶＣ以下に落ち込むと、シュミットトリガー
は約Ｖボルトのパルス信号を出す。同時にもう一方の入
力部の電圧はＶＣからＶＤに上昇するが、この値はＶＡ
にほぼ近いが、なおこれより低い。シュミットトリガー
５６の出力部に対するパルスは「逆入力部の電圧がＶＢ
からＶＤまで上昇するまでＶボルトに留まっている。逆
入力部の電圧がＶＤ値を超えるとシュミットトリガーの
出力は元の状態に戻る。このシュミットトリガー５６に
設けられた抵抗は通常の方法によって分圧作用を行う。
このようにしてタッチプレート３１を叩く毎にパルス発
生器３６は出力パルスを発生する。タッチプレート３１
を先ず叩くと、パルス信号がカウンタ４０の入力部に与
えられる。

カウンタ４０はよく知られた２進タイプのカウンタで、
入力部にパルス信号を受けるとその出力状態を変える。
カウンタ４０には３個の出力ラインＬ１，Ｌ２，Ｌ３が
あり、これによりカウンタ４０がパルス発生器３６から
パルスを受信する度に論理状態を０から１に変える。演
奏者がテンポ選定を行う前にラインＬＩ乃至Ｌ３の出力
はすべて０になっている。最初の押盤によるパルスを受
けるとラインＬＩ乃至Ｌ３は夫々論理１，０，０と変る
。第２の押盤によるパルスによってラインＬＩ乃至Ｌ３
は０，１，０と変り、第３の押盤パルスによって１，１
，０となる。第４の押盤パルスを受けると０，０，１と
なり、第５の秤盤パルスで１，０，１となる。これらラ
インＬＩ乃至Ｌ３はデコーダネツトワークを形成する複
数の論理ゲートに接続されている。前記第５番目の押盤
パルスが発生すると、カウンタ４０はラインＬＩ乃至Ｌ
３に１，０，０の論理を形成し、ラインＬＩの論理１信
号はインバータ４２に与えられる。

このインバータ４２はアースされた標準タイプのＮＯＲ
論理ゲートである。この論理ゲートは以後ＮＡＮＤ・Ｎ
ＯＲゲートと呼ぶが、従来から知られたものであるので
詳細な説明は省略する。インバータ４２の出力はＮＡＮ
Ｄゲート４４に対する入力として与えられる。ラインＬ
２の論理０信号はィンバータ４６に与えられ、インバー
タ４６の出力はＮＡＮＤゲート４４に入力として与えら
れる。かくて、ＮＡＮＤゲート４４の出力は、インバー
タ４２，４６，４８のいずれかからの入力が論理０状態
にある限り論理１状態に留まることになる。ＮＡＮＤゲ
ート４４の出力は、第１の押盤パルスから第４番目の押
盤パルス発生まで論理１状態にある。

ＮＡＮＤゲート４４の出力はインバータ５０を通り、Ｎ
ＯＲゲート５２に最初の入力として与えられる。ＮＯＲ
ゲート５２への第２の入力はラインＬ３から与えられる
。かくして、ＮＯＲゲート５２の出力は、第１から第３
の押盤パルスの間論理１状態にある。カウンタ出力ライ
ンＬＩまたはＮＡＮＤゲート５４の第１の入力部に接続
され、カウソタ出力ラインＬ３はその第２及び第３の入
力部に接続されている。

ＮＡＮＤゲート５４の出力は第１番目の押盤パルスから
第４番目の秤盤パルスの間論理１の状態にある。ＮＯＲ
ゲート５２の出力とＮＡＮＤゲート５４の出力及び押盤
によるパルスは、直接自動リセット回路をコントロール
する。

このようにして第１の押盤パルスによってＮＯＲゲート
５２は論理１状態に駆動される。ＮＯＲゲート５２の出
力は抵抗Ｒ５を介してコンデンサＣ５をチャージする。
コンデンサＣ５はシュミットトリガ５６の逆入力部に接
続されている。このシュミットトリガ５６の出力は通常
Ｖボルト、論理１状態である。この出力はＮＡＮＤゲー
ト６川こ第１の入力として与えられ、同ゲート６０はＯ
Ｒゲートとして働く。ＮＡＮＤゲート６０に対する第２
の入力はＮＡＮＤゲート５４の出力となる。ＮＡＮＤゲ
−ト６０の出力はカウンタ４０のリセット入力側に接続
されている。押盤パルス第１から第４までの間、ＮＡＮ
Ｄゲート６０１こ対する第２の入力はＮＡＮＤゲート５
４から論理１の状態にある。次に第１番目の押盤パルス
の後コンデンサＣ５は充電し始め、パルス発生器３６か
らィンバータ６２への押盤パルス入力は論理０状態にあ
る。インバータ６２の出力は論理１の状態にある。もし
、コンデンサＣ５がＶＸボルトまで充電するに必要な時
間内にタッチプレート３１が作動されないと、カウンタ
４０はリセツトされることになる。もし、コンデンサＣ
５が充電されてＶＸボルトになるとシュミットトリガ５
６は出力状態を変え、ＮＡＮＤゲート６０の第１番目の
入力部を論理０状態にする。ＮＡＮＤゲート６川まその
出力側を論理１状態とし、カウンタ４０をリセットする
。しかし、もしタッチプレート３１がコンデンサＣ５が
ＶＸボルトになる前に作動されると、ィンバータ６２の
出力は論理０状態になり、コンデンサＣ５は抵抗Ｒ６、
ダイオードＤ３、ィンバータ６２を介してアース放電さ
れる。この順序は第１、第２、第３の押盤パルスの間繰
返されるが、これらのパルスによってＮＯＲゲート５２
は論理１状態になる。

かくて演奏者は第ＩＬ第２の押盤、または第２、第３の
押盤または第３、第４の押盤の間の引延ばされた時間的
間隔を待つ間にテンポ発生装置は自動的にリセットされ
る。勿論、この時間間隔は音楽的に望ましいテンポより
やや大さめにしておく。第４番目の押盤パルスはＮＯＲ
ゲート５２の出力を論理１状態にすることはないので、
コンデンサＣ５と抵抗Ｒ５のＲＣタイミング回路は不作
動に維持される。しかし、ィンバータ６２の出力は論理
１状態にあり、第３と第４の押盤パルスの間にコンデン
サＣ５は放電される。さらに、タッチプレート３１を５
番目‘こ叩くとＮＡＮＤゲート５４の出力部を論理０状
態にし、ＮＡＮＤゲート６０の出力部を論理１状態にし
てカウン夕４０はリセットされる。この状態でタッチプ
レートが先ず叩かれて第１のパルスが発生すると、カウ
ンタラィンＬＩの論理１状態がインバータ４２に与えら
れ、ィンバータ４２の論理０状態が第１の入力としてＮ
ＯＲゲート５８に与えられる。カウンタ出力ラインＬ２
の論理０状態は第２の入力としてＮＯＲゲート５８に与
えられる。カウンタ出力ラインＬ３の論理０状態は第３
入力としてＮＯＲゲート５８に与えられる。ＮＯＲゲー
ト５８の出力は論理１状態にあり、可逆カウンタ６６を
リセットする。パルス発生器３６からの第２の押盤パル
スを受けるとカウンタ４０のラインＬＩ乃至Ｌ３の出力
は夫々０，１，０状態となる。

ラインＬＩの論理０状態は第１入力としてＮＯＲゲート
６４に与えられる。ラインＬ２の論理１状態はゲート４
６によりィンバートされ、第２入力としてＮＯＲゲート
６４に与えられる。ＮＯＲゲート６４の論理１状態の出
力によって記憶回路６３を開き、可逆カウンタ６６をカ
ウントアップさせる。このカウンタ６６及び記憶回路６
３は従来のもので格別新しいものではなく、説明は省略
する。ＮＯＲゲート６４の出力によって双安定装置６８
をセットし、したがってラインＱの出力は論理１状態に
ある。実施例では双安定装置６８は標準タイプのＤ型フ
リツプ・フロツプである。ＮＯＲゲート６４の出力は第
１の入力としてＮＡＮＤゲート７０に与えられる。発振
器７３、分圧器７４からなるクロッキング回路７２はＮ
ＡＮＤゲート７０の第２の入力部に信号を送る。

クロックは周波数Ｐで作用し、分周回路７４はＦ／６の
周波数で信号を発する。ＮＡＮＤゲート７０の第３入力
部は通常論理１状態にある。したがって第２の押盤パル
スでＮＡＮＤゲート７０はＦ／６のクロッキング信号を
ＮＡＮＤゲート７６の第２の入力部に与える。ＮＡＮＤ
ゲート７６の論理１状態は可逆カゥンタ６６のカウント
入力部に与えられる。力ゥンタ６６は、最高値に達する
まで、または第３の押盤パルスが発生するまでカウント
する。回路の以後の作用は、そのいずれの場合も同じで
あるので、後者の場合、すなわちカウンタ６６が最高値
に達する前に第３の押盤パルスを受信した場合について
説明する。第３の押盤パルスが発生すると、カウンタ４
０の出力ラインＬＩ乃至Ｌ３は夫々論理１，１，０状態
になる。

ラインＬＩの論理１状態はＮＯＲゲート６４の第１の入
力部に与えられ、ラインＬ２の論理１状態はィンバータ
４６を介して論理０状態としてＮＯＲゲート６４の第２
の入力部に与えられる。ＮＯＲゲート６４の出力は論理
０状態にある。ＮＡＮＤゲート７０はＮＯＲゲート６４
の論理０状態の出力を受け、入力部をすべてオフにする
。このようにしてクロツキング回路７２からのクロッキ
ング信号の可逆カウンタ６６への供給は停止される。Ｎ
ＯＲゲート６４の論理０状態の出力信号によってカウン
タ６６はカウントダウン状態になり、記憶回路６３は閉
じられる。カウンタ６６によりカウントされた数値は記
憶回路６３に記憶される。第４の押盤パルス信号が発生
すると、カゥンタ４０の出力ラインＬＩ乃至Ｌ３は夫々
論理０，１，０状態になる。

ラインＬ３の論理１状態はＮＡＮＤゲート７６に第１の
入力として与えられる。ＮＡＮＤゲート７８の第２入力
部は双安定装置６８の（Ｑ）ラインから論理１状態にな
っている。ＮＡＮＤゲート７８の第３入力部はクロッキ
ング回路からのクロッキング信号周波数Ｆ／６である。
ＮＡＮＤゲート７８はオン状態にあり、そのすべての入
力部は論理１状態になっている。周波数Ｆ／６のクロツ
キング信号はＮＡＮＤゲート７６を介してカウンタ６６
のカウントダウン入力部に与えられる。カウンタ６６が
零になるとその出力部は論理０状態になる。カウンタ６
６の出力はＮＯＲゲート８０１こ入力として与えられる
。ＮＯＲゲート８川まその入力部の１つがアースされて
いるためィンバータとして働く。カウンタや記憶装置は
適宜数をふやしてカウントの幅を増し、テンポ発生装置
の感度をあげるようにしてもよい。第２の可逆カゥンタ
が用いられた場合、その出力線はＮＯＲゲート８０の第
２入力部に接続されることにならう。もし、回路がまだ
第１、第２の押盤パルスによる作動状態にあるのにカゥ
ンタが最高値に達してしまった場合には、カウンタ６６
の出力は論理０状態になる。

ＮＯＲゲート８０の論理１状態の出力はィンバータ８２
に与えられる。ィンバータ８２の出力は論理０状態にな
り、ＮＡＮＤゲート７０の第３入力部に与えられる。こ
のようにして、たとえカゥンタ６６が第１、第２の押盤
パルス中に最高値に達したとしてもＮＡＮＤゲート７０
はオフになり、クロツキング回路７２からのクロツキン
グ信号パルスはもはや可逆カウンタ６６に伝達されるこ
とはない。第４番目の押盤パルスモードではＮＯＲゲー
ト８０の論理１状態は双安定装置８４の入力部に与えら
れる。

ラインＬ３の論理１状態は双安定装置８４のもう１つの
入力部に与えられる。この双安定装置は標準型のＤ型フ
リップ・フロップでよく、単安定マルチパイプレータと
して働く。出力ライン（Ｑ）は論理０状態であり、出力
ライン（Ｑ）は双安定装置８４の論理１状態にある。ラ
イン（Ｑ）の論理０状態はＮＯＲゲート８６の第１入力
として与えられる。ＮＯＲゲート８６の第２入力は、ィ
ンバータ４８を介してカウンタ出力ラインＬ３の論理０
状態である。ＮＯＲゲート８６の論理１状態出力は、記
憶回路６３に記憶されたカウント数まで可逆カウンタ６
６をリセットする。ライン（Ｑ）の論理１状態の出力は
双安定装置６８のターミナル入力部Ｃに与えられる。

双安定装置６８の出力は、ライン（Ｑ）上で論理０状態
に、ライン（Ｑ）上で論理１状態に変わる。かくてＮＡ
ＮＤゲート７８は、論理１状態の入力部を除いてすべて
オフになる。双安定装置６８の出力ライン（Ｑ）は、Ｎ
ＡＮＤゲート８８に最初の入力として与えられる。第２
番目の入力としてはカウンタ出力ラインＬ３の論理１状
態が与えられる。第３の入力は周波数Ｆのクロッキング
回路７２からのクロッキング信号である。かくて、周波
数Ｆのクロツキング信号はＮＡＮＤゲート７６を介して
可逆カウンタ６６に与えられ、該カウンタをより高い周
波数でカウントダウンする。双安定装置８４のライン（
Ｑ）上の論理１状態の信号は、抵抗Ｒ６を介してコンデ
ンサＣ６を充電し始める。

コンデンサＣ６の容量が双安定装置８４の閥値に達する
と、同装置はリセットされる。しかし、その前に双安定
装置８４の出力ライン（Ｑ）の論理０状態はバッファ回
路９０１こ与えられる。バッファ回路９０は抵抗Ｒ７，
Ｒ８，Ｒ９、トランジスタ８１からなる。

トランジスタ９１は通常オン状態にあり、そのコレクタ
側は電圧降下または交叉抵抗器Ｒ９のため電圧０になっ
ている。また、ヱミッタ側はアースされている。双安定
袋贋８４の出力ライン（Ｑ）は論理０状態にあって前記
トランジスタ９１のベースに接続されるとトランジスタ
９１はオフになり、コレクタ側の電圧は十Ｖボルトにな
る。このようにして可逆カウンタ６６が零状態になる度
に、トランジスタ９１のコレクタにパルスが現れる。

トランジスタ９１のパルス出力信号は、第２、第３押盤
パルスの時間的間隔に相当するタイミングで発生する。
実施例では、パルス出力信号は所望のテンポを６倍にす
る周波数倍率器で発生する。この倍率器によってパルス
出力はオルガン中の他の回路に矛盾なく適合することが
できる。また、この倍率器は１対１コレスポンデンスそ
の他適当なものが選べる。もし、演奏者が演奏中であり
、テンポ発生器があるテンポに相応する出力パルスを出
しており、演奏者が他のテンポを選択したいと思う場合
には、彼はタッチプレートを叩くと、順序として第５番
目のパルスが発生する。

このパルスの発生によってカウンタ４０の出力ラインは
夫々論理１，０，１状態になる。ラインＬＩの論理１状
態の出力はＮＡＮＤゲート５４に第１の入力として与え
られ、ラインＬ３の論理１状態の出力はＮＡＮＤゲート
５４に対する第２、第３の入力として与えられる。ＮＡ
ＮＤゲート５４の出力はこのとき論理０状態になってい
る。ＮＡＮＤゲート５４の論理０状態の出力を受信する
と、ＮＡＮＤゲート６０の出力は論理１状態に変わり、
カゥンタ４０‘ま０，０，０の論理状態にリセットされ
る。演奏者は上記した４段階の順序を繰返して新しいテ
ンポを設定する。この発明は、上記した実施態様に限定
されるものではない。

【図面の簡単な説明】

第１図は、本発明装置のブロック図、第２図は、本発明
装置の好ましい実施例の概略図である。 図面中、１０はタッチ検知回路、１２，３２は発振器、
１３は感知回路、１５，６６は可逆カウンタ、１７，６
３は記憶回路、１９，７２はクロツク回路、２０はテン
ポ発生装置、３０はスイッチ手段、６８，８４は双安定
装置、９川まバッファ回路である。 ‘／Ｇ．’ ‘′Ｇ‐之

Claims (1)

【特許請求の範囲】
1. １ リズム楽器用のテンポ発生装置において、所望のテ
   ンポで演奏者が反復して操作でき、かつ前記テンポに相
   応する時間的間隔を決めるタツチコントロール信号を発
   生することのできるタツチ検知回路、タイミングパルス
   を発生するクロツク手段、前記タツチコントロール信号
   によって、かつ前記タイミングパルスに応答して作動さ
   れて、前記時間的間隔を表現した数値を記録し、かつ加
   逆カウンタ回路をカウント零状態の到達と共に前記数値
   まで再ロードさせ、再び零状態にカウントダウンするよ
   うにした記憶回路を有する記憶装置により、前記時間的
   間隔を表現した数値を出して記録し出力信号を反復して
   出すことのできるデイジタル回路、及び前記デイジタル
   回路からの反復性出力パルスに応答し、かつ前記時間的
   間隔の函数としてのタイミングでテンポパルスを発生す
   るテンポ発生手段から成る、デイジタル式タツチ応答テ
   ンポ発生装置。