JPS6031112B2 - Schottky diode with PN junction - Google Patents
Schottky diode with PN junctionInfo
- Publication number
- JPS6031112B2 JPS6031112B2 JP16621979A JP16621979A JPS6031112B2 JP S6031112 B2 JPS6031112 B2 JP S6031112B2 JP 16621979 A JP16621979 A JP 16621979A JP 16621979 A JP16621979 A JP 16621979A JP S6031112 B2 JPS6031112 B2 JP S6031112B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- main surface
- junction
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 232
- 239000000758 substrate Substances 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000000969 carrier Substances 0.000 description 5
- 239000002131 composite material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
本発明は、PN接合を有するショットキダイオードの改
良に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to improvements in Schottky diodes having PN junctions.
PN接合を有するショットキダイオードとして、従来、
第1図に示す如き、例えばN+型の半導体基板本体1上
にN‐型の半導体層2が形成されてなる構成を有する半
導体基板3を有し、而してその半導体層2内に、その主
面4側より、P+型の半導体層5が、半導体層2との間
でPN接合6を形成すべく、閉りング状に形成され、又
半導体基板3の半導体層2の半導体層5にて閉りング状
に取囲まれてなる領域7の主面4脚に臨む面8上、及び
半導体層5の主面4側に臨む面9上に、それ等に共通の
金属層10が、面8との間でショツトキ接合11を、面
9との間でオーミック接触12を形成すべく附され、更
に半導体基板3の半導体基板本体1の半導体層2側とは
反対側の面13上に、導電性層14が、面13との間で
オーミック接触15を形成すべく附されてなる構成のも
のが提案されている。Conventionally, as a Schottky diode with a PN junction,
As shown in FIG. 1, the semiconductor substrate 3 has a structure in which, for example, an N- type semiconductor layer 2 is formed on an N+ type semiconductor substrate body 1. From the main surface 4 side, a P+ type semiconductor layer 5 is formed in a closed ring shape to form a PN junction 6 with the semiconductor layer 2, and is also connected to the semiconductor layer 5 of the semiconductor layer 2 of the semiconductor substrate 3. On the surface 8 facing the four main surfaces of the region 7 surrounded by the area 7 in a closed ring shape, and on the surface 9 facing the main surface 4 side of the semiconductor layer 5, a metal layer 10 common thereto is formed. It is attached to form a Schottky junction 11 with the surface 8 and an ohmic contact 12 with the surface 9, and is further provided on the surface 13 of the semiconductor substrate body 1 of the semiconductor substrate 3 on the side opposite to the semiconductor layer 2 side. , a structure in which a conductive layer 14 is attached to form an ohmic contact 15 with the surface 13 has been proposed.
尚、第1図に於て、16は、金属層10が面8及び9上
にのみ附されるべく半導体基板3の半導体層2の主面4
上に形成された絶縁層である。In FIG. 1, 16 indicates the main surface 4 of the semiconductor layer 2 of the semiconductor substrate 3 so that the metal layer 10 is applied only on the surfaces 8 and 9.
It is an insulating layer formed on top.
又従来、第2図に示す如き、第1図にて上述せる構成に
於て、その半導体基板3の半導体層2の半導体層5にて
閉りング状に取囲まれた領域7内に、主面4側より半導
体層5と同様にP+型の半導体層17が、半導体層2の
領域7との間でPN接合18を形成すべく閉IJング状
に形成され、又半導体基板3の半導体層2の半導体層1
7にて閉りング状に取囲まれた領域19内に、半導体層
5及び17と同様にP+型の半導体層20が、半導体層
2の領域19との間でPN後合21を形成すべく形成さ
れ、而して半導体基板3の半導体層2の半導体層5にて
閉りングに取囲まれた領域7の主面4側に臨む面8上、
及び半導体層5の主面4側に臨む面9上に、面8との間
でショットキ接合11を、面9との間でオーミック接触
12を形成すべく附されてなる金属層10が、半導体層
17及び20の主面側4側に臨む面22及び23上にも
それ等面22及び23との間で夫々オーミック接触24
及び25を形成すべく附されていることを除いては、第
1図にて上述せる構成と同様の構成のものも提案されて
いる。所で、第1図及び第2図にて上述せるPN接合を
有するショットキダイオードの構成によれば、半導体基
板3と、その半導体層2の半導体層5にて閉りング状に
取囲まれてなる領域7の面8上にショツトキ接合11を
形成すべく附された金属層10と、半導体基板3の半導
体基板本体1にオーミック接触15を形成すべく附され
た導電性層14とを以つて、ショットキダイオード素子
を構成しているものである。Conventionally, as shown in FIG. 2, in the configuration described above in FIG. Similar to the semiconductor layer 5, a P+ type semiconductor layer 17 is formed from the main surface 4 side in a closed IJ shape to form a PN junction 18 with the region 7 of the semiconductor layer 2. layer 2 semiconductor layer 1
In the region 19 surrounded by the region 7 in a closed ring shape, a P+ type semiconductor layer 20 forms a PN post-contact 21 with the region 19 of the semiconductor layer 2, similar to the semiconductor layers 5 and 17. On the surface 8 facing the main surface 4 side of the region 7 formed as shown in FIG.
And on the surface 9 facing the main surface 4 of the semiconductor layer 5, a metal layer 10 is attached to form a Schottky junction 11 with the surface 8 and an ohmic contact 12 with the surface 9. Ohmic contacts 24 are also formed on the surfaces 22 and 23 of the layers 17 and 20 facing the main surface side 4 between the surfaces 22 and 23, respectively.
A configuration similar to that described above with reference to FIG. 1 has also been proposed, except that it is attached to form . By the way, according to the configuration of the Schottky diode having the PN junction described above in FIGS. 1 and 2, the semiconductor substrate 3 and the semiconductor layer 5 of the semiconductor layer 2 are surrounded in a closed ring shape. With a metal layer 10 applied to form a Schottky junction 11 on the surface 8 of the region 7 and a conductive layer 14 applied to form an ohmic contact 15 to the semiconductor substrate body 1 of the semiconductor substrate 3. , which constitutes a Schottky diode element.
又、PN接合(第1図の場合PN接合6、第2図の場合
PN接合6,18及び21)が、PN接合を有するショ
ットキダイオードというそのPN接合を構成しているも
のであるが、半導体基板3と、その半導体層2内に主面
4側よりPN接合を形成すべく形成された半導体層(第
1図の場合半導体層5、第2図の場合半導体層5,17
及び20)と、その半導体層の面(第1図の場合面9、
第2図の場合面9,22及び23)上にオーミック接触
を形成すべく附された金属層10と、半導体基板3の半
導体基板本体1にオーミツク接触15を形成すべく附さ
れた導電性層14を以って、PN接合ダーィオ−ド素子
を構成しているものである。Also, the PN junction (PN junction 6 in Figure 1, PN junctions 6, 18, and 21 in Figure 2) constitutes a Schottky diode having a PN junction, but it is a semiconductor. A substrate 3 and a semiconductor layer formed in the semiconductor layer 2 to form a PN junction from the main surface 4 side (semiconductor layer 5 in the case of FIG. 1, semiconductor layers 5, 17 in the case of FIG. 2).
and 20), and the plane of the semiconductor layer (plane 9 in the case of FIG. 1,
In the case of FIG. 2, a metal layer 10 is applied to form an ohmic contact on the surfaces 9, 22 and 23), and a conductive layer is applied to form an ohmic contact 15 to the semiconductor substrate body 1 of the semiconductor substrate 3. 14 constitutes a PN junction diode element.
従って、第1図及び第2図にて上述せるPN接合を有す
るショットキダイオードは、等価的にショットキダイオ
ード素子とPN接合ダイオード素子とが互に同極性に並
列接続されてなる複合ダイオード構成を有するものであ
る。又、第1図及び第2図にて上述せるPN接合を有す
るショットキダイオードの構成によれば、それが上述せ
る如く複合ダイオード構成を有するものであるが、金属
層10及び導電性層14間にそれ等を電極として金属層
10側を負とする逆方向電圧を印加せしめれば、PN接
合ダイオード素子が含むPN接合(第1図の場合PN接
合6、第2図の場合PN接合6、18及び21)より、
半導体基板3の半導体層2の半導体層5にて閉りング状
に取囲まれてなる領域7に於けるショットキダイオード
素子が含むショットキ接合11下の領域に拡がる空乏層
が生じ、而して、その空乏層は逆方向電圧が大となるに
応じて大となる方向に拡がり、そして遂に空乏層が、領
域7に於けるショットキ接合11下の全領域に拡がるも
のである。Therefore, the Schottky diode having a PN junction described above in FIGS. 1 and 2 has a composite diode configuration in which a Schottky diode element and a PN junction diode element are equivalently connected in parallel with each other with the same polarity. It is. Further, according to the configuration of the Schottky diode having the PN junction described above in FIGS. 1 and 2, it has a composite diode configuration as described above, but there is By using these as electrodes and applying a reverse voltage with the metal layer 10 side being negative, the PN junction included in the PN junction diode element (PN junction 6 in FIG. 1, PN junctions 6 and 18 in FIG. 2) and 21),
A depletion layer is generated in the region below the Schottky junction 11 included in the Schottky diode element in the region 7 surrounded by the semiconductor layer 5 of the semiconductor layer 2 of the semiconductor substrate 3 in a closed shape, and thus, The depletion layer expands as the reverse voltage increases, and finally the depletion layer expands to the entire region below the Schottky junction 11 in the region 7.
従って、第1図及び第2図にて上述せるPN接合を有す
るショットキダイオードは、それに逆方向電圧が印加さ
れるものとした場合、その逆方向電圧が大になるに応じ
て導電性層14側より金属層10側に流れる逆方向電流
が減少し、そして遂にその逆方向電流が流れなくなると
いう、PN接合を有しない通常のショットキダイオード
に比し優れた逆方向電圧−電流特性を呈するという特徴
を有するものである。更に、第1図及び第2図にて上述
せるPN接合を有するショットキダイオードの構成によ
る場合、その金属層10及び導電性層14間にそれ等を
電極として印加する金属層10側を正とする順万向電圧
(これを一般にVとする)に対する金属層10側より導
電性層14側に向って流れる順万向電流(これを1とす
る)の関係をみるに、それはショットキダイオード素子
自体の順方向電圧Vに対する厭方向電流1の関係が、第
3図にて曲線Aに示す如き刀頂方向電圧−電流特性を呈
しているのに対し、PN接合ダイオード素子自体の順方
向電圧Vに対する順方向電流1の関係が、一般に第3図
にて曲線Bに示す如き、日頃方向電圧Vのある値(これ
を一般にVfとする)以下の範囲に於てはショットキダ
イオード素子自体の順方向電流1の値以下であるも、値
Vf以上の範囲に於てショットキダイオード素子自体の
順方向電流1の値以上であるという順方向電圧−電流特
性を呈する為、第3図にて曲線Cに示す如き、順方向電
圧Vの値Vf以下の範囲に於てはショットキダイオード
素子の順方向電圧−電流特性にて支配されるも、順方向
電圧Vの値Vfの以上の範囲に於てはPN接合ダイオー
ド素子の順方向電圧−電流特性に支配されるというショ
ットキダイオード素子の順方向電圧−電流特性とPN接
合ダイオード素子の順方向電圧−電流特性との合成これ
てなる合成順方向電圧−電流特性を呈するものである。Therefore, when a reverse voltage is applied to the Schottky diode having the PN junction described above in FIGS. 1 and 2, the side of the conductive layer 14 increases as the reverse voltage increases. The reverse current flowing toward the metal layer 10 side is further reduced, and the reverse current no longer flows, which is a characteristic that exhibits superior reverse voltage-current characteristics compared to a normal Schottky diode without a PN junction. It is something that you have. Furthermore, in the case of the Schottky diode structure having the PN junction described above in FIGS. 1 and 2, the side of the metal layer 10 where they are applied as electrodes between the metal layer 10 and the conductive layer 14 is assumed to be positive. Looking at the relationship between the forward voltage (generally referred to as V) and the forward current flowing from the metal layer 10 side to the conductive layer 14 side (this is assumed to be 1), it is found that The relationship between forward current 1 and forward voltage V exhibits a vertical voltage-current characteristic as shown by curve A in FIG. Generally, as shown by curve B in FIG. 3, the relationship between the forward direction current 1 and the forward direction current 1 of the Schottky diode element itself decreases in the range below a certain value of the daily direction voltage V (generally referred to as Vf). Even if the value is less than the value of In the range below the value Vf of the forward voltage V, it is governed by the forward voltage-current characteristics of the Schottky diode element, but in the range above the value Vf of the forward voltage V, it is a PN junction diode. A combination of the forward voltage-current characteristics of a Schottky diode element and the forward voltage-current characteristics of a PN junction diode element, which are dominated by the forward voltage-current characteristics of the element, results in a composite forward voltage-current characteristic. It is something.
この為、第1図及び第2図にて上述せるPN接合を有す
るショットキダイオードの場合、それに順方向電圧Vを
印加するものとして、その順方向電圧Vが特に値Vf以
上である場合、PN接合ダイオード素子が含むPN接合
より半導体基板3の半導体層2の半導体層5にて閉りン
グ状に取囲まれた領域7に、比較的大なる量の少数キャ
リャが注入され、そして、それが、領域7に蓄積される
ものである。従って、第1図及び第2図にて上述せるP
N接合を有するショットキダイオードは、上述せる少数
キャリャの蓄積効果によって、高速動作に制限を受ける
という欠点を有するものである。For this reason, in the case of a Schottky diode having a PN junction as described above in FIGS. A relatively large amount of minority carriers are injected into the region 7 surrounded by the semiconductor layer 5 of the semiconductor layer 2 of the semiconductor substrate 3 in a closed shape from the PN junction included in the diode element, and then, This is stored in area 7. Therefore, P as described above in FIGS. 1 and 2
A Schottky diode having an N junction has the disadvantage that high-speed operation is limited by the minority carrier accumulation effect described above.
依って、本発明は、第1図及び第2図にて上述せるPN
接合を有するショットキダイオードの場合と同様の優れ
た逆方向電圧−電流特性を呈し乍ら、第1図及び第2図
にて上述せるPN接合を有するショットキダイオードの
場合の如くに少数キャリャの蓄積効果によって高速動作
に制限を受けるというが如きことのない、新規なPN接
合を有するショットキダイオードを提案せんとするもの
で、以下詳述する所より明らかとなるであろう。Therefore, the present invention relates to the PN described above in FIGS. 1 and 2.
Although it exhibits excellent reverse voltage-current characteristics similar to that of a Schottky diode with a junction, it does not have the effect of accumulating minority carriers as in the case of a Schottky diode with a PN junction as described above in FIGS. 1 and 2. This will become clear from the detailed description below.
第4図は、本発明によるPN接合を有するショットキダ
イオードの第1の実施例を示し、例えばN+型の半導体
基板本体41上にN‐型の半導体層42が形成されてな
る構成を有する半導体基板43を有し、而して、その半
導体層42内に、その主面44側より、半導体層積層体
45が、閉りング状に形成されている。この場合、半導
体層積層体45は、P型の半導体層とN型の半導体とよ
りなる複数例えば3つの半導体層L,,L2,及びL3
(この場合半導体層L,がP型、半導体層L2がN型、
半導体層L3がP十型を有する)が、それ等半導体層L
〜L3によってそれ等の数より1つ少ない2つのPN接
合J,及びJ2を主面44側とは反対側より、主面44
側からみて順次同D的に閉りング状に形成すべく、且半
導体層L〜L中の最外側の半導体層L,(P型を有する
)と半導体基板43の半導体層42(N‐型を有する)
との間で1つのPN接合Joを主面44側からみて上述
したPN接合J,及びJ2と同心的に閉りング状にPN
接合J,及びJ2と同心的に閉りング状に形成すべく、
P型の半導体層とN型の半導体層とが交互順次に主面4
4側からみて互に同心的に閉りング状に積層されてなる
態様(主面44側とは反対側より半導体層L,L2及び
L3が主面44側からみて同じ的に閉りング状に順次積
層されてなる態様)を以つて、順次積層されてなる構成
を有する。FIG. 4 shows a first embodiment of a Schottky diode having a PN junction according to the present invention, for example, a semiconductor substrate having a structure in which an N- type semiconductor layer 42 is formed on an N+ type semiconductor substrate body 41. 43, and a semiconductor layer stack 45 is formed in the semiconductor layer 42 from the main surface 44 side in a closed ring shape. In this case, the semiconductor layer stack 45 includes a plurality of, for example, three semiconductor layers L, L2, and L3 each including a P-type semiconductor layer and an N-type semiconductor layer.
(In this case, the semiconductor layer L, is P type, the semiconductor layer L2 is N type,
The semiconductor layer L3 has a P-type), but the semiconductor layers L
〜L3, connect two PN junctions J and J2 one less than those number to the main surface 44 from the opposite side to the main surface 44 side.
In order to sequentially form the same D-like closed ring shape when viewed from the side, the outermost semiconductor layer L (having P type) of the semiconductor layers L to L and the semiconductor layer 42 (N-type )
When viewed from the main surface 44 side, one PN junction Jo is formed concentrically with the above-mentioned PN junctions J and J2 in a closed ring shape.
In order to form a closed ring concentrically with the joints J and J2,
P-type semiconductor layers and N-type semiconductor layers are alternately arranged on the main surface 4.
A mode in which semiconductor layers L, L2, and L3 are laminated concentrically in a closed ring shape when viewed from the main surface 44 side (semiconductor layers L, L2, and L3 are stacked concentrically in a closed ring shape when viewed from the main surface 44 side). (a mode in which the substrates are sequentially laminated).
実際上、斯る構成を有する半導体層積層体45は、半導
体基板43の半導体層42内に、その主面44側より、
外側部が上述せる半導体層LとなるP型の半導体層を、
P型不純物の導入処理(例えば拡散処理)により閉りン
グ状に形成し、次に、そのP型の半導体層内に、外側部
が上述せる半導体層L2となるN型の半導体層を、N型
不純物の導入処理により同様に閉IJング状に形成し、
次に、そのN型の半導体層内に、上述せる半導体層−と
なるP+型の半導体層を、P型不純物の導入処理により
同様に閉りング状に形成することによって得ることが出
来るものである。In fact, the semiconductor layer stack 45 having such a configuration has the following structure:
A P-type semiconductor layer whose outer part becomes the semiconductor layer L described above,
A P-type impurity introduction process (for example, a diffusion process) is performed to form a closed ring, and then, within the P-type semiconductor layer, an N-type semiconductor layer whose outer portion becomes the semiconductor layer L2 described above is added. Similarly, it is formed into a closed IJ ring shape by introducing mold impurities,
Next, in the N-type semiconductor layer, a P+-type semiconductor layer, which becomes the semiconductor layer described above, is similarly formed in a closed ring shape by introducing P-type impurities. be.
而して、半導体基板43の半導体層42の半導体層積層
体45にて閉IJング状に取囲まれた領域46の主面4
4側に臨む面47上、及び半導体層積層体45の半導体
層L〜L3中の最内側の半導体層L3の主面44側に臨
む面48上に、それ等に共通の金属層49が、半導体基
板43の半導体層42の半導体層積層体45にて閉りン
グ状に取囲まれてなる領域46の主面44側に臨む面4
7との間でのみショットキ接合50を、半導体層積層体
45の半導体L〜L3中の最内側の半導体層−の主面4
4側に臨む面48との間でのみオーミツク接触51を形
成すべく、附されている。Thus, the main surface 4 of the region 46 surrounded by the semiconductor layer stack 45 of the semiconductor layer 42 of the semiconductor substrate 43 in the shape of a closed IJ ring.
On the surface 47 facing the fourth side and on the surface 48 facing the main surface 44 side of the innermost semiconductor layer L3 of the semiconductor layers L to L3 of the semiconductor layer stack 45, a metal layer 49 common to them is provided. A surface 4 facing the main surface 44 side of a region 46 surrounded in a closed ring shape by the semiconductor layer stack 45 of the semiconductor layer 42 of the semiconductor substrate 43
The Schottky junction 50 is formed only between the main surface 4 of the innermost semiconductor layer of the semiconductors L to L3 of the semiconductor layer stack 45.
It is attached in order to form an ohmic contact 51 only with the surface 48 facing the 4th side.
又、半導体基板43の半導体基板本体41の半導体層4
2側とは反対側の面52上に、導電性層53が、面51
との間でオーミック接触54を形成すべく附されている
。尚、第4図に於て、55は、金属層49が面47及び
48のみに附されるべく半導体基板43の半導体層42
の主面44上に形成された絶縁層である。Further, the semiconductor layer 4 of the semiconductor substrate body 41 of the semiconductor substrate 43
A conductive layer 53 is formed on the surface 52 opposite to the surface 51.
It is attached to form an ohmic contact 54 between the two. In FIG. 4, 55 indicates the semiconductor layer 42 of the semiconductor substrate 43 so that the metal layer 49 is applied only to the surfaces 47 and 48.
This is an insulating layer formed on the main surface 44 of.
以上が本発明によるPN接合を有するショットキダイオ
ードの第1の実施例の構成である。The above is the configuration of the first embodiment of the Schottky diode having a PN junction according to the present invention.
斯る構成によれば、半導体基板43と、その半導体層4
2の半導体層積層体45にて閉りング状に取囲まれてな
る領域46の面47上にショットキ接合50を形成すべ
く附された金属層49と、半導体基板43の半導体基板
本体41にオーミツク接触54を形成すべく附された導
電性層53とを以つて、ショットキダイオード素子を構
成しているもので る。又、PN接合Jo,J,及びJ
2がPN接合を有するショットキダイオードというその
PN接合を構成しているものであるが、半導体基板43
と、その半導体層42内に、その主面44側より閉りン
グ状に形成された半導体積層体45の互に同0的な閉り
ング状の半導体層L,L2及びL3と、半導体層積層体
45の半導体層L3の面48上にオーミック接触51を
形成すべく附された金属層49と、半導体基板43の半
導体基板本体41にオーミック接触54を形成すべく附
された導電性層53とを以つて、PNPN型サィリスタ
素子を構成しているものである。According to such a configuration, the semiconductor substrate 43 and the semiconductor layer 4
A metal layer 49 attached to form a Schottky junction 50 on the surface 47 of the region 46 surrounded by the semiconductor layer stack 45 of No. 2 in a closed ring shape, and a metal layer 49 attached to the semiconductor substrate body 41 of the semiconductor substrate 43. A Schottky diode element is constituted by a conductive layer 53 attached to form an ohmic contact 54. Also, PN junctions Jo, J, and J
2 is a Schottky diode having a PN junction, which constitutes the PN junction, and the semiconductor substrate 43
, mutually identical closed ring-shaped semiconductor layers L, L2, and L3 of the semiconductor stack 45 formed in the semiconductor layer 42 in a closed shape from the main surface 44 side, and the semiconductor layer 42. A metal layer 49 is attached to form an ohmic contact 51 on the surface 48 of the semiconductor layer L3 of the laminate 45, and a conductive layer 53 is attached to the semiconductor substrate body 41 of the semiconductor substrate 43 to form an ohmic contact 54. These constitute a PNPN type thyristor element.
従って、第4図にて上述せる本発明によるPN接合を有
するショットキダイオードは、等価的にショットキダイ
オード素子とPNPN型サィリスタ素子とが互に同樋性
に並列接続されてなる複合ダイオード構成を有するもの
である。Therefore, the Schottky diode having a PN junction according to the present invention as shown in FIG. It is.
又、第4図にて上述せる本発明によるPN接合を有する
ショットキダイオード‘こよれば、それが上述せる複合
ダイオード構成を有するものであるが、金属層49及び
導電性層53間に、それ等を電極として金属層49側を
負とする逆方向電圧を印加せしめれば、PNPN型サィ
リスタ素子が含む閉りング状のPN接合Joより、半導
体基板43の半導体層42の半導体層積層体45にて閉
りング状に取囲まれてなる領域46に於けるショットキ
ダイオード素子が含むショットキ接合50下の領域に拡
がる空乏層が生じ、而して、その空乏層は、逆方向電圧
が大となるに応じて大となる方向に拡がり、そして遂に
、空乏層が、領域46に於けるショットキ接合50下の
全額域に拡がるものである。Further, in the Schottky diode having a PN junction according to the present invention as described above in FIG. If a reverse voltage is applied with the metal layer 49 side being negative using the metal layer 49 as an electrode, the semiconductor layer stack 45 of the semiconductor layer 42 of the semiconductor substrate 43 will be exposed to the closed ring-shaped PN junction Jo included in the PNPN type thyristor element. A depletion layer is generated in the region below the Schottky junction 50 included in the Schottky diode element in the region 46 surrounded by a closed ring, and the reverse voltage becomes large in the depletion layer. The depletion layer expands in a direction in which the depletion layer increases in accordance with the amount of the Schottky junction 50, and finally the depletion layer expands to the entire area under the Schottky junction 50 in the region 46.
従って、第4図にて上述せる本発明によるPN接合を有
するショットキダイオードは、第1図及び第2図にて上
述せる従釆のPN接合を有するショットキダイオードの
場合と同様に、それに逆方向電圧が印加されるものとし
た場合、その逆方向電圧が大になるに応じて、導電性層
53側より金属層49側に流れる逆方向電流が減少し、
そして遂に、その逆方向電流が流れなくなるという、P
N接合を有しない通常のショットキダイオードに比し優
れた逆方向電圧−電流特性を呈するという特徴を有する
ものである。Therefore, a Schottky diode with a PN junction according to the invention as described above in FIG. is applied, as the reverse voltage increases, the reverse current flowing from the conductive layer 53 side to the metal layer 49 side decreases,
Finally, the reverse current stops flowing, P
It is characterized by exhibiting superior reverse voltage-current characteristics compared to a normal Schottky diode that does not have an N junction.
更に、第4図にて上述せる本発明によるPN接合を有す
るショットキダイオードの構成によれば、そのショット
キダイオード素子を、金属層49及び導電性層53間に
それ等を電極として印加する金属層49側を正とする順
方向電圧Vに対する、金属層49側より導電性層53側
に向って流れる順方向電流1の関係でみて、第5図にて
曲線Aに示す如き第3図にて曲線Aに示す順方向電圧−
電流特性と同別項方向電圧−電流特性を呈するものとし
て得ることが出来る。Furthermore, according to the configuration of the Schottky diode having a PN junction according to the present invention as described above in FIG. Looking at the relationship between the forward current 1 flowing from the metal layer 49 side to the conductive layer 53 side with respect to the forward voltage V with the side positive, a curve in FIG. 3 as shown in curve A in FIG. Forward voltage shown in A -
It can be obtained as having the same directional voltage-current characteristics as the current characteristics.
又、PNPN型サィリスタ素子を、順方向電圧Vに対す
る順方向電流1の関係でみて、一般に、第5図にて曲線
Dに示す如き、順方向電圧Vの値を零より比較的高い値
(これをVMとする)迄上げて飢頂方向電流1の値はシ
ョットキダイオード素子の順方向電流の値より十分小な
る値を以つて僅かしか増さず、然し乍らこれより更に順
方向電圧Vの値を上げればショットキダイオード素子の
順方向電流1の値より小なる値の範囲で順方向電流1が
大なる値を以つて流れるという所謂サィリスタ特性と称
される順方向電圧一電流特性を呈するものとして得るこ
とが出来るものである。In addition, when looking at the PNPN type thyristor element in terms of the relationship between the forward voltage V and the forward current 1, generally the value of the forward voltage V is set to a value relatively higher than zero (this VM), the value of the peak direction current 1 increases only slightly, with a value sufficiently smaller than the value of the forward direction current of the Schottky diode element. If the voltage is increased, the forward current 1 flows with a large value in the range of values smaller than the value of the forward current 1 of the Schottky diode element, which is the so-called thyristor characteristic. It is something that can be done.
従って、第4図にて上述せる本発明によるPN接合を有
するショットキダイオードの構成によれば、日頃方向電
圧Vに対する順方向電流1の関係でみて、順方向電圧V
が大なる値をとる範囲であっても、ショットキダイオー
ド素子の順方向電圧−電流特性にて支配されるとし・刈
項方向電圧−電流特性を呈するものである。Therefore, according to the configuration of the Schottky diode having a PN junction according to the present invention as described above in FIG. 4, the forward voltage V
Even in a range where the value is large, the Schottky diode element exhibits a forward voltage-current characteristic, which is dominated by the forward voltage-current characteristic.
この為、第4図にて上述せる本発明によりPN接合を有
するショットキダイオードの場合、日頃方向電圧Vを印
加するものとして、その順方向電圧Vの値が大となって
も、半導体基板43の半導体層42の半導体層積層体4
5にて閉りング状に取囲まれた領域46に、少数キャリ
ャが注入されること、そして、それが領域46に蓄積さ
れることがないものである。For this reason, in the case of a Schottky diode having a PN junction according to the present invention as described above in FIG. Semiconductor layer stack 4 of semiconductor layer 42
Minority carriers are injected into the region 46 surrounded by the region 5 in a closed ring shape, and the minority carriers are not accumulated in the region 46.
従って、第4図にて上述せる本発明によるPN接合を有
するショットキダイオードは、第1図及び第2図にて上
述せる従来のPN接合を有するショットキダイオードの
場合の如くに、少数キャリャの蓄積効果によって高速動
作に制限を受ける、という事がないという特徴を有する
ものである。Therefore, the Schottky diode with a PN junction according to the present invention as described above in FIG. This feature is characterized in that high-speed operation is not limited by this.
斯く、第4図にて上述せる本発明によるPN接合を有す
るショットキダイオードは、第1図及び第2図にて上述
せる従来のPN接合を有するショットキダイオードの場
合と同様に、優れた逆方向電圧−電流特性を呈し乍ら、
第1図及び第2図にて上述せる従来のPN接合を有する
ショットキダイオードの場合の如くに、少数キャリャの
蓄積効果によって高速動作に制限を受ける、というが如
きことがないという優れた特徴を有するものである。ま
た、金属層49が、領域46のみにショットキ接合を形
成するように付され、半導体積層体45のどの半導体層
にも付されていないので、半導体積層体45を通って逆
方向電流が不必要に流れることがない。Thus, the Schottky diode with a PN junction according to the invention as described above in FIG. -While exhibiting current characteristics,
It has the excellent feature that high-speed operation is not limited by the accumulation effect of minority carriers, as is the case with the conventional Schottky diode having a PN junction as shown in FIGS. 1 and 2. It is something. Further, since the metal layer 49 is applied to form a Schottky junction only in the region 46 and is not applied to any semiconductor layer of the semiconductor stack 45, there is no need for a reverse current to flow through the semiconductor stack 45. It never flows.
次に、第6図を伴なつて本発明によるPN接合を有する
ショットキダイオードの第2の実施例を述べるに、本例
に於て、第4図との対応部分には同一符号を附して詳細
説明はこれを省略するも、第4図にて上述せる構成に於
て、その半導体基板43の半導体層42の半導体層積層
体45にて閉りング状に取囲まれてなる領域46内に、
その主面44側より、半導体層積層体45と同様の、但
し閉りング状でない構成を有する半導体層積層体60(
この半導体層積層体6川こ於て半導体層積層体45との
対応部分には同一符号を附して示す)が形成され、而し
て、その半導体層L3の主面44側に臨む面48上にも
、金属層49が、面48との間でオーミック接触61を
形成すべく附されていることを除いて、第4図の場合と
同様の構成を有する。Next, a second embodiment of a Schottky diode having a PN junction according to the present invention will be described with reference to FIG. 6. In this example, parts corresponding to those in FIG. 4 are given the same reference numerals. Although a detailed explanation will be omitted, in the configuration described above in FIG. To,
From the main surface 44 side, a semiconductor layer stack 60 (
In this semiconductor layer stack 6, a surface 48 facing the main surface 44 side of the semiconductor layer L3 is formed (portions corresponding to those of the semiconductor layer stack 45 are shown with the same reference numerals). 4, except that a metal layer 49 is applied on top to form an ohmic contact 61 with surface 48.
以上が本発明によるPN接合を有するショットキダイオ
ードの第2の実施例であるが、それが、上述せる事項を
除いて、第4図にて上述せる本発明の第1の実施例の場
合と同様であり、そしてこの場合、第4図にて上述せる
PNPN型サィリスタ素子の外、半導体基板43、半導
体層積層体60の互に同心的な半導体層L,〜−、金属
層49及び導電性層53を以つて、他のPNPN型サィ
リスタ素子を構成しているので、詳細説明はこれを省略
するも、第4図にて上述せる本発明の第1の実施例の場
合と同様の優れた特徴を有すること明らかであろう。The above is the second embodiment of the Schottky diode having a PN junction according to the present invention, which is the same as the first embodiment of the present invention described above in FIG. 4, except for the matters mentioned above. In this case, in addition to the PNPN type thyristor element described above in FIG. 4, the semiconductor substrate 43, the mutually concentric semiconductor layers L, . 53 constitutes another PNPN type thyristor element, so a detailed explanation thereof will be omitted, but it has the same excellent features as the first embodiment of the present invention described above with reference to FIG. It is clear that it has
但し、本例の場合、半導体層積層体60が、半導体基板
43の半導体層42の半導体層積層体45にて閉りング
状に取囲まれた領域46内に形成されていて、その半導
体層積層体60を含んで、半導体層積層体45を含んで
構成せるPNPN型サィリスタ素子と同様のPNPN型
サィリスタ素子が構成させているので、逆方向電圧の印
加により領域46のショットキ接合50下の全領域に拡
がる空乏層が得られる場合に於ける逆方向電圧が、第4
図の本発明の第1の実施例の場合に比し低い値となり、
依って、逆方向電圧−電流特性が、第4図の本発明の第
1の実施例の場合に比しより優れたものとして得られる
特徴を有するものである。However, in the case of this example, the semiconductor layer stack 60 is formed in a region 46 surrounded by the semiconductor layer stack 45 of the semiconductor layer 42 of the semiconductor substrate 43 in a closed shape, and the semiconductor layer Since a PNPN type thyristor element including the stacked body 60 and the same PNPN type thyristor element as the PNPN type thyristor element configured including the semiconductor layer stacked body 45 is configured, the entire area under the Schottky junction 50 in the region 46 is removed by applying a reverse voltage. The reverse voltage in the case where a depletion layer spreading in the region is obtained is the fourth
The value is lower than that of the first embodiment of the present invention shown in the figure.
Therefore, the reverse voltage-current characteristic is more excellent than that of the first embodiment of the present invention shown in FIG. 4.
次に、第7図を伴なつて本発明によるPN接合を有する
ショットキダイオードの第3の実施例を述べるに、本例
に於て、第4図との対応部分には同一符号を附し詳細説
明はこれを省略するも、第4図にて上述せる構成に於て
、その半導体層積層体45が、3つの半導体層L〜L3
(但し半導体層L3はP型)上に、2つの半導体層L4
(N型)及びL5(P+型)が主面44側からみて半導
体層L〜−と同0的に閉IJング状に順次積層されてな
る構成の閉りング状の半導体層積層体701こ置換され
、而して、金属層49が、この場合の半導体層積層体7
0の半導体層L5の主面44に臨む面71上にのみ、オ
ーミツク接触72を形成すべく附されてなることを除い
て、第4図の場合と同様の構成を有する。以上が本発明
によるPN接合を有するショットキダイオードの第3の
実施例の構成であるが、斯る構成によれば、詳細説明は
これを省略するも、それが上述せる事項を除いて第4図
の第1の実施例の場合と同様であり、そして半導体層積
層体70を含んでPNPNPN型素子を構成していて、
その素子が、第4図の第1の実施例のPNPN型サイリ
スタ素子に代ってそれと同様の作用をなすので、第4図
の第1の実施例の場合と同様の優れた特徴が得られるも
のである。Next, a third embodiment of a Schottky diode having a PN junction according to the present invention will be described with reference to FIG. 7. In this example, parts corresponding to those in FIG. Although the explanation is omitted, in the configuration described above in FIG. 4, the semiconductor layer stack 45 includes three semiconductor layers L to L3.
(However, semiconductor layer L3 is P type) On top, two semiconductor layers L4
(N type) and L5 (P+ type) are sequentially stacked in a closed IJ ring shape in the same manner as the semiconductor layers L to - when viewed from the main surface 44 side. The metal layer 49 is replaced with the semiconductor layer stack 7 in this case.
The structure is similar to that of the case shown in FIG. 4, except that an ohmic contact 72 is formed only on the surface 71 facing the main surface 44 of the semiconductor layer L5. The above is the configuration of the third embodiment of the Schottky diode having a PN junction according to the present invention. is the same as in the first embodiment, and includes a semiconductor layer stack 70 to constitute a PNPNPN type element,
Since the element replaces the PNPN type thyristor element of the first embodiment of FIG. 4 and performs the same function, the same excellent characteristics as in the first embodiment of FIG. 4 can be obtained. It is something.
次に、第8図を伴なつて本発明によるPN接合を有する
ショットキダイオードの第4の実施例を述べるに、本例
に於て、第7図との対応部分には同一符号を附して詳細
説明はこれを省略するも、第7図にて上述せる構成に於
て、その半導体基板43の半導体層42の半導体層積層
体70にて閉りング状に取囲まれてなる領域46内に、
その主面44側より、半導体層積層体70と同様の、但
し閉りング状でない構成を有する半導体層積層体80(
この半導体層積層体8川こ於て、半導体層積層体70と
の対応部分には同一符号を附して示す)が形成され、而
して、その半導体層L5の主面44側に臨む面71上に
も、金属層49が、面71との間でオーミック接触81
を形成すべく附されていることを除いて、第7図の場合
と同様の構成を有する。Next, a fourth embodiment of a Schottky diode having a PN junction according to the present invention will be described with reference to FIG. 8. In this example, parts corresponding to those in FIG. 7 are given the same reference numerals. Although a detailed explanation will be omitted, in the configuration described above in FIG. To,
From the main surface 44 side, a semiconductor layer stack 80 (
In this semiconductor layer stack 8, a corresponding portion with the semiconductor layer stack 70 is denoted by the same reference numeral) is formed, and the surface facing the main surface 44 side of the semiconductor layer L5 is formed. Also on 71, metal layer 49 makes ohmic contact 81 with surface 71.
It has the same structure as the case of FIG. 7, except that it is attached to form a .
以上が、本発明によるPN接合を有するショットキダイ
オードの第4の実施例であるが、それが上述せる事項を
除いて第7図にて上述せる本発明の第3の実施例の場合
と同様であり、そしてこの場合、第7図にて上述せるP
NPNPN型素子の外、半導体基板43、半導体層積層
体80を含んで他のPNPNPN型素子を構成している
ので、詳細説明はこれを省略するも、第7図にて上述せ
る本発明の第3の実施例の場合と同様の優れた特徴を有
すること明らかであろう。The above is the fourth embodiment of the Schottky diode having a PN junction according to the present invention, which is the same as the third embodiment of the present invention described above in FIG. 7 except for the matters mentioned above. Yes, and in this case, P as described above in FIG.
In addition to the NPNPN type element, other PNPNPN type elements include the semiconductor substrate 43 and the semiconductor layer stack 80, so a detailed explanation thereof will be omitted. It is clear that this embodiment has the same excellent features as the third embodiment.
但し、本例の場合、半導体層積層体80が、半導体基板
43の半導体層42の半導体層積層体7川こて閉りング
状に取囲まれた領域46内に形成されていて、その半導
体層積層体80を含んで、閉りング状の半導体層積層体
70を含んで構成せるPNPNPN型素子と同様のPN
PNPN型素子が構成されているので、逆方向電圧の印
加により領域46のショットキ接合50下の全領域に拡
がる空乏層が得られる場合に於ける逆方向電圧が、第7
図の本発明の第3の実施例の場合に比し低い値となり、
依って、逆方向電圧−電流特性が、第7図の本発明の第
3の実施例の場合に比しより優れたものとして得られる
特徴を有するものである。However, in the case of this example, the semiconductor layer stack 80 is formed within the region 46 surrounded by the semiconductor layer stack 7 of the semiconductor layer 42 of the semiconductor substrate 43 in a closed ring shape, and the semiconductor layer stack 80 is A PN similar to a PNPNPN type element that includes the layer stack 80 and includes the closed semiconductor layer stack 70.
Since a PNPN type element is configured, the reverse voltage when a depletion layer that spreads over the entire area under the Schottky junction 50 in the region 46 is obtained by applying a reverse voltage is
The value is lower than that of the third embodiment of the present invention shown in the figure.
Therefore, the reverse voltage-current characteristic is more excellent than that of the third embodiment of the present invention shown in FIG.
次に、第9図を伴なつて本発明によるPN接合を有する
ショットキダイオードの第5の実施例を述べるに、本例
に於て、第4図との対応部分には同一符号を附し詳細説
明はこれを省略するも、第4図にて上述せる構成に於て
、その半導体層積層体45が、その主面側の端の半導体
層−が省略されてなる構成の閉りング状の半導体層積層
体90‘こ置換され、而して、金属層49が、この場合
の半導体層積層体90の半導体層−の主面44に臨む面
91上にのみ、オーミック接触92を形成すべく附され
てなることを除いて、第4図の場合と同様の構成を有す
る。以上が、本発明によるPN接合を有するショットキ
ダイオードの第5の実施例の構成であるが、斯る構成に
よれば、詳細説明はこれを省略するも、それが上述せる
事項を除いて第4図の第1の実施例の場合と同様であり
、そして半導体層積層体90を含んでNPN型素子を構
成していて、その素子が、第4図の第1の実施例のPN
PN型サィリスタ素子に代って、それと同様の作用をな
すので、第4図の第1の実施例の場合と同様の優れた特
徴が得られるものである。Next, a fifth embodiment of a Schottky diode having a PN junction according to the present invention will be described with reference to FIG. 9. In this example, parts corresponding to those in FIG. Although the explanation is omitted, in the configuration described above in FIG. The semiconductor layer stack 90' is replaced so that the metal layer 49 forms an ohmic contact 92 only on the surface 91 facing the main surface 44 of the semiconductor layer of the semiconductor layer stack 90 in this case. It has the same configuration as the case of FIG. 4 except for the addition. The above is the configuration of the fifth embodiment of the Schottky diode having a PN junction according to the present invention. It is similar to the case of the first embodiment shown in FIG.
It replaces the PN type thyristor element and performs the same function as the PN type thyristor element, so that excellent features similar to those of the first embodiment shown in FIG. 4 can be obtained.
次に、第10図及び第11図を伴なつて本発明によるP
N接合を有するショットキダイオードの第6の実施例を
述べるに、本例に於て、第9図との対応部分には同一符
号を附して詳細説明はこれを省略するも、第9図にて上
述せる構成に於て、その半導体基板43の半導体層42
の半導体層積層体901こて閉りング状に取囲まれてな
る領域46内に、その主面44側より半導体層積層体9
0と同様の、但し閉りング状でない構成を有す半導体層
積層体100(この半導体層積層体10川こ於て、半導
体層積層体90との対応部分には同一符号を附して示す
)の複数が分布して形成され、而して、それ等半導体層
積層体100の半導体層Lの主面44側に臨む面91上
にも、金属層49が、面91との間でオーミツク接触1
01を形成すべく附されていることを除いて、第9図の
場合と同様の構成を有する。Next, with reference to FIGS. 10 and 11, P according to the present invention will be described.
To describe a sixth embodiment of a Schottky diode having an N junction, in this example, corresponding parts to those in FIG. 9 are given the same reference numerals and detailed explanation thereof is omitted. In the configuration described above, the semiconductor layer 42 of the semiconductor substrate 43
The semiconductor layer stack 901 is placed in a region 46 surrounded by a closed ring shape from the main surface 44 side of the semiconductor layer stack 901.
A semiconductor layer stack 100 having a structure similar to 0 but not in a closed ring shape (in this semiconductor layer stack 10, parts corresponding to those of the semiconductor layer stack 90 are indicated with the same reference numerals) ) are distributed and formed, and the metal layer 49 is also formed on the surface 91 facing the main surface 44 side of the semiconductor layer L of the semiconductor layer stack 100, so that there is an ohmic contact between the metal layer 49 and the surface 91. contact 1
It has the same structure as the case of FIG. 9 except that it is attached to form 01.
以上が、本発明によるPN接合を有するショットキダイ
オードの第6の実施例であるがそれが上述せる事項を除
いて第9図にて上述せる本発明の第1の実施例の場合と
同様であり、そしてこの場合、第9図にて上述せるNP
N型素子の外、半導体層積層体100を含んで他のNP
N型素子を構成しているので、詳細説明はこれを省略す
るも、第9図にて上述せる本発明の第5の実施例の場合
と同様の優れた特徴を有すること明らかであるつo但し
、本例の場合、半導体層積層体100の複数が、半導体
基板43の半導体層42の半導体層積層体90‘こて閉
りング状に取囲まれた領域46内に形成されていて、そ
の半導体層積層体100を含んで、半導体層積層体90
を含んでで構成せるNPN型素子と同様のNPN型素子
が構成されているので、逆方向電圧の印加により領域4
6のショットキ接合50下の全領域に拡がる空乏層が得
られる場合に於ける逆方向電圧が、第9図の本発明の第
5の実施例の場合に比し低い値となり、依って、逆方向
電圧−電流特性が、第9図の本発明の第5の実施例の場
合に比しより優れたものとして得られる特徴を有するも
のである。The above is the sixth embodiment of the Schottky diode having a PN junction according to the present invention, which is the same as the first embodiment of the present invention described above in FIG. 9, except for the matters mentioned above. , and in this case, the NP mentioned above in FIG.
In addition to N-type elements, other NPs including the semiconductor layer stack 100
Since it constitutes an N-type element, a detailed explanation thereof will be omitted, but it is clear that it has the same excellent characteristics as the fifth embodiment of the present invention described above with reference to FIG. However, in the case of this example, a plurality of semiconductor layer stacks 100 are formed within a region 46 surrounded by a trowel-shaped semiconductor layer stack 90' of the semiconductor layer 42 of the semiconductor substrate 43, A semiconductor layer stack 90 including the semiconductor layer stack 100
Since the NPN type element is configured similar to the NPN type element configured by including the
The reverse voltage in the case where a depletion layer that spreads over the entire area under the Schottky junction 50 in FIG. 6 is lower than that in the case of the fifth embodiment of the present invention shown in FIG. This embodiment has the characteristic that the directional voltage-current characteristic is better than that of the fifth embodiment of the present invention shown in FIG.
又、半導体基板43の半導体層42の半導体層積層体9
01こて閉りング状に取囲まれた領域46内に形成され
ている半導体層積層体100が複数であって、それ等が
領域46内に分布して形成されているので、逆方向電圧
の印加により領域46のショットキ接合50下の全領域
に拡がる同じ空乏層を得るにつき、複数の半導体層積層
体100による半導体層積層体が領域46内に占める面
積を、複数の半導体層積層体100を1つの半導体層積
層体100とする場合に於けるその1つの半導体層積層
体100‘こよる半導体層積層体が領域46内に占める
面積に比し、格段的に小とし得、この為、金属層49と
領域46の主面44側の面47との間で形成せるショッ
トキ接合50が領域46内に占める面積を、複数の半導
体層積層体100が1つの半導体層積層体100でなる
場合に比し、格段的に大とし得、依って、同じ逆方向電
庄一電流特性及び順方向電圧−電流特性を得るにつき、
半導体層積層体90が閉りング状に形成されているとす
るその閉liングの大いさ従って領域46の大いさを、
複数の半導体層積層体100が1つの半導体層積層体で
なる場合に比し小とし得、従って、PN接合を有するシ
ョットキダイオードを、半導体基板43上に、小型留美
に形成し得るという特徴も併せ有するものである。Further, the semiconductor layer stack 9 of the semiconductor layer 42 of the semiconductor substrate 43
01 A plurality of semiconductor layer stacks 100 are formed within the region 46 surrounded by a closed iron ring shape, and since they are distributed and formed within the region 46, the reverse voltage In order to obtain the same depletion layer that spreads over the entire region under the Schottky junction 50 in the region 46 by applying When forming one semiconductor layer stack 100, the area occupied by the semiconductor layer stack 100' in the region 46 can be much smaller, and therefore, The area occupied by the Schottky junction 50 formed between the metal layer 49 and the surface 47 on the main surface 44 side of the region 46 in the region 46 is the same as the area occupied by the Schottky junction 50 formed between the metal layer 49 and the surface 47 of the region 46 on the main surface 44 side. Therefore, in order to obtain the same reverse voltage-current characteristics and forward voltage-current characteristics,
Assuming that the semiconductor layer stack 90 is formed in a closed ring shape, the size of the closed ring and therefore the size of the region 46 is:
It also has the advantage that the plurality of semiconductor layer stacks 100 can be made smaller than a single semiconductor layer stack, and therefore a Schottky diode having a PN junction can be formed in a small size on the semiconductor substrate 43. It is something that you have.
尚、上述に於ては本発明によるPN接合を有するショッ
トキダイオードの僅かな実施例を示したに留まり、例え
ば第6図及び第8図にて上述せる半導体層積層体60及
び80を、第10図及び第11図において半導体層積層
体100を複数として分布して形成せると同様に、複数
として分布形成し、これによって、PN接合を有するシ
ョットキダイオードを、より小型密実に形成する様にな
すことも出来、その他、本発明の精神を脱することない
こ種々の変型、変更をなし得るであろう。The above description only shows a few examples of the Schottky diode having a PN junction according to the present invention, and for example, the semiconductor layer stacks 60 and 80 described above in FIGS. In the same way as the semiconductor layer stack 100 is formed in a plurality in a distributed manner in the figures and FIG. Various other modifications and changes may be made without departing from the spirit of the invention.
第1図及び第2図は、夫々従来のPN接合を有するショ
ットキダイオードを示す略線的断面図、第3図はその瓶
方向電圧一電流特性を示す曲線図である。
第4図は、本発明によるPN接合を有するダイオードの
第1の実施例を示す略線的断面図、第5図はその日頃方
向電圧−電流特性を示す曲線図である。第6図:第7図
:第8図:及び第9図は夫々本発明によるPN接合を有
するショットキダイオードの第2:第3;第4;及び第
5の実施例を示す略線的断面図である。第10図及び第
11図は、夫々本発明によるPN接合を有するショット
キダイオードの第6の実施例を示す略線的平面図及びそ
の横断面図である。図中、41は半導体基板本体、42
は半導体層、43は半導体基板、44は主面、45,6
0,70,80,90及び100は半導体層積層体、L
,〜Lは半導体層、Jo,J,〜J4はPN接合、46
は領域、49は金属層、50はショツトキ接合、51,
54,61,72,81,92及び101はオーミック
接触、63は導電性層、55は絶縁層を夫々示す。
第1図
第2図
第3図
第4図
第5図
第6図
第7図
第8図
第9図
第11図
第10図FIGS. 1 and 2 are schematic cross-sectional views showing a conventional Schottky diode having a PN junction, and FIG. 3 is a curve diagram showing its bottle direction voltage-current characteristics. FIG. 4 is a schematic cross-sectional view showing a first embodiment of a diode having a PN junction according to the present invention, and FIG. 5 is a curve diagram showing its daily directional voltage-current characteristics. Figure 6: Figure 7: Figure 8: and Figure 9 are schematic cross-sectional views showing second, third, fourth, and fifth embodiments of Schottky diodes having PN junctions according to the present invention, respectively. It is. 10 and 11 are a schematic plan view and a cross-sectional view, respectively, showing a sixth embodiment of a Schottky diode having a PN junction according to the present invention. In the figure, 41 is the semiconductor substrate body, 42
is a semiconductor layer, 43 is a semiconductor substrate, 44 is a main surface, 45, 6
0, 70, 80, 90 and 100 are semiconductor layer stacks, L
, ~L are semiconductor layers, Jo, J, ~J4 are PN junctions, 46
is a region, 49 is a metal layer, 50 is a Schottky junction, 51,
54, 61, 72, 81, 92 and 101 are ohmic contacts, 63 is a conductive layer, and 55 is an insulating layer. Figure 1 Figure 2 Figure 3 Figure 4 Figure 5 Figure 6 Figure 7 Figure 8 Figure 9 Figure 11 Figure 10
Claims (1)
が閉リング状に形成され、 上記半導体層積層体は、第
1の導電型を有する半導体層と、第1の導電型とは逆の
第2の導電型を有する半導体層とよりなる複数の半導体
層が、当該複数の半導体層によつてそれ等の数より1つ
少ない数のPN接合を上記主面側からみて順次同心的に
閉リング状に形成すべく、且当該複数の半導体層中の上
記主面側とは反対側の端の半導体層と上記半導体基板と
の間で1つのPN接合を上記主面側からみて上記PN接
合と同心的に閉リング状に形成すべく、第1の導電型を
有する半導体層と第2の導電型を有する半導体層とが交
互順次に上記主面側からみて互に同心的に閉リング状に
積層されてなる態様を以つて、順次積層されてなる構成
を有し、 上記半導体基板の上記半導体層積層体にて閉
リング状に取囲まれてなる領域の上記主面側に臨む面上
、及び上記半導体層積層体の上記複数の半導体層中の最
内側の半導体層の上記主面側に臨む面上に、それ等に共
通の金属層が、上記半導体基板の上記半導体積層体にて
閉リング状に取囲まれてなる領域の上記主面側に臨む面
との間でのみシヨツトキ接合を形成すべく、且つ上記半
導体積層体の複数の半導体層中の最外側の半導体層の上
記主面側に臨む面との間でのみオーミツク接触を形成す
べく附されている事を特徴とするPN接合を有するシヨ
ツトキダイオード。 2 半導体基板内に、その主面側より、第1の半導体積
層体が閉リング状に形成され、 上記半導体基板の上記
第1の半導体層積層体にて閉リング状に取囲まれてなる
領域内に、上記主面側より、第2の半導体層積層体が形
成され、 上記第1の半導体層積層体は、第1の導電型
を有する半導体層と第1の導電型とは逆の第2の導電型
を有する半導体層とよりなる複数の半導体層が、当該複
数の半導体層によつてそれ等の数より1つ少ない数のP
N接合を上記主面側からみて順次同心的に閉リング状に
形成すべく、且当該複数の半導体層中の上記主面側とは
反対側の端の半導体層と上記半導体基板との間で1つの
PN接合を上記主面側からみて上記PN接合と同心的に
閉リング状に形成すべく、第1の導電型を有する半導体
層と第2の導電型を有する半導体層とが交互順次に上記
主面側からみて互に同心的に閉リング状に積層されてな
る態様を以つて、順次積層されてなる構成を有し、 上
記第2の半導体層積層体は、第1の導電型を有する半導
体層と第1の導電型とは逆の第2の導電型を有する半導
体層とよりなる複数の半導体層が、当該複数の半導体層
によつてそれ等の数より1つ少ない数のPN接合を上記
主面側からみて順次同心的に形成すべく、且当該複数の
半導体層中の上記主面側とは反対側の端の半導体層と上
記半導体基板との間で1つのPN接合を上記主両側から
みて上記PN接合と同心的に形成すべく、第1の導電型
を有する半導体層と第2の導電型を有する半導体層とが
交互順次に上記主面側からみて互に同心的に閉リング状
に積層されてなる態様を以つて、順次積層されてなる構
成を有し、 上記半導体基板の上記第1の半導体層積層
体にてリング状に取り囲まれてなる領域の上記主面側に
臨む面上、及び上記第1及び第2の半導体層積層体の上
記複数の半導体層中の最内側の半導体層の上記主面側に
臨む面上に、それ等に共通の金属層が、上記半導体基板
の上記第1の半導体層積層体にて閉リング状に取囲まれ
てなる領域の上記主面側に臨む面との間でシヨツトキ接
合を形成すべく、且つ上記第1及び第2の半導体積層体
の複数の半導体層中の最内側の半導体層の上記主面側に
臨む面との間でのみオーミツク接触を形成すべく、附さ
れている事を特徴とするPN接合を有するシヨツトキダ
イオード。[Claims] 1. A semiconductor layer stack is formed in a closed ring shape in a semiconductor substrate from the main surface side thereof, and the semiconductor layer stack includes a semiconductor layer having a first conductivity type, and a semiconductor layer having a first conductivity type. A plurality of semiconductor layers including a semiconductor layer having a second conductivity type opposite to the conductivity type of the plurality of semiconductor layers form PN junctions one less than the number of the semiconductor layers on the main surface side. In order to sequentially form a closed ring shape concentrically when viewed from the main surface, one PN junction is formed between the semiconductor layer at the end opposite to the main surface of the plurality of semiconductor layers and the semiconductor substrate. In order to form a closed ring shape concentrically with the PN junction when viewed from the surface side, semiconductor layers having a first conductivity type and semiconductor layers having a second conductivity type are alternately arranged one after the other when viewed from the main surface side. It has a structure in which layers are sequentially stacked concentrically in a closed ring shape, and the above-mentioned region of the semiconductor substrate is surrounded by the semiconductor layer stack in a closed ring shape. On the surface facing the main surface side and on the surface of the innermost semiconductor layer among the plurality of semiconductor layers of the semiconductor layer stack facing the main surface side, a metal layer common thereto is provided on the semiconductor substrate. In order to form a shot junction only between the surface facing the main surface side of the region surrounded by the semiconductor layered body in a closed ring shape, and to A Schottky diode having a PN junction, characterized in that it is attached to form ohmic contact only with the surface facing the main surface of the outer semiconductor layer. 2. A first semiconductor laminate is formed in a closed ring shape in a semiconductor substrate from its main surface side, and a region of the semiconductor substrate is surrounded by the first semiconductor layer laminate in a closed ring shape. A second semiconductor layer stack is formed inside the main surface from the main surface side, and the first semiconductor layer stack includes a semiconductor layer having a first conductivity type and a semiconductor layer having a conductivity type opposite to the first conductivity type. A plurality of semiconductor layers consisting of a semiconductor layer having a conductivity type of 2 is formed by a plurality of semiconductor layers having a conductivity type of
In order to form N junctions sequentially and concentrically in a closed ring shape when viewed from the main surface side, between the semiconductor layer at the end of the plurality of semiconductor layers opposite to the main surface side and the semiconductor substrate. In order to form one PN junction in a closed ring shape concentrically with the PN junction when viewed from the main surface side, semiconductor layers having a first conductivity type and semiconductor layers having a second conductivity type are alternately sequentially formed. The second semiconductor layer laminate has a structure in which the second semiconductor layer laminate has a first conductivity type. and a semiconductor layer having a second conductivity type opposite to the first conductivity type. In order to form the junctions sequentially and concentrically when viewed from the main surface side, one PN junction is formed between the semiconductor layer at the end of the plurality of semiconductor layers opposite to the main surface side and the semiconductor substrate. Semiconductor layers having a first conductivity type and semiconductor layers having a second conductivity type are alternately formed concentrically with the PN junction when viewed from both sides of the main surface. The main surface of the region of the semiconductor substrate surrounded by the first semiconductor layer laminate in a ring shape, A common metal layer is provided on the surface facing the side and on the surface facing the main surface of the innermost semiconductor layer among the plurality of semiconductor layers of the first and second semiconductor layer stacks. , in order to form a shot junction with a surface facing the main surface of a region surrounded by the first semiconductor layer stack of the semiconductor substrate in a closed ring shape, and A PN junction is provided to form an ohmic contact only with the surface facing the main surface of the innermost semiconductor layer among the plurality of semiconductor layers of the semiconductor laminate of No. 2. SHOTSUTOKI diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16621979A JPS6031112B2 (en) | 1979-12-20 | 1979-12-20 | Schottky diode with PN junction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16621979A JPS6031112B2 (en) | 1979-12-20 | 1979-12-20 | Schottky diode with PN junction |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5688376A JPS5688376A (en) | 1981-07-17 |
JPS6031112B2 true JPS6031112B2 (en) | 1985-07-20 |
Family
ID=15827311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16621979A Expired JPS6031112B2 (en) | 1979-12-20 | 1979-12-20 | Schottky diode with PN junction |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6031112B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02137368A (en) * | 1988-11-18 | 1990-05-25 | Toshiba Corp | Semiconductor rectifier |
JPH065736B2 (en) * | 1989-12-15 | 1994-01-19 | 株式会社東芝 | Schottky diode |
JP5358141B2 (en) * | 2008-08-12 | 2013-12-04 | 新電元工業株式会社 | Semiconductor device |
-
1979
- 1979-12-20 JP JP16621979A patent/JPS6031112B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5688376A (en) | 1981-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4933021A (en) | Monolithic series-connected solar cells employing shorted p-n junctions for electrical isolation | |
JPH02151067A (en) | Semiconductor device | |
JPH05152574A (en) | Semiconductor device | |
JPH04233232A (en) | Semiconductor device | |
US4901120A (en) | Structure for fast-recovery bipolar devices | |
US3978514A (en) | Diode-integrated high speed thyristor | |
JPH0138381B2 (en) | ||
JPS5935183B2 (en) | Shock barrier semiconductor device | |
JPS6031112B2 (en) | Schottky diode with PN junction | |
US20020000565A1 (en) | Surface breakdown bidirectional breakover protection component | |
JPH05226638A (en) | Semiconductor device | |
JPS5949713B2 (en) | shotgun barrier diode | |
JP3327571B2 (en) | Semiconductor device | |
JPH05335558A (en) | Bidirectional 2-terminal thyristor | |
JPH02105465A (en) | Schottky barrier semiconductor device | |
JP2510972B2 (en) | Bidirectional thyristor | |
JPH0476218B2 (en) | ||
JPS5931869B2 (en) | Electrostatic induction thyristor | |
JPH04233281A (en) | Semiconductor device | |
JPH0666464B2 (en) | Bidirectional semiconductor switching element | |
JPS6257250A (en) | Semiconductor device | |
US20240347646A1 (en) | Semiconductor device | |
JPH0370908B2 (en) | ||
JPH025307B2 (en) | ||
JPS6076174A (en) | Bidirectional zener diode |