JPS6028461B2 - デイジタル多周波信号受信器 - Google Patents

Description

【発明の詳細な説明】 本発明は、離散的フーリエ変換法を用いたディジタル多
周波信号受信器の回路構成に関するものである。

離散的フーリエ変換法を用いた従来のディジタル多周波
信号受信器においては、時分割交換機に対する基本クロ
ック速度が不整合である他、構成金物類が多いという欠
点がある。

第１図は、離散的フーリエ変換法（以下、ＤＦＴと称す
）を用いた多周波信号受信器の従来例を示したものであ
る。

ここでいう離散的フーリエ変換とは、未知の入力信号ｘ
（ｔ）に対し、既知の信号波ｅ‐ｊのｔ＝ＣＯＳ のｔ
−ｊＳ血 のｔとの相互相関として定義されるフーリエ
積分′‐墓ｘ（ｔ）ｅ‐ｉのｔｄｔを離散的な標本値系
列に適用した概念と考えられ次式で定義される。ここで
Ｎ：積分に使用する標本数、ｘ （ｎＴ）；入力信号のｎ番目の藤本値、帆参照角数周波
数、Ｔ：標本化周期、Ｗ（ｎＴ）：時間窓関数のｎ番目
の標本値である。

多周波信号受信器においては、参照角周波数のｉは信号
公称周波数にえらばれ、Ｗ（ｎＴ）は信号分離多周波特
性上ハミング窓またはその変形が使用されることが多い
。

上式において参照角周波数帆を受信信号公称周波数とし
てしかるべき一定時間積分、すなわち累算を行えば、入
力信号周波数が参照角周波数のｉに近いときに大きな出
力が得られ、離調が大きいと４・さな出力しか得られな
いという性質により信号弁別が行える。しかし、上式は
複素量であるから、ＤＦＴの最終評価は直交成分の自乗
和の平方根であるノＡ２十＆か、あるいは絶体値和であ
るＩＡＩ十ＩＢＩの形で評価される。さて、第１図によ
り信号受信器としての動作を説明すると次のようになる
。

まず、パルス符号変調（以下、ＰＣＭと称す）された周
波数信号は入力端子１に加えられる。通常この符号は圧
伸符号であるから、伸張器２により直線ＰＣＭ符号に伸
張される。この符号に乗算器４にてＲＯＭ（Ｒｅａｄ仇
ｌｙＭｅｍｏひ）３より読み出された窓関数の標本値が
乗算され、この乗算値は保持メモリ５に格納される。こ
の保持値とＲＯＭ２０より読み出された参照波のサンプ
ル値ＳＩＮのｉｎＴ、ＣＯＳの：ｎＴとを乗算器６，７
で乗算する。かかる乗算出力は続く２組の累算器（加算
器８，９と遅延メモリ１０，１１によって構成ごれる）
にて累算される。この動作をｉ＝１，２，…，し（し：
定義された信号周波数の個数、通常〃＝６）と変えてく
りかえす。一方、乗算器４からの出力は乗算器１６によ
って自乗和が計算される。これは受信信号ｘ（ｎＴ）Ｗ
（ｎＴ）の瞬時電力に等しく、引きつつく累算器（加算
器１７と遅延メモリ１８）によって電力積分が実行され
る。以上の動作が、Ｔ＝１２５マイクロロ秒毎の入力標
本値に対しくりかえし実行され（ｎ＝０，１，２，・・
・，Ｎ−１）、しかるべき累算終了後前者２個の積分終
了値は絶対値回路１２，１３と加算器１４によってし個
のＤＦＴとして評価される一方、後者の積分終了値は前
記した窓時間内の全電力として評価される。このし個の
ＤＦＴと１個の全電力を利用し、論理回路１５によって
信号の存在を総合判定することにより出力端子１９に受
信出力を得るものである。なお、以上の動作は通常さら
にｍ回路多重の動作を行う。ここで第１図の論理装置の
クロック速度ｆｏを考えてみると、演算はすべて直列演
算方式を基本とし、いま演算精度の観点より信号データ
議長を１６ビットとすれば標本化周波数桝ＨＺ、多周波
信号周波数の個数〃、回路多重数ｍに対し、ら＝舷日２
×１６ビット×し×ｍが装置の最低ビット速度となり基
本クロック速度となる。

すなわち、第４図から明らかなように回路多重数が＃１
〜＃８の８、多周波信号周波数の個数をの，〜の６の６
個、信号データ語長を１６ビット、標本化周波数を球Ｈ
Ｚとすれば、ｆ。＝８（ｋＨＺ）×１６（ビット）×６
（波処理）×８（回路多重）＝６．１４４ＭＨＺが最低
ビット速度となり、基本クロック速度となる。ＭＦ，Ｍ
『Ｃ多周波信号方式ではし＝６であり、ｍを例えばｍ＝
汐＝８とえらぶとすればｆｏ＝６．１４４ＭＨＺとなる
ものである。しかるに一方、本回路装置を使用するとこ
ろの時分割交換機は２のべき黍の基本クロック速度で動
く。ちなみに８．１９２ＭＨＺなるクロック周波数がえ
らばれるすう勢にある。そこで上記６．１４４ＭＨＺは
この８．１９２ＭＨＺのクロック系列から逸脱し、クロ
ック速度が時分割交換機と不整合となる。これは、６が
２のべき乗の形で表わされるものではなく、し＝６であ
る限りｍをいかに変化させてもち‘ま２のべき乗の形で
表わし得ないからである。以上の説明でわかるように、
第１図に示す多周波信号受信器においては、時分割交換
機に対して基本クロツク速度が不整合であるという欠点
が存する。

また、同図より明らかであるが、使用している乗算器の
個数（同図では４個使用）が多く、金物の絶対量が多い
という欠点もある。本発明の目的は、時分割交換機に対
するクロック速度の整合が可能で、しかも構成金物量が
少ない経済的なディジタル多周波信号受信器を得ること
にある。

本発明においては、まず時分割交換機とのクロック速度
の整合をとるため、受信器のクロック速度も８．１９２
ＭＨＺとすることを前提とする。

そのためにはここでその８．１９２ＭＨＺを８．１９２
ＭＨＺ＝８（ｋＨＺ）ｘ１６（ビット）×８（波処理）
×８（回路多重）と考えるようにする。しかるに多周波
信号はもともと６波しか無いので、し＝８とすると２波
分の空き時間が発生し、このままでは演算回路に空転時
間が存在してしまう。そこでこの空き時間を利用して窓
関数の乗算、電力用の自棄算を実行するものとすれば、
上記空き時間は無くなって乗算器の使用効率は１００パ
ーセントとなる。したがって、このようにすればそれま
で別個に設けてあった窓関数用の乗算器、電力の乗算器
と累算器は不用となり、ＤＦＴ用のそれらの統合される
というメリットを有することにもなる。即ち、本発明は
、８波処理用の構成にして時分割交燐酸との間でクロッ
ク速度の整合を図るようにするとともに、２波分の空時
間を利用し窓関数の乗算算、電力用の自乗算を行うこと
により、回路構成を簡単化することを特徴とする。

以下、本発明を第２図から第４図により説明する。

これらの図のうち、第２図は、本発明の考え方をとりい
れたＤＦＴ方式ＭＦＣ信号受信器の一例での構成を、第
３図は第２図中の３つの切替ゲート信号のタイミング関
係を、第４図は装置が８回路多重された場合でのデータ
受信順序をそれぞれ示したものである。第２図において
、受信器は大別して圧伸ＰＣＭ符号を伸張する部分、Ｄ
ＦＴ演算および電力積分演算を実行する部分、出力論理
判定部の３つの部分より構成される。

また構成部品としては実際は数多くの論理ゲート（この
例で図示の論理ゲートは全てナンドゲートである）、フ
リツプフロツプ等を用いているが、ここでは説明の便宜
ある程度機能が集約されたものはまとまった機能素子と
して簡単な記号で表現している。即ち、この図において
、６，７は乗算回路であって、直列入力ビット、直列出
力１６ビット、入出力の遅延が１６ビット生じるパイプ
ライン形のものであるとする。また、２３，２４はシフ
トレジスタであって信号議長分１６ビットの長さを有す
るものである。更に８，９，１４は直列演算形の加算器
、１０，１１は遅延メモリであるが、その大きさは本回
路を多重使用することからここでは１６（ビット）×８
（波）×８（回路）＝１０２４ビットとなる。２２はＲ
ＯＭを表わすが、その記憶内容は第１の部分と第２の部
分とから構成される。

このうち、第１の部分は０番地から３９頚蚤地まで４０
０ワードのデータ集合であって、２０日２の正弦波を１
２５マイクロ秒毎に１周期分標本した値を量分化して格
納したものである（これはＭＦＣ信号方式の多周波を発
生するのに適している）。また、第２の部分は４０巧蚤
地から５１１番地まで１１２ワードのデータの集合であ
って、ハミング窓の標本値を量子化して格納している。
これら第１の部分と第２の部分とで合計５１２ワードの
容量のＲＯＭ２２が構成されている。２１は、このＲＯ
Ｍ２２の謙出アドレスをコントロールする回路である。

このコントロール回路２１によりＲＯＭ２２から各種正
弦波、余弦波および窓の標本値をアクセスするわけであ
る。さて、第２図から第４図により多数波信号受信器と
しての動作を説明する。

ここで前提として、既に述べた式による積分は、例えば
Ｎ＝１１２点利用するとし、さらに回路多重数は８であ
るものとする。まず＃１受信器データ標本ｘｌ（ｎＴ）
が入力端子１に加えられる。これは伸張器２によって直
線符号に変換され、これを文（ｎＴ）），ｎ＝０とおく
（これは実際には１６ビットのビットストリームである
）。このとき乗算器６，７にはゲート信号Ｇ，により伸
張器２の出力であるデータ標本ｘ（ｎＴ））と、ＲＯＭ
２２からの出力である窓の値Ｗ（ｎＴ）とが入力され、
その出力としてｘ（ｎＴ）Ｗ・（ｎＴ）が得られる。そ
れらの乗算出力はゲート信号Ｇ２によりレジスタ２３，
２４に保持されると同時に、乗算器６，７に再入力して
自乗算を行ない瞬時電力｛ｘ（ｎＴ）Ｗ（ｎＴ）｝２を
得る。乗算出力は加算器８，９と遅延メモリー０，１１
とによって構成される２個の累算器に貯えられる。次に
、ゲート信号Ｇ３によりシフトレジスタ２３，２４より
読み出されたデータと、ＲＯＭ２２より読出された参照
波データが乗算器６，７に入力されることによってｘ（
ｎＴ）Ｗ（ｎＴ）ＳＩＮの，ｎＴ，ｘ（ｎＴ）Ｗ（ｎＴ
）ＣＯＳの，ｎＴが、さらに累算値が得られる。この時
、シフトレジスタ２３，２４の出力は入力にも帰還され
、引き続くｘ（ｎＴ）Ｗ（ｎＴ）ＳＩＮｗｉｎＴ，ｘ（
ｎＴ）Ｗ（ｎＴ）Ｃ。６のｉｎＴ（ｉニ２，３，４，５
，６）の演算のために保持される。

以後、同様にしてｘ（ｎＴ）Ｗ（ｎＴ）Ｓ１ＮのｉｎＴ
，Ｘ（ｎＴ）Ｗ（ｎＴ）ＣＯＳのｉｎＴ（ｉ＝２，３，
４，５，６）および各累算値が得られる。ｘ（ｎＴ）Ｗ
（ｎＴ）の値はＳｍのｉｎＴ，ＣＯＳのｉｎＴ（ｉニー
，２，３，４，５，６）の乗算間だけ必要であるため、
シフトレジスタ２３，２４の長さは回路多重数によらず
信号データ語長分あればよい。第４図に示すようにこれ
を＃１受信器入力標本値ｘ（ｎＴ）から＃８受信標本値
（ゞ（ｎＴ））までくりかえし、ｎ＝０の標本処理を終
了する。この後は同様にｎ＝１１１までの標本処理を行
ない、ｎ＝１１１のときの最終累算値を絶対回路１２，
１３を介し、加算回路１４で出力をとれば、時間窓内の
全館力の２倍値および信用できるＤＦＴ６個の値の組が
８回路分得られる。これらの全電力の情報、６個のＤＦ
Ｔの値を利用して論理回路１５は受信総合判定を行なし
、、最終出力を８回路分母力様子１９から出力する。こ
こでクロック速度を考えてみると第３図と第４図を参照
すれば、鰍日２）×１６（ビット）×８（波処理）×８
（回路多重）＝８．１９２ＭＨＺとなっていることがわ
かる。

第４図より明らかなようにｘｌ（ｎＴ）Ｗ（ｎＴ）と｛
（ｎＴ）Ｗ（ｎＴ）｝２といった具合に２波処理分増え
、したがって、その分だけクロツク速度が変化するもの
である。以上説明したように、本発明によれば以下の効
果が得られる。

‘１’従来技術のもつひとつの難点、即ちクロック速度
の不整合という問題が効率よく解決される。

【２ー 従来構成の受信器に比し、金物量が削減される
。

削減量としては１６ビット×１６ビット＝１６ビットの
パイプライン乗算器２個が大きい。しかし、その反面切
替ゲートがわずかに増加したが、これは乗算器の金物量
の比ではない。また、電力累算用の加算器１個と遅延メ
モリ１個もＤＦＴ本体回路のそれに統合され、減少した
と考えてよい。というのは、ＤＦＴ本体の内のある遅延
メモリは通常大容量ということからマンダムアクセスメ
モリで構成され、カスタムメードで定まるある一定量以
内に総合メモリ容量がおさまるならばＩＣチップ数の増
加とはならないからである。ちなみに前記具体例では総
合で１０２４ビットとなっており、この条件を満足して
いる。

【図面の簡単な説明】 第１図は、ＤＦＴ方式信号受信器の従来例を示す構成図
、第２図は、本発明ＤＦＴ方式信号受信器の−実施例を
示す構成図、第３図は、第２図中の切替ゲート信号のタ
イミング図、第４図は、受信器入力データの多重配置を
示す図である。 ２・・・・・・伸張器、６，７・・・・・・乗算器、８
，９，１４……加算器、１０，１１…・・・遅延メモリ
、１２，１３・・・・・・絶体値回路、１５・・・・・
・論理回路、２２・・・・・・ＲＯＭ、２３，２４・・
・・・・シフトレジスタ。 第１図第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. １ パルス符号変調された多周波信号を離散的フーリエ
   変換法を用いて受信処理するデイジタル多周波信号受信
   器において、乗算器、一時記憶メモリ、積分回路の各々
   １つを１組とする演算装置を２組もつとともに、該装置
   の各々が１つの読出専用メモリを共用し、上記演算装置
   の各々に含まれる乗算器、一時記憶メモリを多重使用し
   て上記読出専用メモリより読み出された窓関数の入力デ
   ータへの乗算、該乗算の結果の一時保持および自乗算を
   行なうとともに、上記読出専用メモリより読み出された
   正弦値、余弦値を対応する上記乗算の結果へ乗算し、該
   乗算および上記自乗算の結果を対応する上記積分回路を
   介して絶対値和あるいは自乗和をとのことにより、電力
   積分および離散的フーリエ演算の結果を利用してデイジ
   タル多周波信号の存在の検出を行う構成を特徴とするデ
   イジタル多周波信号受信器。