JPS6028294A - Printed circuit board - Google Patents

Printed circuit board

Info

Publication number
JPS6028294A
JPS6028294A JP13821883A JP13821883A JPS6028294A JP S6028294 A JPS6028294 A JP S6028294A JP 13821883 A JP13821883 A JP 13821883A JP 13821883 A JP13821883 A JP 13821883A JP S6028294 A JPS6028294 A JP S6028294A
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
chip
soldering
type electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13821883A
Other languages
Japanese (ja)
Inventor
徳田 龍馬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13821883A priority Critical patent/JPS6028294A/en
Publication of JPS6028294A publication Critical patent/JPS6028294A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 この発明は、印刷回路基板、特にチップ型電子部品をは
んだ付けにより固定するために導体パターン先端に形成
されたはんだ付ランドの構造が改良された印刷回路基板
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a printed circuit board, and particularly to a printed circuit board with an improved structure of a soldering land formed at the tip of a conductor pattern for fixing chip-type electronic components by soldering.

第1図および第2図は、この発明の対象となる印刷回路
基板に実装されるチップ型電子部品の代表的な例を示す
平面図および正面図である。第1図およ第2図から明ら
かなように、チップ型電子部品1は、電子部品素子2と
、電子部品素子2の両端に形成されたN極3,4とから
なる。このような電子部品1の一般的な大きさは、下記
の表の通りである。
1 and 2 are a plan view and a front view showing a typical example of a chip-type electronic component mounted on a printed circuit board, which is the object of the present invention. As is clear from FIGS. 1 and 2, the chip-type electronic component 1 consists of an electronic component element 2 and N poles 3 and 4 formed at both ends of the electronic component element 2. The general size of such an electronic component 1 is shown in the table below.

従来より、上述したようなチップ型電子部品1を、印刷
回路基板に固定し印刷回路基板上に形成された導体パタ
ーンとはんだ付けにより接続するために、印刷回路基板
上に導体パターンと一体にはんだ付ランドが形成されて
いた。第3図および第4図は、従来の印刷回路基板のは
んだ付ランドおよびこのはんだ付ランドに固定されチッ
プ型電子部品を示す各平面図である。
Conventionally, in order to fix a chip-type electronic component 1 as described above to a printed circuit board and connect it to a conductive pattern formed on the printed circuit board by soldering, it has been soldered integrally with the conductive pattern on the printed circuit board. An attached land was formed. 3 and 4 are plan views showing soldering lands of a conventional printed circuit board and chip-type electronic components fixed to the soldering lands.

第3図を参照して、チップ型電子部品1は、以下の手順
により印刷回路基板に実装されていた。
Referring to FIG. 3, chip type electronic component 1 was mounted on a printed circuit board by the following procedure.

まず、印刷回路基板上に形成された導体パターン5.6
と一体に形成されたはんだ付ランド7.8間の絶縁部分
上に接着剤を塗布し、次にこの接着剤によりチップ型電
子部品1を仮固定する。最後に、フローはんだによりチ
ップ型電子部品1の電極3.4とはんだ付ランド7.8
とをはんだ付けする。
First, a conductive pattern 5.6 formed on a printed circuit board.
An adhesive is applied onto the insulating portion between the soldering lands 7 and 8 formed integrally with the soldering land 7 and 8, and then the chip type electronic component 1 is temporarily fixed with this adhesive. Finally, the electrode 3.4 of the chip type electronic component 1 and the soldering land 7.8 are soldered by flow soldering.
and solder.

ところで、第3図に示す従来のはんだ付ランド7.8で
は、その幅がチップ型電子部品1の電極3.4の幅より
も狭く形成されており、他方第4図に示した例でははん
だ付ランド7.8の幅がチップ型電子部品1の電極3,
4の椙よりも広く形成されている。はんだ付ランドの幅
がこのように選ばれていたため、従来の印刷回路基板で
は以下の問題が生じていた。
By the way, in the conventional soldering land 7.8 shown in FIG. 3, its width is formed narrower than the width of the electrode 3.4 of the chip-type electronic component 1, while in the example shown in FIG. The width of the attached land 7.8 is the electrode 3 of the chip type electronic component 1,
It is formed wider than the 4th cup. This selection of solder land widths has caused the following problems with conventional printed circuit boards.

第5図は、第2図に示したはんだ付ランドを有する印刷
回路基板にチップ型電子部品1をフローはんだによりは
んだ付けした状態を示す平面図である。第5図から明ら
かなように、はんだ付ランド7.8の幅をチップ型電子
部品1の電極3,4の幅よりも狭くした場合、電極3,
4のエツジ部にはんだ9ののりが悪くなり、したがって
確実な接続を得ることができないという問題がある。ま
た、チップ型電子部品1が所定の仮固定位置からずれた
場合には、コーナ部分に余分なはんだが付着するという
問題もあった。
FIG. 5 is a plan view showing the state in which the chip type electronic component 1 is soldered to the printed circuit board having the soldering lands shown in FIG. 2 by flow soldering. As is clear from FIG. 5, when the width of the soldering land 7.8 is made narrower than the width of the electrodes 3 and 4 of the chip-type electronic component 1,
There is a problem in that the solder 9 does not adhere well to the edge portions 4 and therefore a reliable connection cannot be obtained. Furthermore, when the chip-type electronic component 1 is displaced from a predetermined temporary fixing position, there is also a problem in that excess solder adheres to the corner portions.

他方、はんだ付ランド7.8の幅をチップ型電子部品1
の電極3.4の幅よりも広くした場合(83図の例)で
は、第6図に同じく平面図で示すように、1itji!
3.4と導体パターン5,6との接続は良好であるが、
多量のはんだが付着するため曲げなどの外力に対してチ
ップ型電子部品1が破壊しやすくなるという欠点があっ
た。
On the other hand, the width of the soldering land 7.8 is
In the case where the width of the electrode 3.4 is wider than the width of the electrode 3.4 (the example shown in FIG. 83), as shown in the same plan view in FIG.
Although the connection between 3.4 and conductor patterns 5 and 6 is good,
Since a large amount of solder is attached, there is a drawback that the chip-type electronic component 1 is easily damaged by external forces such as bending.

さらに、第5図および第6図の双方から明らかなように
、従来のはんだイ]ランドては、チップ型電子部品1を
平行に配置する場合には、はんだが矢印X方向に流れる
ため、隣接するはんだ付ランド間でブリッジなどが生じ
ゃずいという欠点もあった。
Furthermore, as is clear from both FIGS. 5 and 6, in the conventional solder land, when the chip-type electronic components 1 are arranged in parallel, the solder flows in the direction of the arrow X. Another drawback was that bridges were not formed between the soldering lands.

それゆえに、この発明の目的は、上述の諸欠点を解消し
、少色のはんだで確実に導体パターンとチップ型電子部
品の電極とを接続することができ、かつブリッジの発生
および電子部品の破壊等を確実に防止し得る、新規な形
状のはんだ付ランドが形成された印刷回路基板を提供す
ることにある。
Therefore, an object of the present invention is to eliminate the above-mentioned drawbacks, to be able to reliably connect a conductive pattern and an electrode of a chip-type electronic component with a small amount of solder, and to prevent the occurrence of bridging and the destruction of electronic components. It is an object of the present invention to provide a printed circuit board on which soldering lands of a novel shape are formed, which can reliably prevent such problems.

この発明は、要約すれば、はんだ付ランドの平面形状が
、その最大幅部分がチップ型電子部品の電極幅とほぼ同
等の幅を有し、かつ最大幅部分よりもチップ型電子部品
側の部分がチップ型電子部品の電i蛍幅よりも狭く形成
されており、さらに最大幅部分の導体パターン側の部分
が略半円形状となるように形成されている、印刷回路基
板である。
In summary, the present invention provides that the planar shape of a soldering land has a width at its maximum width that is approximately equal to the electrode width of a chip-type electronic component, and a portion closer to the chip-type electronic component than the maximum width. This is a printed circuit board in which the width of the conductor pattern is narrower than the width of the chip-type electronic component, and the part of the widest part on the conductor pattern side is approximately semicircular.

この発明のその他の特徴は、図面を参照して行なう以下
の実施例の説明により明らかとなろう。
Other features of the invention will become clear from the following description of embodiments with reference to the drawings.

第7図は、この発明の一実施例を示す平面図である。第
7図を参照して、この実施例では、はんだ付ランド17
.18は円形に形成されている。
FIG. 7 is a plan view showing an embodiment of the present invention. Referring to FIG. 7, in this embodiment, soldering land 17
.. 18 is formed in a circular shape.

このはんだ付ランド17.18の最大幅部分の幅すなわ
ち直径φDは、チップ型電子部品1の電極3.4の幅と
同等に選ばれている。たとえば、前述した表に示した3
、2X1.6mmの大きさのチップ型電子部品では、直
径φDは1.6〜1.7+unであり、2X1.25m
mの大きさの場合には直径φl1tl 、 25〜1 
、35mmとなる。なお、各はんだ付ランド17.18
の中心間距1m!tPは、3゜2X1.6mn1の大き
さのチップ型電子部品では3゜75mmであり、2X1
.25mmの場合には2.5mmである。
The width of the maximum width portion of this soldering land 17.18, that is, the diameter φD, is selected to be equal to the width of the electrode 3.4 of the chip type electronic component 1. For example, the three shown in the table above
, for a chip-type electronic component with a size of 2 x 1.6 mm, the diameter φD is 1.6 to 1.7 + un, and the diameter is 2 x 1.25 m.
If the size is m, the diameter φl1tl, 25~1
, 35mm. In addition, each soldering land 17.18
Distance between centers is 1m! tP is 3°75 mm for a chip type electronic component with a size of 3°2 x 1.6 mm, and
.. In the case of 25 mm, it is 2.5 mm.

この実施例の印刷回路基板へのチップ型電子部品1の装
着は、前述した従来の方法と同一の方法により行ない得
る。すなわち接着剤によりまず仮固定した後、フローは
んだによりはんだ付(プする。
The chip-type electronic component 1 of this embodiment can be mounted on the printed circuit board by the same method as the conventional method described above. That is, after first temporarily fixing with adhesive, soldering is performed using flow soldering.

しかしながら、以下に詳細に述べるように、第7図に示
した実施例では、従来の印刷回路基板のはんだ付ランド
における諸問題を効果的に解消することができる。
However, as will be discussed in more detail below, the embodiment shown in FIG. 7 effectively overcomes the problems associated with conventional printed circuit board soldering lands.

第8図は、第7図に示した実施例において、縦方向に接
続されるチップ型電子部品が2列に配置されている場合
のはんだ付は状態を示す平面図である。ここでは、右側
に示すようにチップ型電子部品1が仮固定にもかかわら
ず装着ずれを起こしたとしても、余分なはんだがはんだ
付ランド17゜18に残ることはない。はんだ付ランド
17,18が円形であるため、余分なコーナ部分を有し
ないからである。また、第8図で横方向に隣接する各は
んだ付ランド17.17問および18.18間でのブリ
ッジも発生しない。なぜならば、はんだ付ランド17.
18が円形であるため、はんだ19の表面張力が梗めて
効果的に作用し得るからである。
FIG. 8 is a plan view showing the soldering state in the embodiment shown in FIG. 7 when chip-type electronic components connected in the vertical direction are arranged in two rows. Here, as shown on the right side, even if the chip type electronic component 1 is misplaced despite being temporarily fixed, no excess solder will remain on the soldering lands 17 and 18. This is because the soldering lands 17 and 18 are circular and do not have any extra corner portions. Furthermore, no bridge occurs between the soldering lands 17, 17 and 18, 18 that are adjacent in the horizontal direction in FIG. This is because soldering land 17.
This is because since the solder 18 is circular, the surface tension of the solder 19 can act more effectively.

上述のような利点は、第9図に同じく平面図で示す配置
においてより顕著に現われる。第9図では、縦方向に直
列に配置された2個の電子部品1゜1が2列になって配
置されている。ここでは、第9図に図解されているよう
に、4個のはんだ付ランド17.17.18.18が近
接する部分すなわち第9図の中央部分においてブリッジ
が発生しやすい。しかしながら、ここで1.各はんだ付
ランド17.18が円形に形成されているため、上述の
ようにはんだ19が円の中心方向に表面張力により効果
的に引張られ、したがってブリッジの発生が確実に防止
され、かつはんだ量を少量に抑えることも可能となって
いる。すなわち、上述した第7図に示した実施例の利点
は、第9図に示す配置において特に顕著に現われる。
The above-mentioned advantages are more pronounced in the arrangement shown in plan view in FIG. In FIG. 9, two electronic components 1°1 arranged in series in the vertical direction are arranged in two rows. Here, as illustrated in FIG. 9, bridging is likely to occur in the portion where the four soldering lands 17, 17, 18, and 18 are close to each other, that is, in the central portion of FIG. However, here 1. Since each soldering land 17, 18 is formed in a circular shape, the solder 19 is effectively pulled toward the center of the circle by surface tension as described above, thus reliably preventing the occurrence of bridging, and reducing the amount of solder. It is also possible to keep it to a small amount. That is, the advantages of the embodiment shown in FIG. 7 described above are particularly noticeable in the arrangement shown in FIG. 9.

また、この種の印刷回路基板を設計する際には、2.5
mmピッチの基本格子が用いられている。したがって、
この実施例のはんだ付ランド17.18を、この基本格
子上あるいは基本格子の1/2すなわち1.25m1l
lピツチの補助格子上に配置すれば、極めて容易に設計
図面を作成することができる。
Also, when designing this type of printed circuit board, 2.5
A basic grid with mm pitch is used. therefore,
The soldering lands 17 and 18 of this embodiment are placed on this basic grid or 1/2 of the basic grid, that is, 1.25 m1l.
By arranging it on an auxiliary grid of l pitch, it is possible to create a design drawing extremely easily.

なお、上述した実施例では、円形のはんだ付ランド17
.18を示したが(第7図)、この発明のはんだ付ラン
ドはこの形状に限られるものではない。たとえば、第1
0図に同じく平面図で示すように、最大幅部分よりチッ
プ型電子部品1側の部分を先端の細くなった台形にし、
他方最大幅部分から導体パターン5,6側の部分を半円
形状に形成してもよい。ここでもはんだ付ランド17゜
18の最大幅部分はチップ型電子部品1の電極3゜4の
幅と同等あるいはそれよりわずかに大きく選ばれている
。また、同じく第11図に平面図で示すように、長方形
もしくは正方形の四隅を大きくコーナ取りして円弧状と
した形状にはんだ付ランド17.18を形成してもよい
。第11図の例においては、はんだ付ランド17.18
の最大幅部分はチップ型電子部品1の電極3.4の幅と
同等に選ばれており、かつ最大幅部分よりもチップ型電
子部品1側の部分が電極3,4の幅よりも狭く形成され
ている。なお、第11図に示した例では、はんだ付ラン
ド17.18の最大幅部分から導体パターン5.6側の
部分も、チップ型電子部品1側の部分と同様の形状に形
成されているが、大き(コーナ取りされているためほぼ
半円形状を有しているものということができる。
In addition, in the embodiment described above, the circular soldering land 17
.. 18 (FIG. 7), the soldering land of the present invention is not limited to this shape. For example, the first
As shown in the same plan view in Figure 0, the part on the chip type electronic component 1 side from the maximum width part is made into a trapezoid with a tapered tip.
On the other hand, the portion on the side of the conductor patterns 5 and 6 from the maximum width portion may be formed in a semicircular shape. Here again, the maximum width of the soldering lands 17.degree. 18 is selected to be equal to or slightly larger than the width of the electrodes 3.4 of the chip-type electronic component 1. Further, as shown in a plan view in FIG. 11, the soldering lands 17 and 18 may be formed in the shape of a rectangle or square with the four corners largely rounded to form an arc. In the example of FIG. 11, soldering lands 17 and 18
The maximum width part of is selected to be equal to the width of the electrodes 3 and 4 of the chip type electronic component 1, and the part on the chip type electronic component 1 side of the maximum width part is formed narrower than the width of the electrodes 3 and 4. has been done. In addition, in the example shown in FIG. 11, the part on the conductor pattern 5.6 side from the maximum width part of the soldering land 17.18 is also formed in the same shape as the part on the chip type electronic component 1 side. , large (it can be said to have an approximately semicircular shape because the corners have been cut).

以上のように、この発明によれば、はんだ付ランドの平
面形状は、最大幅部分がチップ部品の電極幅とほぼ同等
の幅を有し、かつ最大幅部分からチップ型電子部品側の
部分がチップ型電子部品の電極幅よりも狭く形成されて
おり、さらに最大幅部分から導体パターン側部分が略半
円形状に形成されているので、溶融はんだの表面張力が
極めて効果的に作用し、そのため従来問題となっていた
余分なはんだの付着ならびにブリッジの発生を確実に防
止することかでき、しかもチップ型電子部品の電極部へ
のはんだ盛りが少なくなるため、電子部品の破壊ストレ
スをも効果的に吸収することが可能となる。
As described above, according to the present invention, the planar shape of the soldering land has a width at its maximum width that is approximately equal to the electrode width of the chip component, and a portion from the maximum width toward the chip-type electronic component. It is formed narrower than the electrode width of a chip-type electronic component, and the part on the conductor pattern side from the widest part is formed in a roughly semicircular shape, so the surface tension of the molten solder acts extremely effectively. It is possible to reliably prevent excess solder adhesion and the occurrence of bridges, which were problems in the past, and since there is less solder on the electrodes of chip-type electronic components, it is also effective in reducing destructive stress on electronic components. It becomes possible to absorb into.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(才、この発明の対客となる印刷回路基板に実装
されるチップ型電子部品の一例を示ず平面図である。第
2図は、第1図に示したチップ型電子部品の正面図であ
る。第3図および第4図は、従来の印刷回路基板おける
はんだ付ランドあよひこのはんだ付ランドとチップ型電
子部品との関係を示す各平面図である。第5図および第
6図は、第3図および第4図に示した従来の印刷回路基
板におけるシよんだ付は状態を示す平面図である。第7
図は、この発明の一実施例を説明するための平面図であ
る。第8図および第9図は、第7図に示した実施例を利
用してチップ型電子部品をはんだ付けした状態を示す各
平面図である。第10図および第11図は、この発明の
はんだ付ランドの形状の他の例を示すための各平面図で
ある。 1・・・チップ型電子部品、3,4・・・チップ型電子
部品の電極、5.6・・・導体パターン、17.18・
・・はんだ付ランド、19・・・は/υだ。 代 理 人 大 岩 増 維 県3図 第4図 第5図 第6図 第10図 手続補正書(自発) 2、発明の名称 印刷回路基板 3、補正をする者 代表者片山仁へ部 5、補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 (1) 明細書第5頁第10行および第13行の「第1
図およ第2図から」とあるのを、[第1図および第2図
から」に補正する。 (2) 明細書第5頁第10行の[(第3図の例)では
、」とあるのを、「(第4図の例)では、」に補正する
。 以上
FIG. 1 is a plan view showing an example of a chip-type electronic component mounted on a printed circuit board, which is the customer of this invention. FIG. 2 is a plan view of the chip-type electronic component shown in FIG. FIG. 3 is a front view. FIGS. 3 and 4 are plan views showing the relationship between the soldering land and the chip-type electronic component in the soldering land slot of a conventional printed circuit board. FIG. 5 and FIG. FIG. 6 is a plan view showing the state of soldering in the conventional printed circuit board shown in FIGS. 3 and 4.
The figure is a plan view for explaining one embodiment of the present invention. 8 and 9 are plan views showing a state in which chip-type electronic components are soldered using the embodiment shown in FIG. 7. FIG. FIGS. 10 and 11 are plan views showing other examples of the shape of the soldering land of the present invention. 1... Chip type electronic component, 3, 4... Electrode of chip type electronic component, 5.6... Conductor pattern, 17.18.
...Soldering land, 19... is /υ. Agent Masu Oiwa Iken 3 Figure 4 Figure 5 Figure 6 Figure 10 Procedural amendment (voluntary) 2. Name of the invention Printed circuit board 3. To the representative of the person making the amendment Hitoshi Katayama 5. Column 6 of Detailed Description of the Invention of the Specification Subject to Amendment, Contents of the Amendment (1) "1.
``From Figures 1 and 2'' has been corrected to ``From Figures 1 and 2''. (2) In the 10th line of page 5 of the specification, the phrase ``(in the example shown in FIG. 3)'' should be corrected to ``(in the example shown in FIG. 4)''. that's all

Claims (4)

【特許請求の範囲】[Claims] (1) チップ型電子部品をはんだ付けにより固定する
ために導体パターン先端にはんだ付ランドが形成されて
いる印刷回路基板において、前記はんだ付ランドの平面
形状は、 最大幅部分がチップ部品の電極幅とほぼ同等の幅を有し
、かつ前記最大幅部分からチップ部品側の部分がチップ
部品の電極幅よりも狭く形成されており、さらに前記最
大幅部分から導体パターン側の部分が略半円形状となる
ように形成されていることを特徴とする、印刷回路基板
(1) In a printed circuit board in which a soldering land is formed at the tip of a conductor pattern in order to fix a chip-type electronic component by soldering, the planar shape of the soldering land is such that the maximum width is the electrode width of the chip component. , and the portion on the chip component side from the maximum width portion is formed narrower than the electrode width of the chip component, and furthermore, the portion on the conductor pattern side from the maximum width portion is approximately semicircular. A printed circuit board characterized in that it is formed so as to be.
(2) 前記はんだ付ランドの平面形状は、円形である
、特許請求の範囲第1項記載の印刷回路基板。
(2) The printed circuit board according to claim 1, wherein the soldering land has a circular planar shape.
(3) 前記はんだ付ランドは、設計の除用いる2、5
111111の基本格子上に配置される、特許請求の範
囲第1項または第2項記載の印刷回路基板。
(3) The soldering land mentioned above may be used in accordance with the design.
The printed circuit board according to claim 1 or 2, which is arranged on a basic grid of 111111.
(4) 前記はんだ付ランドは、設計の際に用いる1、
25mmの補助格子上に配置される、特許請求の範囲第
1項または第2項記載の印刷回路基板。
(4) The soldering land is used in 1.
A printed circuit board according to claim 1 or 2, arranged on a 25 mm auxiliary grid.
JP13821883A 1983-07-26 1983-07-26 Printed circuit board Pending JPS6028294A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13821883A JPS6028294A (en) 1983-07-26 1983-07-26 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13821883A JPS6028294A (en) 1983-07-26 1983-07-26 Printed circuit board

Publications (1)

Publication Number Publication Date
JPS6028294A true JPS6028294A (en) 1985-02-13

Family

ID=15216845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13821883A Pending JPS6028294A (en) 1983-07-26 1983-07-26 Printed circuit board

Country Status (1)

Country Link
JP (1) JPS6028294A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265292A (en) * 1988-08-31 1990-03-05 Matsushita Electric Ind Co Ltd Printed board
JPH0440568U (en) * 1990-07-31 1992-04-07

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0265292A (en) * 1988-08-31 1990-03-05 Matsushita Electric Ind Co Ltd Printed board
JPH0440568U (en) * 1990-07-31 1992-04-07

Similar Documents

Publication Publication Date Title
JP2541063Y2 (en) Printed circuit board pattern structure
JPS6028294A (en) Printed circuit board
JPH07283519A (en) Printed circuit board and assembly of at least one of circuit parts
JP3983392B2 (en) Chip type parts
JP3873346B2 (en) Printed circuit board
JPS62163392A (en) Soldering of electronic parts
JPH0749826Y2 (en) Soldering structure for chip parts
JPS5994493A (en) Circuit substrate device with electronic part
JPH0611531Y2 (en) Circuit board device
JPH0739260Y2 (en) Hybrid integrated circuit device
EP0795878A2 (en) Chip resistor
JPS63157491A (en) Printed board
JPH0351989Y2 (en)
JPH06140556A (en) Electronic component
JP2914980B2 (en) Surface mounting structure of multi-terminal electronic components
JP2636332B2 (en) Printed board
JPS6035258Y2 (en) Printed board
JPS62193294A (en) High density mounting board
JPH0547466Y2 (en)
JPH0749825Y2 (en) Soldering structure for chip parts
JPS61107791A (en) Printed wiring board
JPH05129767A (en) Printed wiring board
JPS62243393A (en) Printed board
JPH0828556B2 (en) Printed circuit board
JPH0729660Y2 (en) Circuit device