JPS6026647B2 - Electric discharge machining equipment - Google Patents

Electric discharge machining equipment

Info

Publication number
JPS6026647B2
JPS6026647B2 JP3990376A JP3990376A JPS6026647B2 JP S6026647 B2 JPS6026647 B2 JP S6026647B2 JP 3990376 A JP3990376 A JP 3990376A JP 3990376 A JP3990376 A JP 3990376A JP S6026647 B2 JPS6026647 B2 JP S6026647B2
Authority
JP
Japan
Prior art keywords
discharge
workpiece
capacitor
circuit
machining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3990376A
Other languages
Japanese (ja)
Other versions
JPS52122994A (en
Inventor
昭二 二村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HODEN SEIMITSU KAKO KENKYUSHO KK
Original Assignee
HODEN SEIMITSU KAKO KENKYUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HODEN SEIMITSU KAKO KENKYUSHO KK filed Critical HODEN SEIMITSU KAKO KENKYUSHO KK
Priority to JP3990376A priority Critical patent/JPS6026647B2/en
Publication of JPS52122994A publication Critical patent/JPS52122994A/en
Publication of JPS6026647B2 publication Critical patent/JPS6026647B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Description

【発明の詳細な説明】 本発明は、放電加工装置、特に放電用コンデンサを用い
る放電加工装置において、該放電用コンデンサの充電回
路にスイッチング素子を挿入し放電開始を検出して上記
スイッチング素子をオフ状態にスイッチングせしめ、上
記放電用コンヂンサへの充電時定数を小に選択しつつア
ーク放電への移行を防止し、かつ加工パルス、ェネルギ
を均一化するようにした放電加工装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides an electric discharge machining apparatus, particularly an electric discharge machining apparatus using a discharge capacitor, in which a switching element is inserted into the charging circuit of the discharge capacitor, detects the start of discharge, and turns off the switching element. The present invention relates to an electric discharge machining apparatus that prevents transition to arc discharge while selecting a small charging time constant for the discharge capacitor, and uniformizes machining pulses and energy.

従来から放電加工装置においては、第1図A図示の如く
放電用コンデンサをもうけた所謂コンデンサ放電方式が
知られている。
Conventionally, a so-called capacitor discharge system in which a discharge capacitor is provided as shown in FIG. 1A has been known in electric discharge machining apparatuses.

該コンデンサ放電方式においては、直流電源1から抵抗
2を介して放電用コンデンサ3に充電せし、該コンデン
サ3の端子電圧ycが所定のレベルに増大した状態で放
電電極4と被加工体5との間に火花放電が発生され、被
加工体5を加工するようにされる。該コンデンサ放電方
式の場合、加工電流(放電電流)IPを十分大きくとれ
ることからきわめて有効な方式であるが、一方コンデン
サ3を充電する充電時定数を小にして充電速度を増大せ
しめ単位時間当りの放電回数を増加しようとすると、ア
ーク放電に移行する危険性をもつている。即ち、第1図
Bはコンデンサ放電方式におけるコンデンサ3の端子電
圧Vcの時間的推移を表わしているが、充電時定数を4
・にして図示の角度8を大にし図示点線の如くコンデン
サ3の端子電圧Vcが急速に立上るように設計しようと
すると、放電直後にコンデンサ3の端子電圧Vcが急速
に立上り非所望にアーク放電に移行することになる。こ
のため、単位時間当りの放電回数を増大して加工速度を
高めることができない難点がある。上記第1図Aに示す
コンデンサ放電方式におけるアーク放電への移行を防止
するために、第2図A図示の如くコンデンサ3の充電回
路内にスイッチング・トランジスタ6を挿入する方式が
知られている。
In this capacitor discharge method, a discharge capacitor 3 is charged from a DC power source 1 through a resistor 2, and when the terminal voltage yc of the capacitor 3 has increased to a predetermined level, a discharge electrode 4 and a workpiece 5 are connected. During this time, a spark discharge is generated and the workpiece 5 is machined. In the case of this capacitor discharge method, it is an extremely effective method because the machining current (discharge current) IP can be kept sufficiently large. If an attempt is made to increase the number of discharges, there is a risk of shifting to arc discharge. That is, FIG. 1B shows the time course of the terminal voltage Vc of the capacitor 3 in the capacitor discharge method, but the charging time constant is set to 4.
If an attempt is made to increase the angle 8 shown in the figure so that the terminal voltage Vc of the capacitor 3 rises rapidly as shown by the dotted line in the figure, the terminal voltage Vc of the capacitor 3 will rise rapidly immediately after discharge, resulting in undesirable arc discharge. will be moved to. Therefore, it is difficult to increase the machining speed by increasing the number of discharges per unit time. In order to prevent transition to arc discharge in the capacitor discharge method shown in FIG. 1A, a method is known in which a switching transistor 6 is inserted into the charging circuit of the capacitor 3 as shown in FIG. 2A.

該第2図Aに示す方式においては、上記スイッチング・
トランジスタ6によって、放電電極4と被加工体5との
間に印加される電圧を所定期間しや断するようにしてア
ーク放電への移行を防止し、一方抵抗2の抵抗値を小に
選び該トランジスタ6がオンされている期間におけるコ
ンデンサ3の端子電圧ycの立上り速度を大にしようと
するものである。しかし、該第2図Aに示す方式の場合
、トランジスタ6のベースに対して予め定めた所定の繰
返し周期をもつ信号7が印加されるようにされており、
該トランジスタ6のオン期間はこの期間内に放電電極4
と被加工体5との間隙で所望の火花放電が発生するよに
選ばれる。第2図Bは該公知の方式におけるコンデンサ
端子電圧Vcと放電電極IPとの時間的推移を表わして
いる。該第2図Bを参照すると明瞭な如く、トランジス
タ6のオン期間中のどの時点で放電電極4と被加工体5
との間で放電が発生するかは不確定である。このため、
上記オン期間中において一旦放電が発生して十分大きい
放電電流8が流れるが、以後トランジスタ6がオフ状態
にスイッチされるまでの期間放電電極4と被加工体5と
の間隙には続流9が流がれる。該続流9の電流レベル1
は、今直流電源1の電圧をE、抵抗2の抵抗値をR、上
記間隙における放電電極をEoとすると、・=三青三
…‐‐‐‘1’で与えられる。
In the method shown in FIG. 2A, the switching
The transistor 6 interrupts the voltage applied between the discharge electrode 4 and the workpiece 5 for a predetermined period of time to prevent transition to arc discharge, while the resistance value of the resistor 2 is selected to be small to meet the requirements. This is intended to increase the rising speed of the terminal voltage yc of the capacitor 3 during the period when the transistor 6 is on. However, in the case of the method shown in FIG. 2A, a signal 7 having a predetermined repetition period is applied to the base of the transistor 6.
During the ON period of the transistor 6, the discharge electrode 4
and the workpiece 5 so that the desired spark discharge is generated. FIG. 2B shows the time course of the capacitor terminal voltage Vc and the discharge electrode IP in the known method. As is clear from FIG. 2B, at what point during the ON period of the transistor 6 the discharge electrode 4 and the workpiece 5
It is uncertain whether a discharge will occur between the two. For this reason,
During the ON period, discharge occurs once and a sufficiently large discharge current 8 flows, but after that, a follow-on current 9 flows in the gap between the discharge electrode 4 and the workpiece 5 until the transistor 6 is switched to the OFF state. Flowing away. Current level 1 of the follow-on current 9
Now, let E be the voltage of the DC power source 1, R be the resistance value of the resistor 2, and let Eo be the discharge electrode in the above gap.
...---Given as '1'.

このため、上述の如くコンデンサ3の端子電圧Vcの立
上り速度を向上すべく、抵抗2の抵抗値Rを小に選んで
おくと、比較的大きい競流9が流れることになる。該綾
流9は、第2図Bから明瞭な如く、トランジスタ6のオ
ン期間においてより早期に放電が発生すればする程より
長い期間流れることにより、各放電当りの加工ェネルギ
が不均一となってしまう。即ち加工精度が劣ることにな
る。このことから、結局第2図A図示の方式も抵抗2の
抵抗値を小さく選んで、単位時間当りの放電回数を期待
する程大にとることができない。第3図Aは、上記コン
デンサ3を用いる方式を放棄し、一回の放電当りの加工
ェネルギを均一化するよう考慮された方式を表わしてい
る。
Therefore, if the resistance value R of the resistor 2 is selected to be small in order to improve the rising speed of the terminal voltage Vc of the capacitor 3 as described above, a relatively large competitive current 9 will flow. As is clear from FIG. 2B, the traverse current 9 flows for a longer period of time as the discharge occurs earlier during the ON period of the transistor 6, so that the machining energy per discharge becomes non-uniform. Put it away. In other words, the machining accuracy will be degraded. For this reason, in the system shown in FIG. 2A, the resistance value of the resistor 2 is selected to be small, and the number of discharges per unit time cannot be made as large as expected. FIG. 3A shows a method in which the method using the capacitor 3 is abandoned and the machining energy per discharge is made uniform.

該方式の場合、放電間隙に例えば直列に微小抵抗10を
挿入し、放電が開始したことを該抵抗10の電圧降下に
よって検出し、該放電開始時点から予め定めた時間経過
時にトランジスタ6をオフ状態にスイッチする。そして
所定のオフ期間に保ってアーク放電への移行を防止した
後に再びトランジスタ6をオン状態にスイッチせしめる
。該放電方式の場合、第3図Bに図示する如く、放電間
隙が放電した後にトランジスタ6がオフされるまでの時
間Lが各放電毎に一定となり、1回当りの加工ェネルギ
が均一化される。しかし、該第3図A図示の方式の場合
、第1図Aまたは第2図Aに示すコンデンサ3を用いる
方式に〈らべて、加工電流(放電電極)IPを大にとる
ことが困難となる。このため、所望の加工ェネルギは上
記時間Toを比較的大に選ぶことによって得るようにさ
れる。一般に放電加工装置においては、1回の放電当り
の加工量△Wおよび加工面の表面荒さARmaxは次の
如く表わされる。即ち、△W=kl・丁を1・1P1‐
4 ……【21ARmax=k2・70no.
5 .1P。
In the case of this method, a microresistance 10, for example, is inserted in series in the discharge gap, the start of discharge is detected by the voltage drop across the resistor 10, and the transistor 6 is turned off when a predetermined time has elapsed from the start of the discharge. Switch to . After a predetermined off period is maintained to prevent transition to arc discharge, the transistor 6 is switched on again. In the case of this discharge method, as shown in FIG. 3B, the time L until the transistor 6 is turned off after the discharge gap is discharged is constant for each discharge, and the machining energy per time is made uniform. . However, in the case of the method shown in FIG. 3A, it is difficult to increase the machining current (discharge electrode) IP compared to the method using the capacitor 3 shown in FIG. 1A or FIG. 2A. Become. Therefore, the desired machining energy is obtained by selecting the above-mentioned time To to be relatively large. Generally, in an electric discharge machining apparatus, the machining amount ΔW per discharge and the surface roughness ARmax of the machined surface are expressed as follows. That is, △W=kl・d is 1・1P1-
4...[21ARmax=k2・70no.
5. 1P.

・4 ......‘3’但し、k,,k2は係数
、7onは放電電流IPが流れる時間幅、IPは放電 電流。
・4. .. .. .. .. .. '3' However, k,,k2 are coefficients, 7on is the time width in which the discharge current IP flows, and IP is the discharge current.

上記第■式および第{3!式から、加工量△Wを大にす
るためには放電電流IPを大にすることが時間幅7on
を大にすることにくらべて有効であり、一方放電電流I
Pを大にしてもそれ程表面荒さムRmaxが劣化しない
ことが知れる。
The above formula ■ and {3! From the formula, in order to increase the machining amount △W, it is necessary to increase the discharge current IP with a time width of 7 on.
This is more effective than increasing the discharge current I.
It can be seen that even if P is increased, the surface roughness Rmax does not deteriorate that much.

このことから、単位時間当りの放電回数を高めることさ
え可能であれば、第1図Aに示す所謂コンデンサ放電方
式が第3図Aに示す方式にくらべて好ましいものであこ
とが判る。勿論第2図A図示の方式の如く非所望に続流
が流れることは好ましくない。本発明は上記の点を考慮
してコンデンサ放電方式を採用しつつ上記の難点を克服
した放電加工装置を提供することを目的としている。以
下第4図以降を参照しつつ説明する。第4図は本発明の
放電加工装置による加工状態を概念的に説明する説明図
、第5図は本発明の放電加工装置の一実施例回路図、第
6図はその動作を説明するタイム・チャート、第7図お
よび第8図は夫々本発明の放電加工装置の他の一実施例
回路図を示す。
From this, it can be seen that the so-called capacitor discharge method shown in FIG. 1A is preferable to the method shown in FIG. 3A, as long as it is possible to increase the number of discharges per unit time. Of course, it is not preferable that an undesired follow-on flow occurs as in the system shown in FIG. 2A. The present invention takes the above points into consideration and aims to provide an electrical discharge machining apparatus that employs a capacitor discharge method and overcomes the above-mentioned difficulties. This will be explained below with reference to FIG. 4 and subsequent figures. Fig. 4 is an explanatory diagram conceptually explaining the machining state by the electric discharge machining apparatus of the present invention, Fig. 5 is a circuit diagram of an embodiment of the electric discharge machining apparatus of the present invention, and Fig. 6 is a time diagram explaining the operation. The charts, FIGS. 7 and 8 each show a circuit diagram of another embodiment of the electrical discharge machining apparatus of the present invention.

第4図において、Vcは後述する第5図に示す放電用コ
ンデソサ3の端子電圧(または放電間隙電圧)、ic,
id、IPは夫々第5図に示す電流ic,id,IP,
tは時間を表わしている。
In FIG. 4, Vc is the terminal voltage (or discharge gap voltage) of the discharge capacitor 3 shown in FIG. 5, which will be described later, ic,
id, IP are the currents ic, id, IP, shown in FIG. 5, respectively.
t represents time.

またONおよびOFFは第5図に示すトランジスタ6の
オン期間およびオフ期間を表わしている。本発明の場合
、単位時間当りの放電回数を高めるべく放電用コンデン
サ3に対する充電時定数を十分小さくしている。
Further, ON and OFF represent the on period and off period of the transistor 6 shown in FIG. 5. In the case of the present invention, the charging time constant for the discharging capacitor 3 is made sufficiently small in order to increase the number of discharges per unit time.

即ち第5図に示す抵抗2の抵抗値Rを十分小さく選んで
ある。このことから、第4図最上位に示した如くコンデ
ンサ3の端子電圧Vc(又は放電間隙電圧VG)は、ト
ランジスタ6がオンされた直後に急速に立上る。これに
伴なつて電流icは一瞬コンデンサ3を充鰭すべく流れ
る。そして放電間隙において放電が開始されるとき、該
放電開始を検出してトランジスタ6(第5図)をオフ状
態にスイッチせしめるよう制御する。このとき上記放電
開始によってコンデンサ3は放電し、放電電流idが放
電間隙に向って流れる。一方上記トランジスタ6が完全
にオフ状態にスイッチされるまでの間、直流電源1(第
5図)から放電間隙に向う電流icが流れる。このため
、放電間隙に流れる加工電流IPは第4図最下位に示如
く上記電流icとidとの和に相当するものとなる。そ
してトランジスタ6(第5図)は予め定めたオフ期眉m
,をへて再びオン状態にスイッチされる。本発明の場合
、上記放電開始と共にトランジスタ6(第5図)はオフ
状態にスイッチされるので、第2図Bに示した如き縦流
9が流れることはない。このため、一回の放電当りの加
工ェネルギは均一化される。第4図において符号11で
示した状態は、放電間隙が非所望に短絡された状態を表
わしている。
That is, the resistance value R of the resistor 2 shown in FIG. 5 is selected to be sufficiently small. Therefore, as shown at the top of FIG. 4, the terminal voltage Vc (or discharge gap voltage VG) of the capacitor 3 rises rapidly immediately after the transistor 6 is turned on. Along with this, the current IC momentarily flows to charge the capacitor 3. When a discharge starts in the discharge gap, the start of the discharge is detected and the transistor 6 (FIG. 5) is controlled to be switched off. At this time, the capacitor 3 is discharged due to the start of the discharge, and a discharge current id flows toward the discharge gap. On the other hand, until the transistor 6 is completely switched off, a current IC flows from the DC power source 1 (FIG. 5) toward the discharge gap. Therefore, the machining current IP flowing through the discharge gap corresponds to the sum of the above-mentioned currents ic and id, as shown at the bottom of FIG. The transistor 6 (FIG. 5) has a predetermined off-period m.
, and then switched back on. In the case of the present invention, since the transistor 6 (FIG. 5) is switched off at the same time as the discharge starts, the longitudinal current 9 shown in FIG. 2B does not flow. Therefore, the machining energy per discharge is made uniform. The condition indicated by reference numeral 11 in FIG. 4 represents a condition in which the discharge gap is undesirably short-circuited.

本発明の場合、時間T,をへてトランジスタ6(第5図
)がオンされるとき、短絡電流に相当する電流icが直
流電源1から供給されるが、トランジスタ6(第5図)
は再び直ちにオフ状態にスイッチされるよ‐)にされる
。このため上言己電流icは放電間隙に向って電流IP
となって流れる。しかし該電流は、例えば上記短絡状態
が放電間隙内に加工チップが介在して生じた如き場合、
加工チップを溶融する働らきをもち、むしろ好しし、も
のである。該短絡が生じた際には第4図図示の如くトラ
ンジスタ6のオフ期間はLに増大される。第5図は本発
明の一実施例回路構成を示し、図中の符号1,2,3,
4,5,6は第1図Aないし第3図Aに対応し、12お
よび13は夫々検出用の微4・抵抗、14は高抵抗、1
5はダイオードを表わしている。また16なし、し18
は夫々立上り検出回路であって入力端子の電圧が予め定
めた閥値を超えて立上つたとき論理「1」の信号を発生
するもの、19は必要に応じてもうけられた時遅れ回路
、20は単安定回路(タイマ)であって論理「0」が入
力されたとき当該時点から予め定めた時間T,までの間
だけ論理「0」を出力するもの、21は時遅れ回路であ
って予め定めた時間遅れLをつくるもの、22は単安定
回路(第2のタイマ)であって論理「0」が入力された
とき当該時点から予め定めた時間T2までの間だけ論理
「0」を出力するもの、23なし、し26はナンド回路
、27,28,29はノット回路を表わしている。以下
第6図に示すタイム・チャートを参照しつつ説明する。
In the case of the present invention, when the transistor 6 (FIG. 5) is turned on after time T, a current IC corresponding to the short circuit current is supplied from the DC power supply 1;
is immediately switched off again. Therefore, the above-mentioned self-current IC flows toward the discharge gap as the current IP
It flows like this. However, if the short-circuit condition occurs due to a machining chip intervening in the discharge gap,
It has the function of melting the processed chips, which is rather preferable. When the short circuit occurs, the off period of the transistor 6 is increased to L as shown in FIG. FIG. 5 shows a circuit configuration of an embodiment of the present invention, with reference numerals 1, 2, 3,
4, 5, and 6 correspond to FIG. 1A to FIG. 3A, 12 and 13 are fine resistances for detection, 14 are high resistances, and 1
5 represents a diode. Also 16 no, then 18
19 are rise detection circuits which generate a logic "1" signal when the voltage at the input terminal rises above a predetermined threshold; 19 is a time delay circuit provided as needed; 20 21 is a monostable circuit (timer) which, when a logic 0 is input, outputs a logic 0 only for a predetermined time T, from that point in time, and 21 is a time delay circuit that 22 is a monostable circuit (second timer) that creates a predetermined time delay L, and when a logic "0" is input, it outputs a logic "0" only from that point in time until a predetermined time T2. 26 represents a NAND circuit, and 27, 28, and 29 represent a NOT circuit. This will be explained below with reference to the time chart shown in FIG.

‘1} 電源スイッチSWがオフ状態にあるとき、立上
り検出回路16,17は共に論理「0」を出力しており
、この結果ナンド回路26は第6図中V.oとして示す
如く論理「0」を発している。
'1} When the power switch SW is in the off state, both the rise detection circuits 16 and 17 output logic "0", and as a result, the NAND circuit 26 outputs the logic "0" in FIG. A logic "0" is emitted as shown by o.

この状態で図示しないアンプ回路などを介してトランジ
スタ6はオン可能状態に置かれる。【2} 電源スイッ
チSWをオンするとき、第6図図示の如く、直流電源1
から抵抗2、トランジスタ6を介してトランジスタ3に
向って充電電流が流れる。
In this state, the transistor 6 is turned on via an amplifier circuit (not shown) or the like. [2} When turning on the power switch SW, as shown in Figure 6, the DC power supply 1
A charging current flows from the resistor 2 to the transistor 3 via the resistor 2 and the transistor 6.

そしてコンデンサ3の端子電圧Vcは急速に立上る。‘
3’ このとき上記充電電流によって抵抗12上に電流
icが流れ、立上り検出回路17が論理「1」を発する
Then, the terminal voltage Vc of the capacitor 3 rises rapidly. '
3' At this time, a current IC flows through the resistor 12 due to the charging current, and the rise detection circuit 17 generates a logic "1".

また立上り検出回路18は一瞬遅れて論理「1」を発し
、信号V6は論理「0」となる。しかし、立上り検出回
路16は、上記充電電流が電流idに対して逆方向であ
るので、論理「OJを発したままにある。‘4} この
ため、信号V4が論理「1」にあり、ナンド回路24が
論理「0」となる。
Furthermore, the rising edge detection circuit 18 issues a logic "1" with a momentary delay, and the signal V6 becomes a logic "0". However, since the charging current is in the opposite direction to the current id, the rising edge detection circuit 16 continues to generate the logic "OJ.'4" Therefore, the signal V4 is at the logic "1" and the NAND The circuit 24 becomes logic "0".

またナンド回路23は論理「1」を発しつづける。談論
理「0」は時遅れ回路21によって時間しだけ遅らされ
、信号V5は論理「1」となる。(5’上記信号V5が
論理「1」となるタイミングにおいて信号V6が論理「
0」となっていない状態は、後述する如く放電間隙の短
絡を表わすものである。
Further, the NAND circuit 23 continues to output logic "1". The logic "0" is delayed by the time delay circuit 21, and the signal V5 becomes logic "1". (5' At the timing when the above signal V5 becomes logic "1", signal V6 becomes logic "1".
0'' indicates a short circuit in the discharge gap, as will be described later.

しかし第6図図示の電源スイッチSWオン時には短絡状
態でないので、ナンド回路25は論理「1」を発しつづ
ける。即ち信号V7は論理「1」のままであり、単安定
回路22は発動せず、信号V8は論理「1」のままにあ
る。‘61 次に放電間隙が第6図図示の如く放電する
と、この場合、電流icおよびidが同時に流れる。
However, when the power switch SW shown in FIG. 6 is turned on, there is no short circuit, so the NAND circuit 25 continues to output the logic "1". That is, the signal V7 remains at logic "1", the monostable circuit 22 is not activated, and the signal V8 remains at logic "1". '61 Next, when the discharge gap is discharged as shown in FIG. 6, currents ic and id flow simultaneously in this case.

このため、立上り検出回路16および17が共に論理「
1」を発する。このためナンド回路23が論理「0」と
なり、ナンド回路24は論理「1」を発しつづける。‘
7) 今時遅れ回路19が存在しないものとすると、ナ
ンド回路23によって信号V3が論理「0」となり、こ
の結果単安定回路20は当該時点から予め定めた時間T
,までの期間だけ論理「0」となる。
Therefore, the rising edge detection circuits 16 and 17 both have logic "
1” is emitted. Therefore, the NAND circuit 23 becomes a logic "0", and the NAND circuit 24 continues to generate a logic "1". '
7) Assuming that the delay circuit 19 does not exist at this moment, the signal V3 becomes logic "0" by the NAND circuit 23, and as a result, the monostable circuit 20 changes from that point in time to a predetermined time T.
, the logic becomes "0" only during the period up to .

即ち信号V9はその期間だけ論理「0」となる。‘81
これによってナンド回路26は当該期間だけ論理「1
」を発し、信号V,oは論理「1」となる。
That is, the signal V9 becomes logic "0" only during that period. '81
As a result, the NAND circuit 26 has logic "1" only during the relevant period.
”, and the signals V and o become logic “1”.

これに伴なつて、トランジスタ6は「上記時情訂,の期
間オフ状態にされ、時間T,をへて再びオンされる。棚
上記放電開始によってトランジスタ6がオフ状態にス
イッチされるのは、言うまでもなく第2図Bに示す如き
競流9をなくするためである。
Along with this, the transistor 6 is turned off for a period of time T, and then turned on again after the time T.The reason why the transistor 6 is turned off by the start of the discharge is as follows. Needless to say, this is to eliminate the competing current 9 as shown in FIG. 2B.

そして時情町,をへてオン状態にスィッチされるのは所
定の休止期間を与えてアーク状態への移行を防止するも
のである。■ 第6図図示符号11で表わす如く、放電
間隙に短絡が生じているとき、直流電源1からの電流i
cはコンデンサ3に向うことなく、短絡を生じている放
電間隙に向う。
The switch to the on state after passing through the station is to provide a predetermined pause period to prevent transition to the arc state. ■ When a short circuit occurs in the discharge gap, as shown by reference numeral 11 in Figure 6, the current i from the DC power source 1
c does not go toward the capacitor 3, but toward the discharge gap where the short circuit occurs.

このため、コンデンサ3の端子電圧Vc又は放電間隙電
圧は立上ることはない。(11)この場合、第5図図示
の立上り検出回路17は論理「1」を発し、立上り検出
回路16は論理「0」を発し、立上り検出回路18は論
理「0」を発しつづける。
Therefore, the terminal voltage Vc of the capacitor 3 or the discharge gap voltage never rises. (11) In this case, the rising edge detection circuit 17 shown in FIG. 5 emits a logic "1", the rising edge detection circuit 16 emits a logic "0", and the rising edge detection circuit 18 continues to emit a logic "0".

この結果信号V5が時間らだけ遅れて論理「1」となる
が、この時点でも信号V6は論理「1」のままにあり、
ナンド回路25が論理「0」を発する。即ち信号V7は
一時論理「0」となる。(12)この結果単安定回路2
2は、当該時点から予め定めた時間ちまでの期間だけ論
理「0」となる。
As a result, the signal V5 becomes logic "1" with a delay of time, but even at this point, the signal V6 remains logic "1".
NAND circuit 25 issues a logic "0". That is, the signal V7 temporarily becomes logic "0". (12) As a result, monostable circuit 2
2 becomes logic "0" only for a period from the relevant point in time to a predetermined time.

即ち信号V8はその期間だけ論理「0」となる。That is, the signal V8 becomes logic "0" only during that period.

(13)これによってナンド回路26は当該期間だけ論
理「0」を発し、信号V,oは論理「1」となる。
(13) As a result, the NAND circuit 26 emits a logic "0" only during this period, and the signals V and o become logic "1".

これに伴なつて、トランジスタ6は、上記時間T,の期
間オフ状態にされ、時間T2をへて再びオンされる。(
14)上記短絡検出によってトランジスタ6がオフ状態
にスイッチされるのは、言うまでもなく短絡している放
電間隙に必要以上に短絡電流が流れつづけるのを防止す
るためである。
Along with this, the transistor 6 is turned off for the time T, and turned on again after the time T2. (
14) Needless to say, the reason why the transistor 6 is switched off due to the short circuit detection is to prevent the short circuit current from continuing to flow into the short circuit discharge gap more than necessary.

そして比較的長いオフ期間T2がもうけられるのは、こ
の間に図示しない手段によって放電間隙が増大されるの
を期待するものと考えてよい。(15)上記時間T2を
経過した時点でトランジスタ6は再びオンされるが、こ
のとき短絡が解消していれば第6図図示の如く再び正常
な放電状態に入る。
The relatively long OFF period T2 can be considered to be due to the expectation that the discharge gap will be increased by means not shown in the drawings during this period. (15) When the above-mentioned time T2 has elapsed, the transistor 6 is turned on again, but if the short circuit has been eliminated at this time, the normal discharge state is resumed as shown in FIG.

(16)本発明の場合第5図図示の如く、ダイオード1
5を挿入すると共に比較的高い抵抗値をもつ高抵抗14
を介して直流電源1の直流電圧を放電間隙に対して印加
しておく。
(16) In the case of the present invention, as shown in FIG.
5 and a high resistance 14 with a relatively high resistance value.
A DC voltage from a DC power source 1 is applied to the discharge gap via the DC power source 1.

該直流電圧を印加するのは、放電電極4と被加工体5と
の間において加工液(加工中放電間隙に加えられている
)を介して電解加工作用を発生せしめ、被加工体5の加
工面を平滑化せしめることを期待するためである。(1
7)該電解加工を期待する直流電圧印加は、高抵抗14
を介して行なわれる。
The purpose of applying the DC voltage is to generate an electrolytic machining action between the discharge electrode 4 and the workpiece 5 through the machining fluid (applied to the discharge gap during machining), and to machining the workpiece 5. This is because it is expected that the surface will be smoothed. (1
7) The DC voltage application expected for electrolytic processing has a high resistance of 14
It is done through.

このため、放電間隙において放電が生ずると、高抵抗1
4にはきわめて大きい電圧降下を生じ、第2図B図示の
如き縦流9が高抵抗14を介して流れることはない。ま
た放電間隙が短絡している場合にも、該高抵抗14を介
して短絡電流が流れることもない。(18)上記高抵抗
14を介して直流電圧を印加することにより、放電間隙
の電圧は、第6図中に示す電圧Vcに関する図において
、点線で示す如きものとなる。
Therefore, when a discharge occurs in the discharge gap, the high resistance 1
4, a very large voltage drop occurs, and the longitudinal current 9 as shown in FIG. 2B does not flow through the high resistance 14. Furthermore, even if the discharge gap is short-circuited, no short-circuit current will flow through the high resistance 14. (18) By applying a DC voltage through the high resistance 14, the voltage in the discharge gap becomes as shown by the dotted line in the diagram regarding voltage Vc shown in FIG.

即ち放電発生時と短絡状態時とにだけ、放電間隙電圧は
殆んど零となる。しかし、それ以外の期間中、電解加工
作用が働らき、加工面を平滑化する。第7図は、第5図
図示の構成を一段と簡単化した本発明の一実施例を示し
、図中の符号1,2,3,4,5,6,12,16,1
9,20‘ま第5図に対応し、30および31はノット
回路を表わす。
That is, the discharge gap voltage becomes almost zero only when a discharge occurs and when a short circuit occurs. However, during other periods, the electrolytic machining action works to smooth the machined surface. FIG. 7 shows an embodiment of the present invention in which the configuration shown in FIG. 5 is further simplified.
9 and 20' correspond to FIG. 5, and 30 and 31 represent knot circuits.

本実施例の場合、抵抗12には正常な放電時における放
電電流と短絡時における短絡電流とのいずれによっても
電圧降下が発生される。
In the case of this embodiment, a voltage drop is generated in the resistor 12 due to both the discharge current during normal discharge and the short circuit current during short circuit.

立上り検出回路16はこれを検出し、必要に応じて所定
の時間遅れを回路19によってつくり、単安定回路20
1こ論理「0」を入力する。この結果トランジスタ6は
当該時点でオフ状態にスイッチされ、予め定めた時間T
oをへて再びオン状態にされる。本実施例の場合、短絡
時にオフ期間を延長する機能をもたないが、放電開始時
または短絡発生時にトランジスタ6をオフ状態にスイッ
チして競流や短絡電流をカットすることにおいては第5
図の場合と全く同じである。ただ時遅れ回路19を挿入
した場合、放電開始などの直後僅かな時間だけ遅れてオ
フ期間に入る。第8図は、本発明の他の一実施例を示す
The rising edge detection circuit 16 detects this, creates a predetermined time delay as necessary by the circuit 19, and outputs the monostable circuit 20.
Input one logic "0". As a result, the transistor 6 is switched to the off state at that point in time, and a predetermined time T
o and is turned on again. Although this embodiment does not have a function of extending the OFF period in the event of a short circuit, the 5th embodiment switches the transistor 6 to the OFF state at the start of discharge or when a short circuit occurs to cut race current and short circuit current.
It is exactly the same as the case shown in the figure. However, when the time delay circuit 19 is inserted, the off period begins immediately after the start of discharge, etc., with a slight delay. FIG. 8 shows another embodiment of the invention.

図中の符号1,2,3,4,5,6,12,2021,
22,23,24,26,27は第5図に対応し、32
は正常な放電(100A程度)に伴なつて端子a,b間
に発生する比較的大きい電圧を検出する立上り検出回路
、33は放電間隙の短絡時に生ずる短絡電流(20〜3
0A)に伴なつて端子a,b間に発生する比較的小さい
電圧を検出する立上り検出回路を表わしている。正常な
放電開始時には、立上り検出回路32が論理「1」を発
することは言うまでもないが、こ 一のとき立上り検出
回路33も同時に論理「1」を発する。
Codes 1, 2, 3, 4, 5, 6, 12, 2021 in the diagram,
22, 23, 24, 26, 27 correspond to FIG.
33 is a rising detection circuit that detects a relatively large voltage generated between terminals a and b during normal discharge (approximately 100 A), and 33 is a short circuit current (20 to 3
0A) represents a rise detection circuit that detects a relatively small voltage generated between terminals a and b. It goes without saying that at the start of a normal discharge, the rise detection circuit 32 emits a logic "1", and at this time the rise detection circuit 33 also emits a logic "1".

これによってナンド回路23が論理「0」を発すること
になり、単安定回路20によって期間T,の間だけトラ
ンジスタ6がオフ状態に置かれる。これに対し、短絡発
生時には、立上り検出回路33のみが論理「1」を発す
ることになる。このため、ナンド回路24が論理「0」
を発することになり、単安定回路22によって期間Lの
間だけトランジスタ6がオフ状態に置かれる。以上説明
した如く、本発明によれば放電用コンデンサを用いて大
電流放電を可能にすると共に第2図図示の如き綾流を防
止しつつ充電速度を高めて単位時間当りの放電回数を大
幅に増大することが可能となる。
This causes the NAND circuit 23 to output a logic "0", and the monostable circuit 20 turns off the transistor 6 for a period T. On the other hand, when a short circuit occurs, only the rising edge detection circuit 33 emits a logic "1". Therefore, the NAND circuit 24 is at logic "0"
, and the monostable circuit 22 turns off the transistor 6 only during the period L. As explained above, according to the present invention, it is possible to discharge a large current using a discharging capacitor, and while preventing the traversing current as shown in FIG. 2, the charging speed is increased and the number of discharges per unit time is greatly increased. It becomes possible to increase.

また1回の放電当りの加工ェネルギを均一化できる。更
に放電開始または短絡発生に伴なつてトランジスタを予
め定めた期間オフ状態に保持するので、ア−ク放電への
移行や非所望な短絡電流の持続を防止できる。このため
、この種加工装置において用いる加工液として通常の水
の如き加工液を用いることも可能となり、加工費を大幅
に低減することが可能となる。また高抵抗を介して放電
間隙に対して直流電圧を印加することによって加工面の
精度を高めることが可能となる。
Furthermore, machining energy per discharge can be made uniform. Furthermore, since the transistor is held in an off state for a predetermined period of time when discharge starts or a short circuit occurs, it is possible to prevent transition to arc discharge and undesired continuation of short circuit current. Therefore, it becomes possible to use a machining fluid such as ordinary water as the machining fluid used in this type of machining apparatus, and it becomes possible to significantly reduce machining costs. Further, by applying a DC voltage to the discharge gap through a high resistance, it is possible to improve the accuracy of the machined surface.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A,Bは公知の所謂コンデンサ放電方式の放電加
工装置を説明する説明図、第2図A,Bは第1図Aの回
路を改良した公知の放電加工装置を説明する説明図、第
3図A,Bは加工ェネルギを均一化した公知の放電加工
装置を説明する説明図、第4図は本発明の放電加工装置
による加工状態を概念的に説明する説明図、第5図は本
発明の放電加工装置の一実施例回路図、第6図はその動
作を説明するタイムチャート、第7図および第8図は夫
々本発明の放電加工装置の他の一実施例回路図を示す。 図中、1は直流電源、2は充電抵抗、3は放電用コンデ
ンサ、4は放電電極、5は被加工体、6はスイッチング
素子、12,13は夫々検出抵抗、14は高抵抗、15
はダイオード、16,17,18,は夫々立上り検出回
路、20はタイマ、22は第2のタイマを表わす。キー
凶(A) ブ’勉(b) 汐2ね0(^) チZ凶(b) ナ3凶(A) 73櫨(b) ブ4脚 サS凶 ヤワQO 塾 ′ト づ8凶
1A and 1B are explanatory diagrams for explaining a known electrical discharge machining device using a so-called capacitor discharge method, and FIGS. 2A and 2B are explanatory diagrams for explaining a known electrical discharge machining device that is an improved circuit of FIG. 1A. 3A and 3B are explanatory diagrams for explaining a known electrical discharge machining device that uniformizes machining energy, FIG. 4 is an explanatory diagram conceptually explaining the machining state by the electrical discharge machining device of the present invention, and FIG. A circuit diagram of one embodiment of the electrical discharge machining apparatus of the present invention, FIG. 6 shows a time chart explaining its operation, and FIGS. 7 and 8 each show a circuit diagram of another embodiment of the electrical discharge machining apparatus of the present invention. . In the figure, 1 is a DC power supply, 2 is a charging resistor, 3 is a discharge capacitor, 4 is a discharge electrode, 5 is a workpiece, 6 is a switching element, 12 and 13 are detection resistors, 14 is a high resistance, 15
1 is a diode, 16, 17, and 18 are rise detection circuits, 20 is a timer, and 22 is a second timer. Key bad (A) Bu' Tsutomu (b) Shio 2ne0 (^) Chi Z bad (b) Na3 bad (A) 73 Haji (b) Bu4 leg Sa S bad Yawa QO Juku' Tozu 8 bad

Claims (1)

【特許請求の範囲】 1 放電電極と被加工体とに並列に放電用コンデンサを
もうけ、該放電用コンデンサに充電された電気エネルギ
を上記放電電極と上記被加工体との間に放電せしめて加
工する放電加工装置において、上記放電用コンデンサに
対する充電回路にスイツチング素子をもうけると共に、
上記放電電極と上記被加工体との間での放電開始を検出
する放電開始検出手段をもうけ、該放電開始検出手段か
らの開始検出出力によつて上記スイツチング素子をオフ
状態にスイツチせしめるようにしたことを特徴とする放
電加工装置。 2 上記放電開始検出手段による放電開始検出出力によ
つて発動されるタイマをもうけ、上記スイツチング素子
が上記開始検出出力によつてオフ状態にスイツチされる
と共に上記タイマからのタイム・アツプ出力によつてオ
ン状態にスイツチされることを特徴とする特許請求の範
囲第1項記載の放電加工装置。 3 上記放電電極と上記被加工体との間で発生する短絡
状態を検出する短絡検出手段をもうけ、該短絡検出手段
によつて上記スイツチング素子をオフ状態にスイツチン
グせしめるようにしたことを特徴とする上記特許請求の
範囲第1項または第2項記載の放電加工装置。 4 放電電極と被加工体とに並列に放電用コンデンサを
もうけ、該放電用コンデンサに充電された電気エネルギ
を上記放電電極と上記被加工体との間に放電さしめて加
工する放電加工装置において、上記放電用コンデンサに
対する充電回路にスイツチング素子をもうけると共に、
上記放電電極と上記被加工体との間での放電開始を検出
する放電開始検出手段をもうけ、該放電開始検出手段か
らの放電開始検出出力によつて上記スイツチング素子を
オフ状態にスイツチせしめるようにすると共に、上記放
電電極と上記被加工体との間で発生する短絡状態を検出
する短絡検出手段によつて発動される第2のタイマをも
うけ、上記スイツチング素子が上記短絡検出出力によつ
てオフ状態にスイツチされると共に上記第2のタイマか
らのタイム・アツプ出力によってオン状態にスイツチさ
れることを特徴とする放電加工装置。 5 放電電極と被加工体とに並列に放電用コンデンサを
もうけ、該放電用コンデンサに充電された電気エネルギ
を上記放電電極と上記被加工体との間に放電せしめて加
工する放電加工装置において、上記放電用コンデンサに
対する充電回路にスイツチング素子をもうけると共に、
上記放電電極と上記被加工体との間での放電開始を検出
する放電開始検出手段をもうけ、該放電開始検出手段か
らの放電開始検出出力によって上記スイツチング素子を
オフ状態にスイツチせしめるようにし、かつ上記放電電
極と被加工体とに並列にもうけられる放電用コンデンサ
の放電回路中にダイオードを挿入すると共に、該ダイオ
ードのカソード側に高い抵抗値をもつ抵抗を介して直流
電源を接続せしめ、該直流電源によつて上記放電電極と
被加工体とに対して上記高い抵抗値をもつ抵抗を介して
直流電圧を印加したことを特徴とする放電加工装置。
[Claims] 1. A discharging capacitor is provided in parallel with a discharge electrode and a workpiece, and electrical energy charged in the discharge capacitor is discharged between the discharge electrode and the workpiece for machining. In the electric discharge machining apparatus, a switching element is provided in the charging circuit for the discharge capacitor, and
Discharge start detection means for detecting the start of discharge between the discharge electrode and the workpiece is provided, and the switching element is switched to an OFF state by a start detection output from the discharge start detection means. An electric discharge machining device characterized by the following. 2. A timer is provided that is activated by the discharge start detection output from the discharge start detection means, and the switching element is switched to an OFF state by the start detection output and by the time up output from the timer. The electric discharge machining apparatus according to claim 1, wherein the electric discharge machining apparatus is switched to an on state. 3. A short-circuit detection means is provided for detecting a short-circuit state occurring between the discharge electrode and the workpiece, and the switching element is switched to an OFF state by the short-circuit detection means. An electric discharge machining apparatus according to claim 1 or 2 above. 4. An electrical discharge machining device that includes a discharge capacitor in parallel with a discharge electrode and a workpiece, and performs machining by discharging electrical energy charged in the discharge capacitor between the discharge electrode and the workpiece, In addition to providing a switching element in the charging circuit for the above-mentioned discharging capacitor,
Discharge start detection means for detecting the start of discharge between the discharge electrode and the workpiece is provided, and the switching element is switched to an OFF state by a discharge start detection output from the discharge start detection means. In addition, a second timer is provided which is activated by a short circuit detection means for detecting a short circuit state occurring between the discharge electrode and the workpiece, and the switching element is turned off by the short circuit detection output. An electric discharge machining apparatus characterized in that the electrical discharge machining apparatus is switched to the ON state by a time-up output from the second timer. 5. In an electric discharge machining apparatus that includes a discharge capacitor in parallel with a discharge electrode and a workpiece, and discharges electrical energy charged in the discharge capacitor between the discharge electrode and the workpiece for machining, In addition to providing a switching element in the charging circuit for the above-mentioned discharging capacitor,
A discharge start detection means is provided for detecting the start of discharge between the discharge electrode and the workpiece, and the switching element is switched to an OFF state by a discharge start detection output from the discharge start detection means, and A diode is inserted into the discharge circuit of a discharge capacitor connected in parallel to the discharge electrode and the workpiece, and a DC power source is connected to the cathode side of the diode through a resistor having a high resistance value. An electric discharge machining apparatus characterized in that a DC voltage is applied by a power source to the discharge electrode and the workpiece through the resistor having the high resistance value.
JP3990376A 1976-04-08 1976-04-08 Electric discharge machining equipment Expired JPS6026647B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3990376A JPS6026647B2 (en) 1976-04-08 1976-04-08 Electric discharge machining equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3990376A JPS6026647B2 (en) 1976-04-08 1976-04-08 Electric discharge machining equipment

Publications (2)

Publication Number Publication Date
JPS52122994A JPS52122994A (en) 1977-10-15
JPS6026647B2 true JPS6026647B2 (en) 1985-06-25

Family

ID=12565908

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3990376A Expired JPS6026647B2 (en) 1976-04-08 1976-04-08 Electric discharge machining equipment

Country Status (1)

Country Link
JP (1) JPS6026647B2 (en)

Also Published As

Publication number Publication date
JPS52122994A (en) 1977-10-15

Similar Documents

Publication Publication Date Title
US3609281A (en) Method and apparatus for detecting short circuits in the machining gap in an edm process
CA2020816C (en) Power supply circuit for discharge machining
JPS6150737B2 (en)
JPS614620A (en) Electric discharge machining power supply device
US4695696A (en) Electric discharge machine with control of the machining pulse's current value in accordance with the delay time
US4614854A (en) Wire EDM control circuit for rough and finished machining
JPS6026647B2 (en) Electric discharge machining equipment
US4864092A (en) Electric discharge machining power source
US4681997A (en) Wire-cut, electric discharge machining power supply unit
JPH0564032B2 (en)
JP3252622B2 (en) Machining power supply controller for wire electric discharge machine
JP2002160128A (en) Electric discharge machining device
JPS6057972B2 (en) Electric discharge machining equipment
JPS59161230A (en) Machining power source for wire cut discharge machining device
JP2713069B2 (en) Electric discharge machine
JPH07112325A (en) Power unit for electric discharge machine
JPH11267926A (en) Wire cut electric discharge machining device
JPS6057971B2 (en) Electric discharge machining method
US20230201940A1 (en) Wire electric discharge machine and wire electric discharge machining method
JPH0329530B2 (en)
US6429396B1 (en) Electric discharge processing power supply having a protection network for the switching element
JPS61249213A (en) Electric power source apparatus for wire electric discharge machine
JPH0230810B2 (en)
JPS60172419A (en) Power unit for electric discharge machining
JPH0429492B2 (en)