JPS60256861A - Input and output control system - Google Patents

Input and output control system

Info

Publication number
JPS60256861A
JPS60256861A JP11225184A JP11225184A JPS60256861A JP S60256861 A JPS60256861 A JP S60256861A JP 11225184 A JP11225184 A JP 11225184A JP 11225184 A JP11225184 A JP 11225184A JP S60256861 A JPS60256861 A JP S60256861A
Authority
JP
Japan
Prior art keywords
input
output
signal line
controller
peripheral control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11225184A
Other languages
Japanese (ja)
Inventor
Kazuo Takagaki
高垣 和雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP11225184A priority Critical patent/JPS60256861A/en
Publication of JPS60256861A publication Critical patent/JPS60256861A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Abstract

PURPOSE:To secure the quick execution of an input/output action despite the breakdown of a peripheral controller of a certain system, by executing simultaneous input/output conrol for plural peripheral controllers to process only the first coming controller and to neglect the last coming controller. CONSTITUTION:In case a peripheral controller 2 rises a control start signal eariler than a peripheral controller 3, the controller 2 sets an RQ1 signal line 11 at 1. An input/output device 10 confirms 0 of a signal line 16 of an AP2 and sets a signal line 12 of AP1 at 1. The controller 2 can use the device 10 when the line 12 is set at 1. When an input/output action is over, the device 10 sets the line 12 at 0. The controller 2 sets the line 11 also at 0 when the line 12 is set at 0. When the line 12 is kept at 1, an answer is given only to an interface signal line group 14.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はデータ処理システムにおける入出力制御方式に
関し、特に複数のハードウェアにょシ入出力装置を制御
する方式の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an input/output control method in a data processing system, and more particularly to an improvement in a method for controlling a plurality of hardware input/output devices.

(従来技術) 従来から、この塊の入出力制御方式において中央処理装
置は一つの周辺制御装置を介して入出力装置に接続され
てきた。したかつて、周辺制御装置において異常が発生
す石と入出力装置を制御できなかった。また上記の異常
を是正すべく周辺制御装置を多重化した場合でも従来の
中央処理装置でFiおる一つの周辺制御装置を介して入
出力装置を制御していた。第1図は斯かる構成を示すブ
ロック図でおる。第1図において1は中央処理装置、2
および6はそれぞれ周辺制御装置、4は入出力装置でろ
る。第1図から明らかなように最初の入出力動作が周辺
制御装置の異常のために実行が異常に終了した場合には
他の周辺制御装置に対して改めて入出力動作の起動をか
けA必要があった、そのため入出力動作の再試行のため
のソフトウェアオーバへ、ラドには斯かみ欠点があった
。また上記の方式では最初の周辺制御装置が他の入出力
装置により入出力動作のために使用中の場合には新たな
入出力動作が待たされふという欠点がろった。
(Prior Art) Conventionally, in this bulk input/output control system, a central processing unit has been connected to input/output devices via one peripheral control device. In the past, it was not possible to control the stones and input/output devices that caused abnormalities in the peripheral control equipment. Furthermore, even when peripheral control devices are multiplexed to correct the above-mentioned abnormality, the conventional central processing unit controls the input/output devices via one peripheral control device. FIG. 1 is a block diagram showing such a configuration. In Figure 1, 1 is the central processing unit, 2
and 6 are peripheral control devices, and 4 is an input/output device. As is clear from Figure 1, if the first input/output operation ends abnormally due to an abnormality in a peripheral control device, it is necessary to restart the input/output operation for other peripheral control devices. There was, therefore, a software override for retrying input/output operations, and RAD had this drawback. Furthermore, the above method has the disadvantage that if the first peripheral control device is being used for input/output operations by another input/output device, a new input/output operation must be awaited.

(発明の目的) 本発明の目的は、中央処理装置より複数の周辺制御装置
に対して同時に入出力起動をかけることによシ、同iの
制御動作を周辺制御装置に行わせ、入出力装置では上記
複数の制御動作のうちで先着したものについてのみ処理
を実行し、後着したものについては無視することによシ
上記欠点を除去し、おる一つの周辺制御装置が異常を起
して制御動作を行うことが不可能になっても入出力動作
を迅速に実行できると共に、ある一つの周辺制御装置が
他の入出力動作のために使用中の場合でも他系の周辺制
御装置が使用中でなければ後者によシ迅速な入出力制御
動作が行えるように構成して実現した入出力制御方式を
提供することにおる。
(Objective of the Invention) An object of the present invention is to simultaneously activate input/output from a central processing unit to a plurality of peripheral control devices, thereby causing the peripheral control devices to perform the same control operation, Then, among the plurality of control operations mentioned above, the above-mentioned drawback can be eliminated by processing only the one that arrives first and ignoring the one that arrives later. Input/output operations can be executed quickly even if an operation becomes impossible, and even if one peripheral control device is being used for another input/output operation, another system's peripheral control device may be in use. If the latter is not the case, the present invention aims to provide an input/output control method configured and realized so as to enable quick input/output control operations.

(発明の構成) 本発明による入出力制御方式は中央処理装置と。(Structure of the invention) The input/output control method according to the present invention uses a central processing unit.

複数の周辺制御装置と、入出力装置とを具備して構成す
ることによシ実現したものである。
This is realized by configuring a plurality of peripheral control devices and input/output devices.

中央処理装置は入出力動作を含む処理を実行す・) る
ためのものである。複数の周辺制御装置は中央処理装置
により同時に入出力動作の起動をかけることにより、同
一の制御動作を行うためのものでらる。
The central processing unit is for performing processing including input/output operations. A plurality of peripheral control devices are designed to perform the same control operation by simultaneously activating input/output operations by the central processing unit.

入出力装置は制御動作のうちで先着したものについての
み処理を行い、後着したものについては無視するように
入出力動作を行うものである。
The input/output device performs input/output operations such that it processes only the control operations that arrive first, and ignores those that arrive later.

(実施例) 次に、本発明の一実施例について図面を参照して詳細に
説明する。
(Example) Next, an example of the present invention will be described in detail with reference to the drawings.

本発明による入出力制御方式は中央処理装置1と、それ
ぞれ入出力インターフェース5および6によシ中央処理
装置1に対して接続された周辺制御装置2および6と、
それぞれデバイスインターフェース7および8によシ周
辺制御装置2および3に接続された入出力装置4とによ
って実現されたものでおる。本発明による入出力制御方
式は、第1に周辺制御装置2および6が中央処理装置1
よシ転送された同一のチャネルプログラムを同時に実行
するものでアシ、第2に入出力装置4が周辺制御装置2
および6の制御起動信号を先着順に 、1jり 一つだけ受付け、後からきたものを無視するものでおる
。上記第1の方式は、中央処理装置のマイクロプログラ
ムによシ容易に実現できるので、ここでは説明を省略す
る。
The input/output control system according to the present invention includes a central processing unit 1, peripheral control units 2 and 6 connected to the central processing unit 1 through input/output interfaces 5 and 6, respectively;
This is realized by device interfaces 7 and 8 and an input/output device 4 connected to peripheral control devices 2 and 3, respectively. In the input/output control method according to the present invention, firstly, the peripheral control devices 2 and 6 are connected to the central processing unit 1.
The second input/output device 4 is used to simultaneously execute the same channel program transferred to the peripheral control device 2.
and 6 control activation signals are accepted on a first-come-first-served basis, and only one of each 1j is accepted, and those that arrive later are ignored. The first method described above can be easily realized by a microprogram of the central processing unit, so its explanation will be omitted here.

以下、第2の方式について説明する。The second method will be explained below.

第2図は第1図における入出力装置4に着目した詳細図
でアシ、第1図における入出力装置4が第2図における
入出力装置10に該当する。第2図において、デバイス
インターフェース7が制御信号線11〜13およびイン
ターフェース信号線群14に該当し、デバイスインター
フェース8が制御信号線15〜17およびインターフェ
ース信号線群18に該当する。デバイスインターフェー
ス7および8は、論理的に等価である。インターフェー
ス信号線群14および18¥1既存のデバイスインター
フェースであるため、ここでは特に説明しないこととす
る。ここで、制御信号線11〜13.15〜17をそれ
ぞれRQl、API、BSl、RQ2.AP2;ならび
にBS2と呼び、以下に制御信号線上の信号の状態の変
化について説明する。
FIG. 2 is a detailed diagram focusing on the input/output device 4 in FIG. 1, and the input/output device 4 in FIG. 1 corresponds to the input/output device 10 in FIG. In FIG. 2, the device interface 7 corresponds to the control signal lines 11 to 13 and the interface signal line group 14, and the device interface 8 corresponds to the control signal lines 15 to 17 and the interface signal line group 18. Device interfaces 7 and 8 are logically equivalent. Since the interface signal line groups 14 and 18\1 are existing device interfaces, they will not be particularly explained here. Here, the control signal lines 11 to 13, 15 to 17 are connected to RQl, API, BSl, RQ2. They are called AP2; and BS2, and changes in the states of the signals on the control signal lines will be explained below.

最初に、周辺制御装置2が周辺制御装置6よシ早く、制
御起動信号を立上げた場合の動作を取扱う。
First, we will deal with the operation when the peripheral control device 2 raises the control activation signal earlier than the peripheral control device 6.

第8図に示すように、周辺制御装置2はRQlを表わす
信号線11の状態をNINにする。入出力装置10はA
P2を表わす信号線16の状態が%QIでおることを確
認して、APIを表わす信号線12の状態を%11にす
る。周辺制御装置2はAP”1を表わす信号線12の状
態が%1#となった時点で、入出力装置10を使用する
ことができる。入出力動作が終了すると、入出力装置1
0はAPIを表わす信号線12の状態を%O1にする。
As shown in FIG. 8, the peripheral control device 2 sets the state of the signal line 11 representing RQl to NIN. The input/output device 10 is A
After confirming that the state of the signal line 16 representing P2 is %QI, the state of the signal line 12 representing API is set to %11. The peripheral control device 2 can use the input/output device 10 when the state of the signal line 12 representing AP"1 becomes %1#. When the input/output operation is completed, the input/output device 1
0 sets the state of the signal line 12 representing the API to %O1.

周辺制御装置2はAPIを表わす信号線12の状態が%
QIになると、RQlを表わす信号線11の状態か%O
IになるoAPlを表わす信号線12の状態が翫1〃で
あるため、インターフェース信号線群14のみに対して
応答する。
In the peripheral control device 2, the state of the signal line 12 representing the API is %.
When QI is reached, the state of signal line 11 representing RQl is %O.
Since the state of the signal line 12 representing oAPl that becomes I is 1, it responds only to the interface signal line group 14.

次に、周辺制御装置3の動作について説明する。Next, the operation of the peripheral control device 3 will be explained.

周辺制御装置6はRQ2を表わす信号線15の状態が−
INになる。入出力装置10はAPIを表わす信号線1
2の状態が%11であるので、BS2を表わす信号線1
7の状態が気1〃になる。AP2t−表わす信号線16
ではなくBS2を表わす信号線17の状態がaIIとな
ったので、周辺制御装置3は入出力装置10を使用する
のをあきらめる。入出力動作が終了すると、入出力装置
10はBS2を表わす信号線17の状態が気O〃になる
。BS2を表わす信号線17の状態がyS 01になる
と、周辺制御装置6はRQ2を表わす信号線15の状態
がThQIFになる。入出力装M10はAP2を表わす
信号線16の状態が%QIであるため、インターフェー
ス信号線群18が動作可能な状態になる。
The peripheral control device 6 indicates that the state of the signal line 15 representing RQ2 is -
Become IN. The input/output device 10 has a signal line 1 representing an API.
Since the state of BS2 is %11, the signal line 1 representing BS2
The state of 7 becomes Qi 1. AP2t-Representing signal line 16
Instead, the state of the signal line 17 representing BS2 has become aII, so the peripheral control device 3 gives up on using the input/output device 10. When the input/output operation is completed, the state of the signal line 17 representing BS2 of the input/output device 10 becomes O. When the state of the signal line 17 representing BS2 becomes yS01, the peripheral control device 6 changes the state of the signal line 15 representing RQ2 to ThQIF. In the input/output device M10, since the state of the signal line 16 representing AP2 is %QI, the interface signal line group 18 becomes operational.

次に、周辺制御装置2が周辺制御装置3よシも遅く、制
御起動信号を立上げた場合を取扱う。この場合には、上
記において周辺制御装置2および3の動作を入れかえた
場合に相当する。このよう” すを第4図のタイミング
チャートに示す。斯くシて、入出力装置4は周辺制御装
置2 i−よび6の制御起動信号を先着順に一つだけ受
付け、後からきたものを無視したことになる。
Next, we will deal with the case where the peripheral control device 2 is slower than the peripheral control device 3 and raises the control activation signal. This case corresponds to the case where the operations of the peripheral control devices 2 and 3 are reversed in the above case. This process is shown in the timing chart of Fig. 4.In this way, the input/output device 4 accepts only one control activation signal from the peripheral control devices 2i- and 6 on a first-come, first-served basis, and ignores the signals that arrive later. It turns out.

本発明は、従来方式の入出力制御方式と共存させること
ができる。また、本発明を適用した入出力装置において
も、従来の入出力制御方式を採用することが可能でめる
The present invention can coexist with conventional input/output control methods. Furthermore, it is possible to employ the conventional input/output control method in the input/output device to which the present invention is applied.

(発明の効果) 本発明には以上説明したように、複数の周辺制御装置を
同時に動作させて入出力制御を実行させ、他よシも早く
入出力装置にアクセスしたものだけに入出力装置を使用
させるように構成することによシ、ある一つの系の周辺
制御装置がダウンしても入出力動作を迅速に行うことが
できるという効果がおる。また、一つの系が他の入出力
制御のだめに使用されている場合でも、他系によって使
用されていなければ迅速な入出力制御動作を行うととが
できるという効果がある。
(Effects of the Invention) As explained above, the present invention allows a plurality of peripheral control devices to operate simultaneously to execute input/output control, and only those that access the input/output device faster than others control the input/output device. By configuring it to be used, there is an effect that even if a peripheral control device of a certain system goes down, input/output operations can be performed quickly. Furthermore, even if one system is being used for input/output control by another system, it is possible to quickly perform input/output control operations if it is not being used by another system.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明による入出力制御方式の一実施例を実
現するための入出力制御システムを示す ・ 11゜ブ
ロック図でおる。 第2図は、第1図に示した入出力装置の詳細を示すブロ
ック図でおる。 第8図および第4図は、デバイスインターフェースを形
成する制御信号線のタイミングチャートでるる。 1・・・中央処理装置 2.6・・・周辺制御装置 4.10・・・入出力装置 5〜8,11〜1B・・・信号線 第1図 才2図
FIG. 1 is a 11° block diagram showing an input/output control system for realizing an embodiment of the input/output control method according to the present invention. FIG. 2 is a block diagram showing details of the input/output device shown in FIG. 1. FIGS. 8 and 4 are timing charts of control signal lines forming the device interface. 1... Central processing unit 2.6... Peripheral control device 4.10... Input/output device 5-8, 11-1B... Signal line Figure 1 Figure 2

Claims (1)

【特許請求の範囲】[Claims] 入出力動作を含む処理全実行するための中央処理装置と
、前記中央処理装置にょ夛同時に前記入出力動作の起動
をかけることにょυ同一の制御動作を行うための複数の
周辺制御装置と、前記制御動作のうちで先着したものに
ついてのみ処理を行い、後着したものについては無視す
るように前記入出力動作を行うための入出力装置とを具
備して構成することによシ実現したことを特徴とする入
出力制御方式。
a central processing unit for executing all processing including input/output operations; a plurality of peripheral control devices for performing the same control operation by simultaneously starting the input/output operations on the central processing unit; This was achieved by configuring the system to include an input/output device for performing the input/output operations so that only the first arriving control operations are processed and the later arriving ones are ignored. Characteristic input/output control method.
JP11225184A 1984-06-01 1984-06-01 Input and output control system Pending JPS60256861A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11225184A JPS60256861A (en) 1984-06-01 1984-06-01 Input and output control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11225184A JPS60256861A (en) 1984-06-01 1984-06-01 Input and output control system

Publications (1)

Publication Number Publication Date
JPS60256861A true JPS60256861A (en) 1985-12-18

Family

ID=14582025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11225184A Pending JPS60256861A (en) 1984-06-01 1984-06-01 Input and output control system

Country Status (1)

Country Link
JP (1) JPS60256861A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009090730A1 (en) * 2008-01-15 2009-07-23 Fujitsu Limited Information processing system for confirming connection of input/output device
US7844730B2 (en) 2001-02-05 2010-11-30 Nec Corporation Computer system and method of communication between modules within computer system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7844730B2 (en) 2001-02-05 2010-11-30 Nec Corporation Computer system and method of communication between modules within computer system
WO2009090730A1 (en) * 2008-01-15 2009-07-23 Fujitsu Limited Information processing system for confirming connection of input/output device

Similar Documents

Publication Publication Date Title
US5301308A (en) Method for synchronizing redundant operation of coupled data processing systems following an interrupt event or in response to an internal command
WO2019064348A1 (en) Controller
JPS60256861A (en) Input and output control system
JPH01119804A (en) Scan time fixing system for programmable controller
JPH03141403A (en) Programmable controller
JPH0473184B2 (en)
JPH1195825A (en) Method for executing numerical control program
JPH02176832A (en) Microcomputer
JPH02113363A (en) Time slice controlling system for multiprocessor system
JPH01314368A (en) Command execution end deciding system in multi-processor system
JPH0473900B2 (en)
JPH01108669A (en) Decentralized processing system
JPS62113259A (en) Data processor
JPS61166631A (en) Microprogram control processor
JPH02171937A (en) Address coincidence stop circuit
JPH1139239A (en) Recognizing device
JPH07141288A (en) Dma transfer system
JPH02212942A (en) Maintenance control system for information processing system
JPS63186357A (en) Circuit for setting dma transfer start command
JPS63216162A (en) Debugging system
JPH01185733A (en) Input/output emulation system
JPH0378030A (en) Batch start/end system for program
JPS63167933A (en) Subprogram calling system in interpreter
JPH03265959A (en) Input/output device control processing system
JPS6378253A (en) Program loading system