JPS6025100A - Waveform storage device - Google Patents

Waveform storage device

Info

Publication number
JPS6025100A
JPS6025100A JP58131059A JP13105983A JPS6025100A JP S6025100 A JPS6025100 A JP S6025100A JP 58131059 A JP58131059 A JP 58131059A JP 13105983 A JP13105983 A JP 13105983A JP S6025100 A JPS6025100 A JP S6025100A
Authority
JP
Japan
Prior art keywords
microprocessor
data
memory
values
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58131059A
Other languages
Japanese (ja)
Inventor
Hirokazu Itagaki
宏和 板垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP58131059A priority Critical patent/JPS6025100A/en
Publication of JPS6025100A publication Critical patent/JPS6025100A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements

Abstract

PURPOSE:To permit a processing system to be flexible by employing processing elements such as a microprocessor to produce a small-sized constitution of a differential storage system waveform storage device, and allowing software, which controls the microprocessor, to perform the processing of the device. CONSTITUTION:When an interruption request occurs in a timer (a) for interruption generation, the microprocessor (b) reads comparison values alpha and beta between the holding data values of the previous values, which are generated through a ladder type resistance network (f) from 8-bit outputs gamma and delta of a general-purpose input/output element (e), and analogue signal values, which are impressed to an analogue signal input terminal (h). Next, alpha as well as beta are transferred to and stored in a memory (d) for storing differential data. The microprocessor (b) calculates the holding data to be outputted to gamma as well as delta, by using alpha and beta and the previous value holding data. This operation enables various methods, by changing the contents of a read-only memory (c) into different algorithm. The calculated holding data are retained by the general purpose input/output element (e). This processing is executed for each interruption request of the timer (a).

Description

【発明の詳細な説明】 (技術分野) 本発明は、差分記憶方式により記憶回路に差分の2進デ
ータを記憶し、こ−れを再現する比較的小規模で構成可
能な波形記憶装置に関するものである。
[Detailed Description of the Invention] (Technical Field) The present invention relates to a relatively small-scale configurable waveform storage device that stores differential binary data in a storage circuit using a differential storage method and reproduces the data. It is.

(背景技術) アナログ信号の波形を符号化して記憶回路に記憶する波
形記憶装置は、アナログディジタル変換器、データ処理
転送回路、記憶回路、ディジタルアナログ変換回路等で
構成するのが一般的であった。又、デルタ変調方式によ
り構成される波形記憶装置においても、その処理方式は
、専用回路を作成して、処理方式を固定化するのが一般
的であった。従って、装置の処理方式を変えるためには
専用回路を変更jる必要があり、装置としての柔軟性は
乏しかった。又、上記の専用回路を集積回路化する場合
等を除いて、構成に必要とされる素子が多くなる欠点か
あった。
(Background Art) A waveform storage device that encodes the waveform of an analog signal and stores it in a storage circuit has generally been composed of an analog-to-digital converter, a data processing transfer circuit, a storage circuit, a digital-to-analog conversion circuit, etc. . Furthermore, even in waveform storage devices configured using the delta modulation method, the processing method has generally been fixed by creating a dedicated circuit. Therefore, in order to change the processing method of the device, it is necessary to change the dedicated circuit, and the flexibility of the device is poor. Another disadvantage is that a large number of elements are required for the configuration, except when the dedicated circuit described above is integrated into an integrated circuit.

(発明の課題) 本発明の目的は、これらの欠点を解決するため、マイク
ロプロセンサー等の演算処理用素子を利用する事で、差
分記憶方式の波形記憶装置を小規模で構成し、且つ装置
の処理方式、をマイクロプロセッサ−を制御するソフト
ウェア−により行なわせろ事で、装置の処理方式に柔軟
性を持たせる事を可能とすることにある。
(Problems to be solved by the invention) In order to solve these drawbacks, it is an object of the present invention to configure a small-scale waveform storage device using a differential storage method by using arithmetic processing elements such as microprocessors, and to By having the processing method performed by software that controls a microprocessor, it is possible to provide flexibility in the processing method of the device.

本発明の装置は次9ごとき特徴を有する。The device of the present invention has the following nine features.

tOV形記憶の処理方式は、マイクロプロセンサーを制
御するソフトウェア自身が負担する事。
The processing method for tOV memory is the responsibility of the software that controls the MicroProsensor.

(2+ M形記憶の処理方式をソフトウェアが負担する
ために処理方式の変更が容易であり、システムとしての
柔軟性がある事。
(2+ Since the processing method for M-type memory is handled by software, it is easy to change the processing method, and the system is flexible.

(3)入力アナログ信号を処理するアナログディジタル
変換回路などの周辺回路を持たず、全体の回路構成が少
ない事。
(3) It does not have peripheral circuits such as analog-to-digital conversion circuits that process input analog signals, and the overall circuit configuration is small.

(4)入力アナログ信号のアナログディジタル変換動作
は、マイクロプロセッサ−及び、それを制御するソフト
ウェアで構成されるフィードバンク系の中に含まれる事
(4) The analog-to-digital conversion operation of input analog signals is included in a feedbank system consisting of a microprocessor and software that controls it.

(5)入力アナログ信号に対する差分データ記憶及び演
算処理は、マイクロプロセンサーにより行なわれるため
、入力アナログ信号周期は、マイクロプロセッサ−自身
の処理速度で規定される。
(5) Since the differential data storage and arithmetic processing for the input analog signal are performed by the microprocessor, the input analog signal period is defined by the processing speed of the microprocessor itself.

(発明の構成および作用) 第1図と第2図は、本発明の実施例であって、第1図は
簡単なブロック図、第2図は詳細なブロック図である。
(Structure and operation of the invention) FIGS. 1 and 2 show embodiments of the present invention, with FIG. 1 being a simple block diagram and FIG. 2 being a detailed block diagram.

aはマイクロプロセッサ−に周期的割込みを与えるため
の割込み発生用タイマー、bは演算処理及びメモリーへ
データ転送用のマイクロプロセッサ−1Cは波形記憶方
式のアルゴリズム格納用の読み出し専用メモIJ−1d
kX差分データ格納用メモリー、eは前値データ保持及
び差分データ入力用の汎用入出力素子、fは8ビツトの
ディジタル値をアナログ値に変換するためのラダー型抵
抗ネットワーク、gは入力アナログ信号と前値保持デー
タを比較する比較器である。hは記憶すべきアナログ波
形を印加するアナログ信号入力用の端子、1は記憶され
たアナログ波形を再現して出力させるためのアナログ信
号出力用の端子である。Jはマイクロプロセッサ−が供
給するアドレスバス、kはマイクロプロセッサ−とデー
タの送受を行なうためのデータバスである。
a is an interrupt generation timer for giving periodic interrupts to the microprocessor; b is a microprocessor for arithmetic processing and data transfer to memory; 1C is a read-only memory IJ-1d for storing waveform-based algorithms;
kX memory for storing differential data, e is a general-purpose input/output element for holding previous value data and inputting differential data, f is a ladder-type resistor network for converting an 8-bit digital value into an analog value, and g is an input analog signal. This is a comparator that compares data held at previous values. h is an analog signal input terminal for applying an analog waveform to be stored, and 1 is an analog signal output terminal for reproducing and outputting the stored analog waveform. J is an address bus supplied by the microprocessor, and k is a data bus for exchanging data with the microprocessor.

以下この装置の動作について説明する。この実施例は比
較器が2個の回路構成をとるものである。
The operation of this device will be explained below. This embodiment has a circuit configuration with two comparators.

第2図においてaは、bの演算、データ転送用マイクロ
プロセンサーに周期的に割込みを与えるための割込み発
生用タイマーであり、入力アナログ信号に対する差分デ
ータの演算処理及び差分データの格納用メモリへの転送
レエ、マイクロプロセッサ−の割込み処理プログラムで
丁べて処理される。
In Fig. 2, a is an interrupt generation timer for periodically giving an interrupt to the microprocessor sensor for calculation and data transfer in b, and is used to process differential data for input analog signals and to memory for storing differential data. The transfer layer and the interrupt processing program of the microprocessor are processed together.

aの割込み発生用タイマーで、割込み要求が生じると、
bのマイクロプロセッサ−は、eの汎用入出力素子の8
ビツト出力γ、δからfのラダー型抵抗ネットワークを
通して生成された前値の保持データ値、即ち、gの比較
器のB点、D点の値と11のアナログ信号入力端子に印
加されているアナログ信号値、即ち、gの比較器のA点
、0点との比較値、即ち、α、及びβをkのデータバス
を通して読み込む。
When an interrupt request occurs in the interrupt generation timer of a,
The microprocessor of b is the general-purpose input/output element of e.
The previous held data values generated from the bit outputs γ and δ through the ladder-type resistor network of f, i.e., the values at points B and D of the comparator of g, and the analog signal applied to the 11 analog signal input terminals. The signal values, ie, the comparison values of g with point A and 0 of the comparator, ie, α and β, are read through the data bus of k.

次に、読み込まれた差分データ2ビツトα、及びβは、
kのデータバスを通してdの差分データ格納角メモリー
へ転送される事で、差分データα及びβが格納される。
Next, the read difference data 2 bits α and β are
The difference data α and β are stored by being transferred to the difference data storage angle memory d through the data bus k.

次に差分データα及びβと前値保持データを利用してb
のマイクロプロセッサ−は、次にγ及びδに出力すべき
保持データを演算する。この演算には、通常デルタ変調
方式のアルゴリズムを使用するが、そのアルゴリズムは
、Cの読み出し専用メモリーに格納されているので、C
の読み出し専用メモリーの内容を異なったアルゴリズム
に変更する事で、単一型のデルタ変調、2重積分型のデ
ルタ変調など種々の方式が可能となる。
Next, using the difference data α and β and the previous value retention data, b
The microprocessor then calculates the held data to be output to γ and δ. This calculation normally uses a delta modulation algorithm, but since the algorithm is stored in the read-only memory of C,
By changing the contents of the read-only memory to a different algorithm, various methods such as single type delta modulation and double integral type delta modulation are possible.

bのマイクロプロセッサ−で演算された保持データは、
eの汎用入出力素子で保持される。aによる次の割込み
要求時−9上記の保持データとその時点でのアナログ信
号入力端子りからのアナログ入力信号がgの比較器で比
較される事により、次の差分データがα及びβに生成さ
れる。この処理をaのタイマー割込み要求ごとに実行す
る事で、dの差分データ格納用メモリーに差分データを
蓄積する方式がこの装置の基本動作であり、システム全
体としてフィードバック系を形成している。
The retained data calculated by the microprocessor of b is
It is held by the general-purpose input/output element of e. At the time of the next interrupt request by a -9 The above held data and the analog input signal from the analog signal input terminal at that point are compared by the comparator g, and the next difference data is generated at α and β. be done. The basic operation of this device is to store differential data in the differential data storage memory d by executing this process for each timer interrupt request a, and the system as a whole forms a feedback system.

dの差分データ格納用メモリーに蓄積された差分テーク
を再現するためには、Cの読み出し専用メモリーに格納
されている演算アルゴリズムに従ってbのマイクロプロ
セッサ−を動作させその演算結果をaのタイマー割込み
ごとにeの汎用入出力素子のδに出力する事で゛実現で
きる。
In order to reproduce the differential take accumulated in the differential data storage memory of d, the microprocessor of b operates according to the arithmetic algorithm stored in the read-only memory of C, and the result of the operation is sent every timer interrupt of a. This can be achieved by outputting to δ of the general-purpose input/output element of e.

第3図は、実施例の動作を説明するだめのグラフであり
、(1)、(2)とも横軸は、時間軸、縦軸は振幅を表
わしている。aは、比較器に入力するアナログ信号波形
、bは、各サンプル時の前値テーク値、Cは、a−bの
値、即ち、差分データである。
FIG. 3 is a graph for explaining the operation of the embodiment, and in both (1) and (2), the horizontal axis represents the time axis, and the vertical axis represents the amplitude. a is the analog signal waveform input to the comparator, b is the previous value taken value at each sample time, and C is the value of a-b, that is, the difference data.

波形記憶装置の差分テーク生成のメカニズムは、種々の
方法が考えられるが、単一型デルタ変調方式の場合、1
1番目のサンプル時点の差分テークcC,]〕を決定づ
−るのに、nの時点の入力信号値a (n)及び1〕−
1の時点の前値データ値、b(n−1)を使用する。支
、2重積分型デルタ変調方式の場合、C(6)を決定す
るのに、ac!]〕、b Cn、−1)以外にfi−2
時点の前値データ値、即ち、b(n、−2)を使用して
方式を決定する。差分データC(6)を決定するのに、
I]−1時点以外にn−2,11−3と前サンプル、前
々サンプルのデータを多く使用する程、入力波形によt
近い波形として記憶可能であり、波形のグラニーラー雑
音は、軽減できるが、前値データc〔n〕を演算するた
めの時間が多くががり、使用する入力アナログ信号の周
波数帯域が限定される事になる。
Various methods can be considered for the differential take generation mechanism of the waveform storage device, but in the case of a single delta modulation method, there are 1
To determine the differential take cC, ]] at the first sample time, the input signal values a (n) and 1]- at time n are determined.
The previous data value at time 1, b(n-1), is used. In the case of the double integral delta modulation method, ac! is used to determine C(6). ]], b Cn, -1), fi-2
The previous data value at the time, ie, b(n, -2), is used to determine the method. To determine the difference data C(6),
I] The more data from n-2, 11-3, the previous sample, and the sample before the previous sample other than time point -1 are used, the more the input waveform
Although it is possible to memorize a similar waveform and reduce grannyler noise in the waveform, it takes a lot of time to calculate the previous value data c[n], and the frequency band of the input analog signal to be used is limited. Become.

以上説明したように、この波形記憶装置は比較的小規模
の回路構成で装置として機能し、又、波形記憶の処理方
式なソフトウェアが負担するため、処理方式の変更が容
易に行なえシステムとして柔軟性がある等の利点がある
As explained above, this waveform storage device functions as a device with a relatively small-scale circuit configuration, and since the processing method of waveform storage is handled by software, the processing method can be easily changed and the system is flexible. There are advantages such as:

又、この実施例では、差分データ入力回路、前値テーク
保持回路及び比較器を2組有する実施例であるが、上記
の3要素を2組有する事で入力アナログ信号に対する比
較レベルが2レベルとなり上記3要素が1組の場合の比
較レベルがルベルに比較して入力信号に対する波形の追
従性が向上するので、追従領域におけるグラニュラ−雑
音の軽減が可能となる。−組に上記の3要素がn組とな
ると、1回の割込み処理で生成される差分データがnビ
ットとなるので、nの値が増大すると、入力信号に対す
る追従性は向上し、グラニュラ−雑音の低減は、期待で
きるが、差分テーク蓄積用のメモリーが増大し、且つ、
演算処理時間がより長くなり、入カイg号周波数が低下
するので、nの値は、必要に応じて決定する事か望まし
い。一般的に言って、音声合成等を目的とした、低周波
領域ではn=2〜3が良いと言える。
Also, in this embodiment, there are two sets of differential data input circuit, previous value take holding circuit, and comparator, but by having two sets of the above three elements, the comparison level for the input analog signal becomes two levels. Since the comparison level in the case of a set of the above three elements improves the followability of the waveform to the input signal compared to the level, it becomes possible to reduce granular noise in the follow-up region. - When there are n sets of the above three elements in the set, the difference data generated by one interrupt process will be n bits, so as the value of n increases, the followability to the input signal improves and granular noise can be expected to be reduced, but the memory for storing differential takes will increase, and
Since the arithmetic processing time becomes longer and the input chi-g frequency decreases, it is desirable that the value of n be determined as necessary. Generally speaking, it can be said that n=2 to 3 is good in a low frequency region for purposes such as speech synthesis.

(発明の効果) 本発明は、比較的小規模の回路構成で装置として機能し
、又、波形記憶の処理方式をソフトウェアが負担するた
め、処理方式の変更が容易に行なえシステムとして柔軟
性がある。
(Effects of the Invention) The present invention functions as a device with a relatively small-scale circuit configuration, and since the waveform storage processing method is handled by software, the processing method can be easily changed and the system is flexible. .

現在、汎用のマイクロプロセッサ−の平均1命令実行時
間は1〜5マイクロ秒であるので、記憶すべき入力ブナ
ログ信号1周期をlO〜100回程度サンプリング可能
な低周技領域、即ち、音声、音響分野等については、有
効に利用する事ができる。
Currently, the average execution time for one instruction of a general-purpose microprocessor is 1 to 5 microseconds, so it is possible to sample one cycle of the input Bunalog signal to be stored 10 to 100 times. It can be used effectively in various fields.

【図面の簡単な説明】[Brief explanation of drawings]

第1図と第2図は本発明の実施例のブロック図、第3図
は動作説明図である。 符号の説明;第1図及び第2図 a・・・割込み発生用タイマー b・・・マイクロプロセッサ− C・・・処理アルゴリズム格納用読み出し専用メモリー d・・・差分データ蓄積用メモ+7− e・・・前値データ保持及び差分テーク入力用の汎用入
出力素子 f・・ラダー型抵抗ネットワーク g・・・比較器 1】・・・信号入力用端子 ビ・・信号出力用端子 J・・・々イクロブロセンサーのアドレス出力用線k・
・・マイクロプロセッサーのデータ人出力用線符号の説
明;第3図 a・・・入力信号波形 b・・・前値保持データ値 C・・・差分′データ a (、])は、111番のサンプル時の久方信号値1
) [r+)は、11番目のサンプル時の前値保持デー
タ値 b(n−])は、11111番のサンプル時の前値保持
データ値 C〔11〕は、n番目のサンプル時の差分データ値特許
出願人 沖電気工業株式会社 特許出願代理人 弁理士 山 本 恵 −
1 and 2 are block diagrams of an embodiment of the present invention, and FIG. 3 is an explanatory diagram of the operation. Explanation of symbols; Figures 1 and 2 a... Timer for interrupt generation b... Microprocessor - C... Read-only memory for storing processing algorithms d... Memo for storing differential data +7- e. ... General-purpose input/output element f for holding previous value data and inputting differential take... Ladder type resistance network g ... Comparator 1] ... Terminal B for signal input ... Terminal J for signal output ... etc. Microbro sensor address output line k.
... Explanation of the line code for data output of the microprocessor; Fig. 3 a ... Input signal waveform b ... Previous value holding data value C ... Difference' data a (, ]) is the number 111. Kugata signal value 1 at sample time
) [r+) is the previous value held data value at the 11th sample b(n-]) is the previous value held data value at the 11111th sample C[11] is the difference data at the nth sample Value patent applicant: Oki Electric Industry Co., Ltd. Patent application agent: Megumi Yamamoto −

Claims (1)

【特許請求の範囲】[Claims] 入力信号と前値データにより生成される差分データを記
憶回路に記憶し、記憶された差分データを合成1−ろこ
とにより元の入力信号を再現する波形記憶装置において
、入力信号と前値データを比較する比較器と、ディジタ
ル値をアナログ値に変換するラダー型抵抗ネットワーク
と、上記比較器から出力されろ差分データを記憶する記
憶回路と、差分データの記憶回路への転送、演算処理を
行なうマイクロプロセッサ−と、該マイクロフロセッサ
ーに周期的割込みを与えるための割込み発生用タイマと
、前値データ保持及び差分データ入力用の汎用入出力素
子と、上記マイクロプロセッサ−の処理アルゴリズム格
納用メモリを備えたことを特徴とする波形記憶装置。
In a waveform storage device that stores difference data generated from an input signal and previous value data in a storage circuit, and reproduces the original input signal by synthesizing the stored difference data, the input signal and previous value data are A comparator for comparison, a ladder resistor network for converting digital values into analog values, a memory circuit for storing the difference data output from the comparator, and a microcontroller for transferring the difference data to the memory circuit and performing arithmetic processing. A processor, an interrupt generation timer for giving periodic interrupts to the microprocessor, a general-purpose input/output element for holding previous value data and inputting differential data, and a memory for storing processing algorithms of the microprocessor. A waveform storage device characterized by:
JP58131059A 1983-07-20 1983-07-20 Waveform storage device Pending JPS6025100A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58131059A JPS6025100A (en) 1983-07-20 1983-07-20 Waveform storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58131059A JPS6025100A (en) 1983-07-20 1983-07-20 Waveform storage device

Publications (1)

Publication Number Publication Date
JPS6025100A true JPS6025100A (en) 1985-02-07

Family

ID=15049040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58131059A Pending JPS6025100A (en) 1983-07-20 1983-07-20 Waveform storage device

Country Status (1)

Country Link
JP (1) JPS6025100A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319298A (en) * 1986-07-11 1988-01-27 フジカラ−販売株式会社 Manufacture of decorating on which photograph is stuck
JPS63113898A (en) * 1986-10-29 1988-05-18 Nec Corp Digital sound recording and reproducing device
US5368875A (en) * 1991-09-25 1994-11-29 Nagoyaseiraku Co., Ltd. Method of manufacturing rich-flavored roasted coffee beans and ground roasted coffee beans

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6319298A (en) * 1986-07-11 1988-01-27 フジカラ−販売株式会社 Manufacture of decorating on which photograph is stuck
JPS63113898A (en) * 1986-10-29 1988-05-18 Nec Corp Digital sound recording and reproducing device
US5368875A (en) * 1991-09-25 1994-11-29 Nagoyaseiraku Co., Ltd. Method of manufacturing rich-flavored roasted coffee beans and ground roasted coffee beans

Similar Documents

Publication Publication Date Title
US4326260A (en) Linear piecewise waveform generator for an electronic musical instrument
JPS6025100A (en) Waveform storage device
JPH0136638B2 (en)
EP0156648A2 (en) Convolution arithmetic circuit for digital signal processing
JP2692289B2 (en) Arbitrary waveform generator
JPH0376311A (en) Pulse width modulation circuit
JP3230227B2 (en) A / D converter
JP2555882B2 (en) Signal processor
JPH07123214B2 (en) D / A converter
JPS6029042A (en) Waveform correcting method at the time of d/a conversion
JP3070287B2 (en) Audio processing circuit
SU1076910A1 (en) Device for rotating vector
JP2797415B2 (en) Pulse width modulator
SU1124338A1 (en) Device for restoring continuous function from discreate readings
JP3041932B2 (en) Sample rate conversion circuit
SU1492478A1 (en) Servo analog-to-digital converter
JP2956373B2 (en) Arithmetic circuit
SU580564A1 (en) Digital-analogue piecewise linear approximator
SU1319049A1 (en) Hybrid device for regenerating functions
JPS5966209A (en) Digital amplitude controller
JP2652722B2 (en) Analog-to-digital converter
JPH0137046B2 (en)
JPH04433B2 (en)
JPH09167440A (en) Signal processing device for disk
JPS6096003A (en) Digital fm modulation circuit