JPS60247948A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS60247948A
JPS60247948A JP10256484A JP10256484A JPS60247948A JP S60247948 A JPS60247948 A JP S60247948A JP 10256484 A JP10256484 A JP 10256484A JP 10256484 A JP10256484 A JP 10256484A JP S60247948 A JPS60247948 A JP S60247948A
Authority
JP
Japan
Prior art keywords
photosensitive polyimide
layer
photosensitive
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10256484A
Other languages
Japanese (ja)
Inventor
Toshio Okubo
利男 大久保
Tokio Kato
加藤 登季男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP10256484A priority Critical patent/JPS60247948A/en
Publication of JPS60247948A publication Critical patent/JPS60247948A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To form a high accurate and fine wiring on a substrate by a method wherein photosensitive polyimide is used as a lift-off material, in case that the wiring is formed by means that metal is deposited partially onto the substrate. CONSTITUTION:Photosensitive polyimide material 5 is applied as a mask for lift- off onto the surface of a substrate 1. Thereafter, sensitization is performed using ultraviolet ray through a mask 3. After sensitization, development is performed and unexposed part of a photosensitive polyimide film is dissolved and removed, and forms a patternized photosensitive polyimide layer 6. Next, metal such as Al and the like, is evaporated on all over the surface and Al layer 7a is deposited directly to the portion where polyimide film 6 is not formalized and Al layer 7a is deposited to the portion where polyimide film is formalized. Electrodes which are consist of the required patterning of Al layer 7a is obtained by means of removing the polyimide film at the same time as the Al layer.

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置における配線形成技術、特に感光性
ポリイミドを応用した配線の微細加工技術に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a technology for forming wiring in a semiconductor device, and in particular to a technology for microfabrication of wiring using photosensitive polyimide.

〔背景技術〕[Background technology]

半導体装置の小型化、高集積化に伴い、基体表面に形成
される配線の微細加工が問題となっている。
2. Description of the Related Art As semiconductor devices become smaller and more highly integrated, fine processing of wiring formed on the surface of a substrate has become a problem.

従来より行われている金属蒸着膜の上に形成した感光性
耐食剤(ホトレジスト)マスクを通して金属をエッチす
る電極(配線)形成方法では、金属膜に側面方向のエッ
チが進行するためにサイドエッチ誤差を生じるため、1
μm幅程鹿の微細配線形成にはリフトオフ法が採用され
ている(電子材料1983年1月号P80〜P83)。
In the conventional method of forming electrodes (wirings) in which the metal is etched through a photoresist mask formed on a metal vapor-deposited film, side etching errors occur because the metal film is etched in the lateral direction. Since 1
The lift-off method is used to form fine wiring with a width of .mu.m (Page 80-P83 of the January 1983 issue of Denshi Materials).

このリフトオフ法によれば第1図に示すように配線を形
成するべき基体1上にホトレジスト(ポジ型ホトレジス
ト)膜2を形成しマスク3を通して露光し、現像により
ホトレジストの露光された部分を除去する。この後、全
面にわたって金属4を堆積させ、この後、残されたホト
レジストを溶解してその上の金属部分と同時に除去し、
第3図に示すごとき金属膜のパターンを得るものである
According to this lift-off method, as shown in FIG. 1, a photoresist (positive photoresist) film 2 is formed on a substrate 1 on which wiring is to be formed, exposed to light through a mask 3, and the exposed portion of the photoresist is removed by development. . After that, metal 4 is deposited over the entire surface, and the remaining photoresist is then dissolved and removed simultaneously with the metal part above it.
A metal film pattern as shown in FIG. 3 is obtained.

従来、ポジ型のホトレジストとして用いられている環化
ゴム系のレジストは耐熱性が充分でなく、金属を蒸着す
るときの蒸着熱(150℃程度)で第2図に示すように
レジストが軟化して「ダレ」2aを生ずるために金属の
切れがわるくパターンの寸法精度がわるい。
Conventionally, cyclized rubber-based resists used as positive photoresists do not have sufficient heat resistance, and the resist softens due to the heat of vapor deposition (approximately 150°C) when metal is vapor-deposited, as shown in Figure 2. This causes "sagging" 2a, making it difficult to cut the metal and reducing the dimensional accuracy of the pattern.

ポジ型レジストに代ってネガ型レジストの場合は、熱耐
性は比較的に大きいが、光が配線部分にまわりこむこと
により加工性がわるく、同様にパターンの形でダレを生
じやすい。
If a negative resist is used instead of a positive resist, it has relatively high heat resistance, but the processability is poor due to the fact that light wraps around the wiring portion, and the pattern is also susceptible to sagging.

リフトオフ法に利用でき、しかも耐熱性のすぐれた材料
としてポリイミド系樹脂がある。しかし、ポリイミド系
樹脂をパターン化するためには別にホトレジストをその
上に重ねてこれをマスクにしてエツチングを行うために
前記と同様な理由で寸法精度がわるくなるとともに工程
が複雑となることが発明者の検討によりあきらかとなっ
た。
Polyimide resin is a material that can be used in the lift-off method and has excellent heat resistance. However, in order to pattern polyimide resin, a separate layer of photoresist is layered on top of the photoresist and etching is performed using this as a mask, which reduces dimensional accuracy and complicates the process for the same reasons as mentioned above. This was made clear by a review by a person.

〔発明の目的〕[Purpose of the invention]

本発明は上記した点にかんがみてなされたものであり、
その目的とするところは耐熱性のすぐれた材料を使用し
高精度で微細加工ができるリフトオフ法による配線加工
技術を提供することにある。
The present invention has been made in view of the above points,
The purpose is to provide a wiring processing technology using a lift-off method that uses materials with excellent heat resistance and allows fine processing with high precision.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである。
A brief overview of typical inventions disclosed in this application is as follows.

すなわち、基体上に金属を部分的に堆積して配線を形成
するにあたって、感光性と耐熱性を有する絶縁膜である
感光性ポリイミド膜を基体上全面に塗布し、その一部を
露光し現像することKよって配線を形成すべき部分を欠
除させた感光性ポリイミドパターンを形成し、この上を
覆うように金属を蒸着した後、感光性ポリイミドを除去
することにより、基体上に高い精度で微細な配線を形成
することができ前記目的を達成することができる。
In other words, when metal is partially deposited on a substrate to form wiring, a photosensitive polyimide film, which is an insulating film that is photosensitive and heat resistant, is applied over the entire surface of the substrate, and a portion of it is exposed and developed. Therefore, by forming a photosensitive polyimide pattern that excludes the portion where wiring is to be formed, depositing metal to cover it, and then removing the photosensitive polyimide, a fine pattern is formed on the substrate with high precision. Thus, the above object can be achieved.

〔実施例〕〔Example〕

第4図乃至第7図はこれを具体化した実施例を示すプロ
セスの工程断面図である。
FIG. 4 to FIG. 7 are process cross-sectional views showing an embodiment of this process.

以下の説明では、感光性と耐熱性を有する絶縁膜に本発
明者が開発した感光性ポリイミド系樹脂を使用した場合
について説明するがこれに限定されない。また以下では
感光性ポリイミド系樹脂を感光性ポリイミドとも称す。
In the following description, a case will be described in which a photosensitive polyimide resin developed by the present inventor is used for an insulating film having photosensitivity and heat resistance, but the present invention is not limited thereto. Furthermore, hereinafter, the photosensitive polyimide resin will also be referred to as photosensitive polyimide.

以下、各工程に従って詳述する。Each step will be explained in detail below.

(1)第4図を参照し基体1の表面にリフトオフ用マス
クとして感光性ポリイミド材5を塗布する。
(1) Referring to FIG. 4, a photosensitive polyimide material 5 is coated on the surface of the substrate 1 as a lift-off mask.

感光性ポリイミド材塗布にあたっては、フェス中に樹脂
濃度14重景%、粘度30ポアズの感光性ポリイミドを
回転数300Orpmで30秒間、スピンナ塗布するこ
とにより感光性ポリイミド膜5を形成する。
When applying the photosensitive polyimide material, a photosensitive polyimide film 5 is formed by applying a photosensitive polyimide having a resin concentration of 14% and a viscosity of 30 poise using a spinner at a rotational speed of 300 rpm for 30 seconds.

この感光性ポリイミドとしてポリアミド酸、ビスアミド
光架橋剤、炭素−炭素=二重結合を有するアミン化合物
、分子内に1個以上の水酸基を含みかつその沸点、が常
圧で150℃以上の化合物とからなる感光性重合体組成
物において、ポリアミド酸の構造が一般式; (ただしR′は2価の芳香族環含有有機基又はケイ素含
有有機基を表わす)の繰り返し単位で表わされるポリア
ミド酸を用いた感光性重合体組成物を使用する。スピン
ナー塗布後80℃20分のプリベークを行う。この時感
光性ポリイミド膜厚は約4.5μmである。
This photosensitive polyimide is made from polyamic acid, a bisamide photocrosslinking agent, an amine compound having a carbon-carbon double bond, and a compound containing one or more hydroxyl groups in the molecule and whose boiling point is 150°C or higher at normal pressure. In the photosensitive polymer composition, a polyamic acid whose structure is represented by a repeating unit of the general formula (wherein R' represents a divalent aromatic ring-containing organic group or a silicon-containing organic group) A photopolymer composition is used. After coating with a spinner, prebaking is performed at 80° C. for 20 minutes. At this time, the thickness of the photosensitive polyimide film is approximately 4.5 μm.

この後、第4図に示すようにマスク3を通して通常のホ
トレジストの場合と同様に、350〜430nm(ナノ
メータ)の紫外線を用いて感光を行う。
Thereafter, as shown in FIG. 4, exposure is performed using ultraviolet light of 350 to 430 nm (nanometers) through a mask 3, as in the case of a normal photoresist.

感光エネルギーとしては100 mJ/−が適当である
が、パターン加工精度等考慮し、20〜200mJ/d
 の範囲で任意に選択することができる。
The appropriate photosensitive energy is 100 mJ/-, but considering pattern processing accuracy, etc., it is 20 to 200 mJ/d.
can be arbitrarily selected within the range.

ここで使用する感光性ポリイミド5はネガタイプである
からマスク3の暗部以外(明部)を通して入る光によっ
てその部分のみが光反応を起し重合硬化しはじめる。
Since the photosensitive polyimide 5 used here is of a negative type, when light enters through other than the dark areas (bright areas) of the mask 3, only those areas undergo a photoreaction and begin to polymerize and harden.

(2) 感光後NMP (ノルマルメチルピロリドン)
:水=4:1(容積比)組成の現像液に25℃。
(2) NMP (n-methylpyrrolidone) after exposure
: Water = 4:1 (volume ratio) developer solution at 25°C.

10分間浸漬し現像を行う。この時、感光性ポリイミド
の膜厚は約4μInである。この現像によって感光性ポ
リイミド膜の未露光部分は溶解除去され第5図に示すご
ときパターン化された感光性ポリイミド層6となる。こ
の場合光のあたった部分の底部の一部6aに入りこむよ
うに溶解除去される。これは感光性ポリイミド膜が表面
硬化型であるため、紫外線の光反応によって表面が先ず
硬化し、底部まで完全に硬化しないために起る。そのた
め、底部の未露光部の一部が現像液により溶解され第5
図のような形状、すなわち開口部上部がせまく底部が広
い形状となる。
Immerse for 10 minutes and develop. At this time, the film thickness of the photosensitive polyimide is approximately 4 μIn. By this development, the unexposed portions of the photosensitive polyimide film are dissolved and removed, resulting in a patterned photosensitive polyimide layer 6 as shown in FIG. In this case, it is dissolved and removed so that it enters the bottom portion 6a of the portion exposed to light. This occurs because the photosensitive polyimide film is a surface-curing type, so the surface is first cured by the photoreaction of ultraviolet rays, and the bottom part is not completely cured. Therefore, part of the unexposed area at the bottom is dissolved by the developer and the fifth layer is exposed.
The shape is as shown in the figure, that is, the opening is narrow at the top and wide at the bottom.

このあと200℃で30分及び400℃で30分の熱処
理を行い、400℃の耐熱性を有するポリイミド膜6と
して硬化させる。
Thereafter, heat treatment is performed at 200°C for 30 minutes and at 400°C for 30 minutes to harden the polyimide film 6 having a heat resistance of 400°C.

(3)全面にアルミニウム等の金属を蒸着(又はスパッ
タリング)し、第6図に示すように、ポリイミド膜6の
形成されない部分には直接にアルミニウム層7aを堆積
し、ポリイミド膜の形成された部分にはその上にアルミ
ニウム層7bを堆積させる。いわゆるリフトオフ法でア
ルミニウム電極を形成する。
(3) A metal such as aluminum is deposited (or sputtered) on the entire surface, and as shown in FIG. 6, an aluminum layer 7a is directly deposited on the areas where the polyimide film 6 is not formed, and the areas where the polyimide film is formed are Then an aluminum layer 7b is deposited thereon. An aluminum electrode is formed by a so-called lift-off method.

(4)ポリイミド膜をプラズマアッシャ−法又は適当な
有機溶剤により溶解し、その上のアルミニウム層と同時
に除去することにより、第7図に示すように、所要とす
るパターンのアルミニウム層7aかうなる電極を得る。
(4) By dissolving the polyimide film using a plasma asher method or a suitable organic solvent and simultaneously removing the aluminum layer thereon, the aluminum layer 7a with the desired pattern is formed into an electrode, as shown in FIG. get.

〔効果〕〔effect〕

以上実施例で述べた本発明によれば下記のように効果が
もたらされる。
According to the present invention described in the above embodiments, the following effects are brought about.

(1)感光性ポリイミドはそれ自体リフトオフ材として
使用できるのみならず、硬化後の耐熱性は400℃以上
である(電子材料1983年1月号80頁)。そのため
高温の蒸着に光分に耐え、かつパターンKl’−ダレ」
を生じることがなく、さらに、基板1と密着性がよいこ
とより高精度の微細パターンが得られる。
(1) Photosensitive polyimide itself can not only be used as a lift-off material, but also has a heat resistance of 400° C. or higher after curing (Electronic Materials, January 1983, p. 80). Therefore, it can withstand high temperature vapor deposition and light radiation, and the pattern Kl'-sag.
Further, since the adhesiveness with the substrate 1 is good, a highly accurate fine pattern can be obtained.

(2)マスクを通しての光反応で、底部が拡くエツチン
グされるため、第6図に示されるように蒸着した金属7
a、7b間の「切れ」が良く、高い精度で微細加工、例
えば0.4〜0.5μm幅の微細加工が可能となる。
(2) Due to the photoreaction through the mask, the bottom part is widened and etched, so that the deposited metal 7 is etched as shown in Figure 6.
The "cut" between a and 7b is good, and fine processing with high accuracy, for example, fine processing with a width of 0.4 to 0.5 μm is possible.

〔実施例2〕 第8図乃至第15図は本発明によるリフオフ法を利用し
た他の一実施例を示し、GaAs L S I用FET
プロセスの工程断面図である。
[Example 2] FIGS. 8 to 15 show another example using the riff-off method according to the present invention, and a GaAs LSI FET
FIG. 3 is a cross-sectional view of the process.

GaAs L S I用FETについては、GaAs集
積回路で高速性と高集積化を同時に実現させるため、ゲ
ート下にp型層を埋め込む技術が提案され(電子材料1
983年1月号P80〜83 GaAsLSI用pm埋
め込みFET 、梅本康成他)、そのプロセスが紹介さ
れているが、本実施例ではリフトオフ法による極微細電
極形成技術を主に説明する。
Regarding GaAs LSI FETs, a technology to bury a p-type layer under the gate has been proposed in order to simultaneously achieve high speed and high integration in GaAs integrated circuits (Electronic Materials 1).
Although the process is introduced in January 1983 issue P80-83 PM-embedded FET for GaAs LSI (Yasunari Umemoto et al.), this example mainly describes the ultra-fine electrode formation technique using the lift-off method.

(1)半絶縁性のGaAs基板8を用意し、表面にたと
えば化学気相蒸着(CVD)・Sin、等のマスク9を
第8図に示すように形成し、n型のドーパントであるS
iをイオン打込み(150KeV、 I Xl 013
atms/i )する。
(1) A semi-insulating GaAs substrate 8 is prepared, and a mask 9 made of, for example, chemical vapor deposition (CVD) or Sin is formed on the surface as shown in FIG.
Ion implantation (150KeV, I Xl 013
atms/i).

(2)ゲート部のマスクを取り除き、第9図に示すよう
にやや低濃度のSiイオン打込み(150KeV。
(2) Remove the gate mask and implant Si ions at a slightly lower concentration (150 KeV) as shown in FIG.

5X10’雪/d)を行う。5X10' snow/d).

(3)850℃で20分アニールし、Siを基板8内に
拡散して第10図に示すようにn+型領領域ソース、ド
レイン)10及びn−型領域(チャネル部)11を形成
する。
(3) Annealing is performed at 850° C. for 20 minutes to diffuse Si into the substrate 8 to form n+ type regions (source, drain) 10 and n− type region (channel portion) 11 as shown in FIG.

(4)第11図に示すようにソース、ドレインを覆うマ
スク12を形成し、p凰のドーパントであるBeをイオ
ン打込み(125−175KeV、20X 10 ”y
n−” ) 、ひきつづいてキャップレスアニール(7
00℃、20分)することにより、チャネル部直下にp
!埋め込み層13を形成する。
(4) As shown in FIG. 11, a mask 12 is formed to cover the source and drain, and Be ion implantation is performed (125-175 KeV, 20×10”y
n-”), followed by capless annealing (7
00°C for 20 minutes), a p
! A buried layer 13 is formed.

(5)マスク材を取り除き、感光性ポリイミドを全面に
塗布し、所定のパターンのマスクを通して露光現像する
ことにより第12図に示すようにソース、ドレイン部を
窓開したリフトオフ用マスク14を形成する。この感光
性ポリイミドの形成。
(5) Remove the mask material, coat the entire surface with photosensitive polyimide, and expose and develop it through a mask with a predetermined pattern to form a lift-off mask 14 with window openings for the source and drain portions as shown in FIG. . Formation of this photosensitive polyimide.

加工は前掲の実施例1工程(1)(2)と同様な態様で
行われる。
The processing is carried out in the same manner as steps (1) and (2) of Example 1 above.

(6)全面に蒸着法又はスパッタリング法を行って第1
3図に示すよ5に電極用の金属層15 (AuGe−N
i −Au )を順次堆積し、400℃×30分アロイ
を行いオーミックをとる。
(6) Perform the vapor deposition method or sputtering method on the entire surface and
As shown in Figure 3, 5 is a metal layer 15 for electrode (AuGe-N
i-Au) was sequentially deposited and alloyed at 400°C for 30 minutes to obtain ohmic properties.

感光性ポリイミドを容解しその上の金属層と同時に除去
することにより、ソース、ドレイン部上のみに金属電極
S、Dを残すことになる。
By dissolving the photosensitive polyimide and removing it simultaneously with the metal layer thereon, metal electrodes S and D are left only on the source and drain portions.

(7)再び全面に感光性ポリイミド16を塗布し、露光
、現像によりゲート部を窓開した後、蒸着法又はスパッ
タリング法を用いて第14図に示すように電極金属(T
i −Pt −Au) 17を形成する。
(7) After coating the entire surface with photosensitive polyimide 16 and opening the gate portion by exposure and development, the electrode metal (T
i-Pt-Au) 17 is formed.

(8)感光性ポリイミド16を溶解除去することにより
ショットキーゲート電極Gをのこして金属層の不要部を
除去する。第15図は極微小電極S。
(8) The unnecessary portion of the metal layer is removed by dissolving and removing the photosensitive polyimide 16, leaving the Schottky gate electrode G. Fig. 15 shows the microelectrode S.

D、Gを有するp屋層埋め込みFETの完成した形態を
示すものである。
It shows the completed form of a p-layer embedded FET having D and G.

〔効果〕〔effect〕

以上実施例で述べた本発明によれば感光性ポリイミドな
り乙トオフ材として使用することにより、高精度の微細
電極を形成し、高速高集積度の半導体装置を提供するこ
とができる。
According to the present invention described in the embodiments above, by using photosensitive polyimide as an off-cutting material, highly accurate fine electrodes can be formed and a high-speed, highly integrated semiconductor device can be provided.

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.

たとえば、LSI、超LSIの微細電極の形成に本発明
を適用できる。
For example, the present invention can be applied to the formation of fine electrodes for LSIs and very large scale integrated circuits.

〔利用分野〕[Application field]

本発明は微細な配線を有する半導体装置一般に適用する
ことができる。
The present invention can be applied to semiconductor devices having fine wiring in general.

本発明は特にGaAs F E T等の微細配線、LS
Iの配線に応用して有効である。
The present invention is particularly applicable to fine wiring such as GaAs FET, LS
This is effective when applied to I wiring.

【図面の簡単な説明】[Brief explanation of drawings]

第1図乃至第3図は従来のリフトオフ法の例を示す工程
断面図である。 第4図乃至第7図は本発明の一実施例を示す電極形成プ
ロセスの工程断面図である。 第8図乃至第15図は本発明の他の一実施例を示すFE
Tの電極形成プロセスの工程断面図である。 1・・・基板、2・・・ホトレジスト、3・・・マスク
、4・・・アルミニウム、5・・・感光性ポリイミド膜
、7・・・金属層、8・・・GaAs基板、9・・・マ
スク、10・・・n+型領領域ソース、ドレイン)、1
1・・・n−型領域(チャネル部)、12・・・マスク
、13・・・p型埋め込み層、14・・・感光性ポリイ
ミド膜、15・・・金属層、16・・・感光性ポリイミ
ド膜、17・・・金属層。 第 1 図 第 3 図 第 5 図 第 6 図 7メ 第 7 図 第 8 図 第 11 図
1 to 3 are process cross-sectional views showing an example of a conventional lift-off method. FIGS. 4 to 7 are cross-sectional views of an electrode forming process showing an embodiment of the present invention. FIG. 8 to FIG. 15 are FE showing another embodiment of the present invention.
FIG. 3 is a process cross-sectional view of the electrode formation process of T. DESCRIPTION OF SYMBOLS 1... Substrate, 2... Photoresist, 3... Mask, 4... Aluminum, 5... Photosensitive polyimide film, 7... Metal layer, 8... GaAs substrate, 9...・Mask, 10...n+ type region source, drain), 1
DESCRIPTION OF SYMBOLS 1... N-type region (channel part), 12... Mask, 13... P-type buried layer, 14... Photosensitive polyimide film, 15... Metal layer, 16... Photosensitive Polyimide film, 17...metal layer. Figure 1 Figure 3 Figure 5 Figure 6 Figure 7 Figure 7 Figure 8 Figure 11

Claims (1)

【特許請求の範囲】 1、半導体基体の表面に金属を部分的に堆積して所定パ
ターンの金属層を形成するにあたって、感光性及び耐熱
性を有する絶縁膜を基体上全面に塗布し、その一部を露
光し現像することによって金属層を形成すべき部分を欠
除させた感光性及び耐熱性を有する絶縁膜のパターンを
形成し、この上に全面に金属を堆積させた後上記感光性
及び耐熱性を有する絶縁膜を除去することにより基体上
に所要とするパターンの金属層を形成することを特徴と
する半導体装置の製造方法。 2、上記感光性及び耐熱性を有する絶縁膜は感光性ポリ
イミド2系樹脂よりなり、上記金属層は半導体装置の電
極、配線として形成する特許請求の範囲第1項に記載の
半導体装置の製造方法。
[Claims] 1. When partially depositing metal on the surface of a semiconductor substrate to form a metal layer in a predetermined pattern, a photosensitive and heat-resistant insulating film is applied over the entire surface of the substrate, and one of the A pattern of a photosensitive and heat-resistant insulating film is formed by exposing and developing the photosensitive and heat-resistant insulating film from which the metal layer is to be formed, and after depositing metal on the entire surface, the photosensitive and heat-resistant A method for manufacturing a semiconductor device, comprising forming a metal layer in a desired pattern on a substrate by removing a heat-resistant insulating film. 2. The method for manufacturing a semiconductor device according to claim 1, wherein the photosensitive and heat-resistant insulating film is made of a photosensitive polyimide 2-based resin, and the metal layer is formed as an electrode or wiring of the semiconductor device. .
JP10256484A 1984-05-23 1984-05-23 Manufacture of semiconductor device Pending JPS60247948A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10256484A JPS60247948A (en) 1984-05-23 1984-05-23 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10256484A JPS60247948A (en) 1984-05-23 1984-05-23 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS60247948A true JPS60247948A (en) 1985-12-07

Family

ID=14330718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10256484A Pending JPS60247948A (en) 1984-05-23 1984-05-23 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS60247948A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006488A (en) * 1989-10-06 1991-04-09 International Business Machines Corporation High temperature lift-off process
US5426071A (en) * 1994-03-04 1995-06-20 E. I. Du Pont De Nemours And Company Polyimide copolymer film for lift-off metallization

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006488A (en) * 1989-10-06 1991-04-09 International Business Machines Corporation High temperature lift-off process
EP0421053A2 (en) * 1989-10-06 1991-04-10 International Business Machines Corporation High temperature lift-off process
EP0421053A3 (en) * 1989-10-06 1992-06-10 International Business Machines Corporation High temperature lift-off process
US5426071A (en) * 1994-03-04 1995-06-20 E. I. Du Pont De Nemours And Company Polyimide copolymer film for lift-off metallization

Similar Documents

Publication Publication Date Title
JPH06326222A (en) Method for forming via and groove with high aspect ratio in optical image forming material or photoresist material
US5296333A (en) Photoresist adhesion promoter
US5326670A (en) Process for forming resist pattern
JPS60247948A (en) Manufacture of semiconductor device
JP2002151381A (en) Method for forming pattern
JPH03278432A (en) Forming method for wiring of semiconductor device
JPS6150377B2 (en)
JP3157772B2 (en) Repair method of metal wiring
TWI238456B (en) Composite layer method for minimizing PED effect
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
KR100251993B1 (en) The method for forming t shape gate conduction film pattern
JPH07130751A (en) Method of patterning aluminum system metal film
JPH0334053B2 (en)
JP2595886B2 (en) Method for manufacturing semiconductor device
JPS6256947A (en) Composition for flattened layer for resist having two-layered structure
JPH02156244A (en) Pattern forming method
JP2712407B2 (en) Method of forming fine pattern using two-layer photoresist
JPH05216232A (en) Resist composition and method for forming resist pattern
JP3243904B2 (en) Method of forming resist pattern
JPS6086543A (en) Formation of micropattern
JPS6040184B2 (en) Manufacturing method of semiconductor device
KR100192931B1 (en) Method for forming resist pattern
JPH0722506A (en) Semiconductor device and its manufacture
JPH042183B2 (en)
JPH0458170B2 (en)