JPS60239858A - Data transmission/reception system - Google Patents

Data transmission/reception system

Info

Publication number
JPS60239858A
JPS60239858A JP59096965A JP9696584A JPS60239858A JP S60239858 A JPS60239858 A JP S60239858A JP 59096965 A JP59096965 A JP 59096965A JP 9696584 A JP9696584 A JP 9696584A JP S60239858 A JPS60239858 A JP S60239858A
Authority
JP
Japan
Prior art keywords
data
port
identification
discrimination
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59096965A
Other languages
Japanese (ja)
Inventor
Shinichi Kuriaki
栗秋 信一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59096965A priority Critical patent/JPS60239858A/en
Publication of JPS60239858A publication Critical patent/JPS60239858A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/17Interprocessor communication using an input/output type connection, e.g. channel, I/O port

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

PURPOSE:To reduce the size of a port for discriminating transmitted received data and to provide the port with a fixed constitution even if the number of data transmitted/received between microcomputers is different by using a status discrimination signal line and a transmitted data updating discrimination line. CONSTITUTION:When data are to be transmitted from a microcomputer 1a to a microcomputer 2a, a microprocessor MPU3 turns the status discrimination signal line 17 to the ''1'' level through an address decoder 5 and a sent data discriminating port 9a. Then, the MPU3 specifies a data output port 10, writes the sent data in parallel and inverts a signal on the sent data updating discrimination signal 20 to the ''H'' level through a decoder 5 and the port 9a. An MPU4 detects the status of the signal line 17 and the discrimination line 20 and reads the data from the port 10 in parallel through a data input port 12. Thereafter, the updating of the data can be discriminated by inverting the signal on the discrimination line 20 in every updating of the data, so that the discrimination can be executed only by one discrimination line 20. Thus, the discrimination port can be reduced at its size and provided with a fixed constitution.

Description

【発明の詳細な説明】 (a)1発明の技術分野 本発明は、一つの装置内の2系のマイクロコンピュータ
間でデータの授受を連続してリアルタイムで行うデータ
授受方式に係り、特に多数のデータを伝送する場合の改
良に関する。
Detailed Description of the Invention (a) 1. Technical Field of the Invention The present invention relates to a data exchange method for continuously transmitting and receiving data between two systems of microcomputers in one device in real time, and in particular, to Concerning improvements in transmitting data.

(b)、技術の背景 最近電子9通信装置では経済化の為に構成部品の共通化
が強く望まれている。これは一つの装置内の2系のマイ
クロコンピュータ間で多数のデータを授受する場合も例
外ではない。
(b), Background of the Technology Recently, there has been a strong desire to standardize component parts in electronic communication devices in order to make them more economical. This is no exception when a large amount of data is exchanged between two systems of microcomputers within one device.

(C)、従来技術と問題点 一つの装置内の2系のマイクロコンピュータ間でデータ
の授受を行う従来の方法について、第1図に示した例を
用い、マイクロコンピュータ1よリマイクロコンピュー
タ2にデータを送信する場合で説明すると、送信する場
合は、マイクロプロセッサ(以下MPUと称す)3は、
アドレスデコーダ5にて、送出データ識別用ボート9を
指示し、データバス15よりの信号により状態識別信号
線17をルベルとする。MPU4は定期的に、アドレス
デコーダ7にて、受信データ識別用ボート11を指示し
、これを介して状態識別信号線17の状態を監視してい
て、ルベルになり送信されることを知る。
(C), Prior Art and Problems Regarding the conventional method of exchanging data between two systems of microcomputers in one device, using the example shown in Figure 1, microcomputer 1 and microcomputer 2 are To explain the case of transmitting data, when transmitting data, the microprocessor (hereinafter referred to as MPU) 3:
The address decoder 5 instructs the port 9 for identifying sending data, and the signal from the data bus 15 sets the state identifying signal line 17 as a level. The MPU 4 periodically instructs the reception data identification port 11 through the address decoder 7, monitors the state of the state identification signal line 17 via this, and learns that the data will be transmitted as a signal.

次ぎにMPU3は、アドレスデコーダ6にて、データ出
力用ボート10を指示し、これにデータバス15を介し
て送出データを並列に書き込む。
Next, the MPU 3 uses the address decoder 6 to instruct the data output port 10, and writes the output data thereto in parallel via the data bus 15.

又一方アドレスデコーダ5にて送出データ識別用ボート
9を指示し、送出データの順番例えば001をデータバ
ス15を介して送出データ識別用ボート9に書き込み、
3本のデータ順番識別信号線18をそれぞれ001とす
る。MPU4は定期的に、アドレスデコーダ7にて受信
データ識別用ボート11を指示し、これを介して3本の
データ順番識別信号wA18を監視しており、最初のデ
ータ送出を検出し、アドレスデコーダ8にてデータ入力
用ボート12を指示し、データ出力線19゜データ入力
用ボート12、データバス16を介して、データ出力用
ボート10に書き込まれたデータを並列に読み込む。
On the other hand, the address decoder 5 instructs the port 9 for identifying sent data, writes the order of the sent data, for example, 001, to the port 9 for identifying sent data via the data bus 15,
The three data order identification signal lines 18 are each set to 001. The MPU 4 periodically instructs the received data identification port 11 using the address decoder 7 and monitors the three data order identification signals wA 18 via the address decoder 7. When the MPU 4 detects the first data transmission, the address decoder 8 The data input port 12 is designated by the data input port 12, and the data written to the data output port 10 is read in parallel via the data output line 19, the data input port 12, and the data bus 16.

次ぎに上記と同様に、3本のデータ順番識別信号線18
が010となれば、データ出力用ポート10に書き込ま
れた2番目のデータをデータ出力線19.データ入力用
ボート12.データバス16を介して、並列に読み込む
Next, in the same way as above, the three data order identification signal lines 18
becomes 010, the second data written to the data output port 10 is transferred to the data output line 19. Data input boat 12. Read in parallel via data bus 16.

以上の動作は送出される最後のデータ迄続けられる。送
出するデータがなくなればMPU3はアドレスデコーダ
5にて、送出データ識別用ボート9を指示し、データバ
ス15よりの信号により状態識別信号線17を0レベル
とする。
The above operation continues until the last data to be sent. When there is no more data to be sent, the MPU 3 uses the address decoder 5 to instruct the port 9 for identifying sent data, and sets the state identifying signal line 17 to 0 level by a signal from the data bus 15.

MPU4は定期的に、アドレスデコーダ7にて受信デー
タ識別用ポート11を指示し、これを介して状態識別信
号線17の状態を監視しているので、0レベルになった
ことを知り、データの授受が終わったことを認識する。
The MPU 4 periodically instructs the reception data identification port 11 using the address decoder 7 and monitors the status of the status identification signal line 17 via this, so it knows that the data has become 0 level and identifies the data. Recognize that the giving and receiving is over.

このようにしてデータの授受が行われる。Data is exchanged in this way.

しかしこの方法では送出データの数が2=8であればデ
ータ順番識別信号線1日は3本でよく又送出データ識別
用ボート9及び受信データ識別用ポート11はこれに対
応した3ブロツクのものでよいが、例えば送出データ数
が2−64となればデータ順番識別信号線18は6本必
要になり又送出データ識別用ボート9及び受信データ識
別用ボート11はこれに対応して6ブロツクとなり大規
模になる。これらは送出データ数がもつと多くなればな
る程大規模になる。このことは送出データ識別用ボート
9及び受信データ識別用ポー1−11を大量生産して経
済的にするために共通化しようとすると、送出データ数
の最大ものとしなければならず高価になるので、共通化
の妨げになる原因となっている。
However, in this method, if the number of sent data is 2=8, only three data order identification signal lines are required per day, and the sent data identification port 9 and the received data identification port 11 are of three blocks corresponding to this. However, for example, if the number of transmitted data is 2-64, six data order identification signal lines 18 are required, and correspondingly six blocks are required for the transmitted data identification port 9 and the received data identification port 11. Become large scale. The larger the number of data to be sent, the larger the scale. This means that if you attempt to mass-produce the sending data identification port 9 and the receiving data identification ports 1-11 and make them common in order to make them economical, you will have to use the maximum number of sending data, which will be expensive. , which is a cause of impediment to commonality.

(d)1発明の目的 本発明の目的は上記の問題に鑑み、2系のマイクロコン
ピュータ間で授受する送出データの数が違うものでも、
送出データ識別用ボート及び受信データ識別用ボートを
小規模で一定の構成に出来るデータ授受方式の提供にあ
る。
(d) 1. Purpose of the Invention In view of the above problem, the purpose of the present invention is to solve the problem even if the number of sending data exchanged between two systems of microcomputers is different.
The purpose of the present invention is to provide a data exchange method that allows a boat for identifying sent data and a boat for identifying received data to have a small-scale and constant configuration.

(e)0発明の構成 上記の目的は、一つの装置内の2系のマイクロコンピュ
ータ間でデータの授受を連続してリアルタイムで行うに
際し、送信側系の送出データ識別用ボートと受信側系の
受信データ識別用ポートを、データ送出中か否かを示す
状態識別信号線と、送出データが更新される毎に極性を
反転する送出データ更新識別線の2本の信号線を用いる
構成にした本発明の構成により達成される。
(e) 0 Structure of the Invention The above object is to connect the sent data identification boat of the transmitting side and the receiving side when data is continuously exchanged in real time between two microcomputers in one device. This book has a received data identification port that uses two signal lines: a status identification signal line that indicates whether data is being sent or not, and a sending data update identification line that inverts the polarity each time the sending data is updated. This is achieved by the configuration of the invention.

即ち送出データが更新される毎に、データの順番を示す
のでなく、信号の極性を反転する方法によりデータの更
新を識別するようにして、データの数に依存しない小規
模な一定の構成の送出データ識別用ボート及び受信デー
タ識別用ボートでデータの転送が行えるようにしたもの
である。
In other words, each time the transmitted data is updated, the data update is identified by inverting the polarity of the signal instead of indicating the order of the data, so that the data can be transmitted in a small-scale fixed configuration that does not depend on the number of data. This allows data to be transferred between a data identification boat and a received data identification boat.

(f)0発明の実施例 以下本発明の一実施例につき図に従って説明する。(f) 0 Examples of the invention An embodiment of the present invention will be described below with reference to the drawings.

第2図は本発明の実施例のブロック図であり、第3図は
第2図の各部の波形のタイムチャートで(A)(B)(
C)は第2図のa、b、c点に対応している。
FIG. 2 is a block diagram of an embodiment of the present invention, and FIG. 3 is a time chart of waveforms of each part in FIG.
C) corresponds to points a, b, and c in FIG.

尚全図を通じ同一符号は同一機能のものを示し、la、
lbはマイクロコンピュータ、9aは送出データ識別用
ボート、llaは受信データ識別用ポート、20は送出
データ更新識別線である。
In addition, the same reference numerals indicate the same functions throughout the figures, la,
lb is a microcomputer, 9a is a port for identifying sending data, lla is a port for identifying receiving data, and 20 is a sending data update identification line.

第2図で第1図と異なる点は、データ順番識別信号線1
8のかわりに、1本の送出データ更新識別線20とし、
送出データ識別用ボート9及び受信データ識別用ボート
10を、これに対応した1ブロツクの送出データ識別用
ポー)9a及び受信データ識別用ボート10aとした点
である。
The difference between FIG. 2 and FIG. 1 is that the data order identification signal line 1
8 is replaced by one sending data update identification line 20,
The point is that the transmitted data identification boat 9 and the received data identification boat 10 are made into one block of corresponding transmitted data identification port 9a and received data identification boat 10a.

マイクロコンピュータ1aよりマイクロコンピュータ2
aにデータを送信する場合で説明すると、送信する場合
は、MPU3は、従来と同じく、アドレスデコーダ5に
て、送出データ識別用ポート9aを指示し、データバス
15よりの信号により状態識別信号線17を第3図(A
)に示す如くルベルとする。MPU4は定期的に、アド
レスデコーダ7にて、受信データ識別用ボートllaを
指示し、これを介して状B識別信号線17の状態を監視
していて、ルベルになり送信されることを知る。
Microcomputer 2 from Microcomputer 1a
To explain the case of transmitting data to port a, as in the case of transmission, the MPU 3 uses the address decoder 5 to instruct the sending data identification port 9a, and uses the signal from the data bus 15 to select the state identification signal line. 17 in Figure 3 (A
). The MPU 4 periodically uses the address decoder 7 to instruct the reception data identification port 11a, monitors the state of the B identification signal line 17 via this, and learns that the received data will be transmitted as a label.

第3図(A)のaに示すこれを知るに充分な時間たつと
、MPU3は、アドレスデコーダ6にて、データ出力ポ
ート10を指示し、これにデータバス15を介して送出
データ第3図(C)のイを並列に書き込む。
When sufficient time has elapsed for this to be known, as shown in a in FIG. Write A in (C) in parallel.

又一方アドレスデコーダ5にて送出データ識別用ポート
9aを指示し、第3図(B)に示す如く、送出データ更
新識別線20の信号をデータバス15を介して反転して
Hレベルとする。
On the other hand, the address decoder 5 instructs the transmission data identification port 9a, and as shown in FIG. 3(B), the signal on the transmission data update identification line 20 is inverted via the data bus 15 and set to H level.

MPU4は定期的に、アドレスデコーダ7にて受信デー
タ識別用ポート11aを指示し、これを介して、送出デ
ータ更新識別線20を監視しているので、反転されたこ
とを検出し、アドレスデコーダ8にてデータ入力用ポー
ト12を指示し、データ出力線19.データ入力用ボー
ト12.データバス16を介して、データ出力用ボート
10に書き込まれた第3図(C)のイに示すデータを並
列に読み込む。
Since the MPU 4 periodically instructs the reception data identification port 11a in the address decoder 7 and monitors the sending data update identification line 20 via this, the MPU 4 detects that it has been reversed and sends the address decoder 8 to the reception data identification port 11a. to the data input port 12, and the data output line 19. Data input boat 12. The data shown in FIG. 3(C) A written in the data output port 10 is read in parallel via the data bus 16.

次はMPU3は次の第3図(C)の口に示す送出データ
を上記と同様にしてデータ出力用ボート10に書き込み
、第3図(B)のbに示す上記読み込みに充分な時間た
てば、上記と同様にして送・出データ更新識別線20の
信号をデータバス15を介して反転して0レベルとする
Next, the MPU 3 writes the sending data shown at the opening in FIG. 3(C) to the data output boat 10 in the same manner as above, and waits for sufficient time for the above reading shown at b in FIG. 3(B). For example, in the same manner as described above, the signal on the send/output data update identification line 20 is inverted via the data bus 15 and set to 0 level.

MPU4は上記と同様にして、反転されたことを検出し
、上記と同様にしてデータ出力用ボート10に書き込ま
れた第3図(C)の口に示すデータを並列に読み込む。
The MPU 4 detects the inversion in the same manner as described above, and reads in parallel the data shown at the opening in FIG. 3(C) written in the data output port 10 in the same manner as described above.

即ち、データが更新される度に、第3図(B)に示す如
く送出データ更新識別線20の信号を反転することでデ
ータの更新を知らせるようにしている。
That is, each time the data is updated, the signal on the sending data update identification line 20 is inverted as shown in FIG. 3(B) to notify that the data has been updated.

以上の動作は送出される最後のデータ迄続けられる。送
出するデータがなくなれば従来と同じく、MPU3はア
ドレスデコーダ5にて、送出データ識別用ポート9を指
示し、データバス15よりの信号により状態識別信号線
17を第3図(A)に示す如(0レベルとする。
The above operation continues until the last data to be sent. When there is no more data to send, as in the conventional case, the MPU 3 uses the address decoder 5 to instruct the port 9 for identifying the sending data, and uses a signal from the data bus 15 to change the state identification signal line 17 as shown in FIG. 3(A). (Set as 0 level.

MPU4は定期的に、アドレスデコーダ7にて受信デー
タ識別用ポー1−11を指示し、これを介して状態識別
信号線17の状態を監視しているので、0レベルになっ
たことを知り、データの授受が終わったことを認識する
Since the MPU 4 periodically instructs the received data identification port 1-11 with the address decoder 7 and monitors the state of the state identification signal line 17 via this, it knows that it has become 0 level. Recognize that data transfer is complete.

従がってこの方法では、送出データが更新される毎に、
データの順番を示すのでなく、信号の極性を反転する方
法によりデータの更新を識別するようにしているので、
送出データ更新識別線20はデータの数に関係なく1本
でよく、これに対応した送出データ識別用ポー1−9a
及び受信データ識別用ボートl’l aはそれぞれ1ブ
ロツクのものでよく、マイクロコンピュータ1 a2a
間で授受する送出データの数が違うものでも、送出デー
タ識別用ポート9a及び受信データ識別用ポート10a
を小規模で一定の構成に出来共通化できる。
Therefore, in this method, each time the sending data is updated,
Rather than indicating the order of data, data updates are identified by inverting the polarity of the signal.
Only one transmission data update identification line 20 is required regardless of the number of data, and a corresponding transmission data identification port 1-9a is required.
and the received data identification boat l'la may each be of one block, and the microcomputer 1a2a
Even if the number of sending data to be exchanged between them is different, the sending data identification port 9a and the receiving data identification port 10a
can be made common on a small scale and have a certain configuration.

(90発明の効果 以上詳細に説明せる如く本発明によれば、2系のマイク
ロコンピュータ間で授受する送出データの数が違うもの
でも、送出データ識別用ポート及び受信データ識別用ポ
ートを小規模で一定の構成に出来共通化出来る効果があ
る。
(90 Effects of the Invention As explained in detail above, according to the present invention, even if the number of sending data to be exchanged between two systems of microcomputers is different, the sending data identification port and the receiving data identification port can be configured on a small scale. It has the effect of being able to be standardized in a certain configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来例のブロック図、 第2図は本発明の実施例のブロック図、第3図は第2図
の各部の波形のタイムチャートである。 図中1.la、2,2aはマイクロコンビュー夕、3,
4はマイクロプロセッサ、5〜8はアドレスデコーダ、
9,9aは送出データ識別用ポート、10はデータ出力
用ポート、11.llaは受信データ識別用ポート、1
2はデータ入力用ポート、13.14はアドレスバス、
15.16はデータバス、17は状態識別信号線、18
はデータ順番識別信号線、19はデータ出力線、20は
送出データ更新識別線を示す。 口 jr −一一−−−−コ 茅3目
FIG. 1 is a block diagram of a conventional example, FIG. 2 is a block diagram of an embodiment of the present invention, and FIG. 3 is a time chart of waveforms of various parts in FIG. 1 in the figure. la, 2, 2a is micro conference evening, 3,
4 is a microprocessor, 5 to 8 are address decoders,
9, 9a are sending data identification ports; 10 is a data output port; 11. lla is a port for identifying received data, 1
2 is a data input port, 13.14 is an address bus,
15.16 is a data bus, 17 is a status identification signal line, 18
19 represents a data order identification signal line, 19 represents a data output line, and 20 represents a transmission data update identification line. Mouth jr -11-----3 eyes

Claims (1)

【特許請求の範囲】[Claims] 一つの装置内の2系のマイクロコンピュータ間でデータ
の授受を連続してリアルタイムで行うに際し、送信側系
の送出データ識別用ボートと受信側系の受信データ識別
用ボートを、デり送出中か否かを示す状態識別信号線と
、送出データが更新される毎に極性を反転する送出デー
タ更新識別線の2本の信号線を用いる構成にしたことを
特徴とするデータ授受方式。
When data is exchanged continuously in real time between two systems of microcomputers in one device, the sending data identification boat of the sending system and the receiving data identification boat of the receiving system are used to determine whether the sending data is being sent or not. A data exchange system characterized in that it uses two signal lines: a state identification signal line indicating whether or not to send data, and a transmission data update identification line whose polarity is inverted every time transmission data is updated.
JP59096965A 1984-05-15 1984-05-15 Data transmission/reception system Pending JPS60239858A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59096965A JPS60239858A (en) 1984-05-15 1984-05-15 Data transmission/reception system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59096965A JPS60239858A (en) 1984-05-15 1984-05-15 Data transmission/reception system

Publications (1)

Publication Number Publication Date
JPS60239858A true JPS60239858A (en) 1985-11-28

Family

ID=14178947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59096965A Pending JPS60239858A (en) 1984-05-15 1984-05-15 Data transmission/reception system

Country Status (1)

Country Link
JP (1) JPS60239858A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53148937A (en) * 1977-06-01 1978-12-26 Hitachi Ltd Data transfer system
JPS5518775A (en) * 1978-07-26 1980-02-09 Nippon Denso Co Ltd Data transfer system
JPS55108029A (en) * 1979-02-14 1980-08-19 Tokyo Electric Co Ltd Data transmission system for electronic cash register and external unit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53148937A (en) * 1977-06-01 1978-12-26 Hitachi Ltd Data transfer system
JPS5518775A (en) * 1978-07-26 1980-02-09 Nippon Denso Co Ltd Data transfer system
JPS55108029A (en) * 1979-02-14 1980-08-19 Tokyo Electric Co Ltd Data transmission system for electronic cash register and external unit

Similar Documents

Publication Publication Date Title
US6058440A (en) Programmable and adaptive resource allocation device and resource use recorder
JPS60239858A (en) Data transmission/reception system
JPH02287665A (en) Interface module
CN100362502C (en) Radio transmission system of I2C bus data
KR100230375B1 (en) Serial data communication system
JP3159516B2 (en) Air conditioner relay communication device
JPS61270952A (en) Data transmitting system
SU1160426A1 (en) Interface for linking computer with peripheral input-output channels
JPS5992653A (en) Data transmitter
SU1314348A1 (en) Switching device
SU1410044A1 (en) Computing system module
JP2993134B2 (en) Monitoring control data transmission method
SU1229765A1 (en) Interface for linking comuter bus with peripheral equipment bus
SU1156087A1 (en) Device for processing digital information
JPH0818605A (en) Automatic polarity correction device for line connection
SU1658159A1 (en) Device for user interfacing to a computer
RU1807495C (en) Process-to-process interface
JPH05143525A (en) Measurement system
JPH0744561B2 (en) Exchange control device
JPS61264419A (en) Bus connection system using capacitance memory
JPS5810945A (en) Data transmitter
JPS59106055A (en) System for reading information of the other party-side system
WO1993022727A1 (en) Multiprocessing system with multiple-channel communication
JPS62175849A (en) Input/output controller
JPH0348324A (en) Printer interface system